KR20230024121A - 반도체 발광소자 - Google Patents

반도체 발광소자 Download PDF

Info

Publication number
KR20230024121A
KR20230024121A KR1020210106263A KR20210106263A KR20230024121A KR 20230024121 A KR20230024121 A KR 20230024121A KR 1020210106263 A KR1020210106263 A KR 1020210106263A KR 20210106263 A KR20210106263 A KR 20210106263A KR 20230024121 A KR20230024121 A KR 20230024121A
Authority
KR
South Korea
Prior art keywords
layer
insulating
light emitting
holes
insulating layer
Prior art date
Application number
KR1020210106263A
Other languages
English (en)
Inventor
김민균
주동혁
김인호
손승미
이성욱
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020210106263A priority Critical patent/KR20230024121A/ko
Priority to US17/711,165 priority patent/US20230047372A1/en
Publication of KR20230024121A publication Critical patent/KR20230024121A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials

Abstract

본 발명의 일 실시예는, 기판; 상기 기판 상에 차례로 적층되는 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물; 상기 제2 도전형 반도체층 상에 배치된 투명 전극층; 상기 투명 전극층 상에 배치되고, 복수의 제1 관통홀들을 갖는 제1 절연층; 상기 제1 절연층 상에 배치되고, 상기 복수의 제1 관통홀들과 각각 중첩하도록 배치된 복수의 제2 관통홀들을 가지며, 상기 발광 구조물의 가장자리와 이격된 절연성 다층막 구조; 상기 절연성 다층막 구조 상에 배치되고, 상기 복수의 제1 관통홀들 및 복수의 제2 관통홀들을 통하여 상기 투명 전극층에 접속되는 반사 전극층; 및 상기 절연성 다층막 구조와 상기 반사 전극층 사이에 개재된 제2 절연층을 포함하는 반도체 발광소자를 제공한다.

Description

반도체 발광소자{SEMICONDUCTOR LIGHT EMITTING DEVICE}
본 발명은 반도체 발광소자에 관한 것이다.
반도체 발광소자는 종래의 광원에 비해 긴 수명, 낮은 소비전력, 빠른 응답 속도, 환경 친화성 등의 장점을 갖는 차세대 광원으로 알려져 있으며, 조명 장치, 디스플레이 장치의 백라이트 등 다양한 제품에서 중요한 광원으로 주목받고 있다.
본 발명의 기술적 사상이 이루고자 하는 기술적 과제 중 하나는, 외부 광추출효율이 향상된 반도체 발광소자를 제공하는데 있다.
본 발명의 일 실시예는, 기판; 상기 기판 상에 차례로 적층되는 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물; 상기 제2 도전형 반도체층 상에 배치된 투명 전극층; 상기 투명 전극층 상에 배치되고, 복수의 제1 관통홀들을 갖는 제1 절연층; 상기 제1 절연층 상에 배치되고, 상기 복수의 제1 관통홀들과 각각 중첩하도록 배치된 복수의 제2 관통홀들을 가지며, 상기 발광 구조물의 가장자리와 이격된 절연성 다층막 구조; 상기 절연성 다층막 구조 상에 배치되고, 상기 복수의 제1 관통홀들 및 복수의 제2 관통홀들을 통하여 상기 투명 전극층에 접속되는 반사 전극층; 및 상기 절연성 다층막 구조와 상기 반사 전극층 사이에 개재된 제2 절연층을 포함하는 반도체 발광소자를 제공한다.
본 발명의 일 실시예는, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층의 적층 구조를 가지며, 상기 제2 도전형 반도체층, 상기 활성층 및 상기 제1 도전형 반도체층의 일부가 제거된 리세스 영역과, 상기 리세스 영역에 인접한 메사 영역을 포함하는 발광 구조물; 상기 제2 도전형 반도체층 상에 배치된 투명 전극층; 상기 투명 전극층 상에 배치되고, 상기 메사 영역과 중첩하는 복수의 제1 관통홀들을 갖는 제1 절연층; 상기 제1 절연층 상에 배치되고, 상기 복수의 제1 관통홀들과 각각 중첩하도록 배치된 복수의 제2 관통홀들을 가지며, 상기 발광 구조물의 가장자리와 이격된 절연성 다층막 구조; 상기 절연성 다층막 구조의 상면 및 측면을 덮는 제2 절연층; 및 상기 제2 절연층 상에 배치되고, 상기 제1 관통홀들 및 상기 제2 관통홀들을 통하여 상기 투명 전극층에 접속되는 반사 전극층을 포함하는 반도체 발광소자를 제공한다.
본 발명의 기술적 사상에 따른 반도체 발광소자는, 광속이 개선되고 신뢰성이 향상될 수 있다.
다만, 본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시 형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 의한 반도체 발광소자의 개략적인 평면도이다.
도 2는 도 1의 반도체 발광소자를 I-I'를 따라 절개한 측단면도이다.
도 3은 도 2의 A1 부분의 확대도이다.
도 4는 도 3의 변형예이다.
도 5는 도 2의 A2 부분의 확대도이다.
도 6 내지 도 19는 도 2의 반도체 발광소자의 제조공정을 나타내는 주요 단계별 도면들이다.
도 20은 본 발명의 일 실시예에 따른 반도체 발광소자를 반도체 발광소자 패키지에 적용한 예를 나타내는 측단면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 다음과 같이 설명한다.
도 1 및 도 2를 참조하여 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광소자(10)의 일 예를 설명하기로 한다. 도 1은 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광소자(10)의 일 예를 개략적으로 나타낸 평면도이고, 도 2는 도 1의 I-I'선을 따라 취해진 영역을 개략적으로 나타낸 단면도이다.
도 1 및 도 2를 참조하면, 일 실시예에 따른 반도체 발광소자(10)는 기판(105), 발광 구조물(110), 제1 절연층(131), 절연성 다층막 구조(132), 제2 절연층(133), 제3 절연층(138), 제4 절연층(160), 투명 전극층(140), 반사 전극층(144), 제1 연결 전극(155n), 제2 연결 전극(155p), 제1 전극 패드(165n), 제2 전극 패드(165p), 제1 솔더 기둥(170n) 및 제2 솔더 기둥(170p)을 포함할 수 있다.
기판(105)은 전면(105s1) 및 전면(105s1)의 반대면에 위치하는 후면(105s2)을 가질 수 있다. 기판(105)은 반도체 성장용 기판일 수 있으며, 사파이어, Si, SiC, MgAl2O4, MgO, LiAlO2, LiGaO2, GaN 등과 같이 절연성, 도전성, 반도체 물질을 이용할 수 있다. 사파이어는 전기적으로 절연성을 가지며 육각-롬보형(Hexa-Rhombo R3c) 대칭성을 갖는 결정체일 수 있으며, 질화물 반도체 성장용 기판으로 이용될 수 있다.
명세서 전체에 걸쳐서, "전면" 및 "후면" 등의 용어는 구성요소에 있어 상대적인 위치를 구별하기 위해 사용되는 것으로써, 이들 용어들에 의하여 본 발명의 기술적 사상이 한정되는 것이 아니다. 따라서, 이들 "전면" 및 "후면" 등과 같은 용어는 다른 용어, 예를 들어 "제1면" 및 "제2면" 등과 같은 용어, 또는 "상면" 및 "하면" 등과 같은 용어로 대체되어 명세서의 구성요소들을 설명하기 위하여 사용될 수도 있다. 따라서, 기판(105)의 전면(105s1) 및 후면(105s2)은 기판(105)의 상면(105s1) 및 하면(105s2)로 대체되거나, 또는 기판(105)의 제1면(105s1) 및 제2면(105s2)로 대체되어 사용될 수 있다.
발광 구조물(110)은 기판(105)의 전면(105s1) 상에 배치될 수 있다.
일 예에서, 기판(105)의 전면(105s1)은 요철 구조로 형성될 수 있으며, 이러한 요철 구조는 발광 구조물(110)을 구성하는 반도체 층들의 결정성과 광 방출 효율을 향상시킬 수 있다. 본 실시예에서는 기판(105)의 전면(105s1)의 요철 구조는 돔 형상의 볼록한 형태를 가지는 것으로 예시하고 있으나, 이에 한정하는 것은 아니다. 예를 들어, 기판(105)의 전면(105s1)의 요철 구조는 사각형, 삼각형 등의 다양한 형태로 형성될 수 있다. 또한, 기판(105)의 전면(105s1)의 요철 구조는 선택적으로 형성될 수 있으며, 생략될 수도 있다.
일 예에서, 기판(105)은 실시 형태에 따라서 추후 제거될 수도 있다. 예를 들어, 발광 구조물(110)을 성장시키기 위한 성장용 기판으로 제공된 후 분리 공정을 거쳐 제거될 수 있다. 기판(105)의 분리는 레이저 리프트 오프(LLO), 케미컬 리프트 오프(CLO) 등의 방식을 통해 발광 구조물(110)과 분리될 수 있다.
도면에는 도시되지 않았으나, 기판(105)의 전면(105s1)에는 버퍼층이 더 구비될 수 있다. 버퍼층은 기판(105) 상에 성장되는 반도체층의 격자 결함 완화를 위한 것으로, 질화물 등으로 이루어진 언도프 반도체층으로 이루어질 수 있다. 버퍼층은 언도프 GaN, AlN, InGaN 등이 적용될 수 있으며, 500℃내지 600℃의 저온에서 수십 내지 수백 Å의 두께로 성장시켜 형성할 수 있다. 여기서, 언도프라 함은 반도체층에 불순물 도핑 공정을 따로 거치지 않은 것을 의미한다. 다만, 이러한 버퍼층은 필수적인 요소는 아니며 실시 형태에 따라 생략될 수도 있다.
발광 구조물(110)은 제1 도전형 반도체층(115), 활성층(120) 및 제2 도전형 반도체층(125)을 포함할 수 있다.
제1 도전형 반도체층(115)은 기판(105)의 전면(105s1)으로부터 성장되어 형성될 수 있다. 제1 도전형 반도체층(115)은 n형 불순물이 도핑된 반도체로 이루어질 수 있으며, n형 질화물 반도체층일 수 있다.
평면으로 보았을 때, 제1 도전형 반도체층(115)은 사각형 모양일 수 있다. 제1 도전형 반도체층(115)은 제1 모서리(S1), 제2 모서리(S2), 제3 모서리(S3), 및 제4 모서리(S4)를 가질 수 있다. 따라서, 제1 및 제3 모서리들(S1, S3)은 서로 반대면에 위치할 수 있고, 제2 및 제4 모서리들(S2, S4)은 서로 반대면에 위치할 수 있다.
제2 도전형 반도체층(125)은 p형 불순물이 도핑된 반도체로 이루어질 수 있으며, p형 질화물 반도체층일 수 있다.
일 예에서, 실시 형태에 따라서 제1 및 제2 도전형 반도체층들(115, 125)은 위치가 바뀌어 적층될 수도 있다. 이러한 제1 및 제2 도전형 반도체층들(115, 125)은 AlxInyGa(1-x-y)N 조성식(여기서, 0≤x<1, 0≤y<1, 0≤x+y<1임)을 가지며, 예컨대, GaN, AlGaN, InGaN, AlInGaN 등의 물질이 이에 해당될 수 있다.
활성층(120)은 제1 및 제2 도전형 반도체층들(115, 125) 사이에 개재될 수 있다. 활성층(120)은 반도체 발광소자(10)의 동작 시에 전자와 정공의 재결합에 의해 소정의 에너지를 갖는 광을 방출할 수 있다. 활성층(120)은 제1 및 제2 도전형 반도체층들(115, 125)의 에너지 밴드 갭보다 작은 에너지 밴드 갭을 갖는 물질을 포함할 수 있다. 예를 들어, 제1 및 제2 도전형 반도체층들(115, 125)이 GaN계 화합물 반도체인 경우, 활성층(120)은 GaN의 에너지 밴드 갭보다 작은 에너지 밴드 갭을 갖는 InGaN계 화합물 반도체를 포함할 수 있다. 또한, 활성층(120)은 양자우물층과 양자장벽층이 서로 교대로 적층된 다중 양자우물(Multiple Quantum Wells, MQW) 구조, 예컨대, InGaN/GaN 구조가 사용될 수 있다. 다만, 이에 제한되는 것은 아니므로 활성층(120)은 단일 양자우물 구조(Single Quantum Well, SQW)가 사용될 수도 있다.
발광 구조물(110)은, 제2 도전형 반도체층(125), 활성층(120) 및 제1 도전형 반도체층(115)의 일부가 식각된 리세스 영역(E)과, 리세스 영역(E) 주위의 메사 영역(M)을 포함할 수 있다. 도면들에서, 도면 부호 "B"는 리세스 영역(E)과 메사 영역(M) 사이의 경계(B)를 나타낼 수 있다. 메사 영역(M)의 상면은 리세스 영역(E)의 상면보다 높을 수 있다. 일 예에서, 메사 영역(M)은 하부에서 상부로 갈수록 점점 좁아지는 모양일 수 있다. 따라서, 메사 영역(M)은 경사진 측면을 가질 수 있다.
일 예에서, 리세스 영역(E)의 상면의 일부는 제1 콘택 영역(CT1)으로 정의할 수 있다. 일 예에서, 메사 영역(M)의 상면의 적어도 일부는 제2 콘택 영역(CT2)으로 정의할 수 있다.
메사 영역(M)은 제1 내지 제4 모서리들(S1 ~ S4)과 이격될 수 있고, 메사 영역(M)과 제1 내지 제4 모서리들(S1 ~ S4) 사이에 리세스 영역(E)이 배치될 수 있다. 그리고, 발광 구조물(110)의 중앙부에도 원형을 가지고 서로 이격된 리세스 영역들(E)이 더 배치될 수 있다.
투명 전극층(140)이 발광 구조물(110)의 제2 도전형 반도체층(125) 상에 배치될 수 있다. 투명 전극층(140)은 제2 도전형 반도체층(125)의 제2 콘택 영역(CT2)에 배치되어 제2 도전형 반도체층(125)과 전기적으로 접속될 수 있다. 투명 전극층(140)은 ITO(Indium Tin Oxide), ZITO(Zinc-doped Indium Tin Oxide), ZIO(Zinc Indium Oxide), GIO(Gallium Indium Oxide), ZTO(Zinc TinOxide), FTO(Fluorine-doped Tin Oxide), AZO(Aluminium-doped Zinc Oxide), GZO(Gallium-doped Zinc Oxide), In4Sn3O12 및 Zn(1-x)MgxO(Zinc Magnesium Oxide, 0≤x≤1)로부터 선택된 적어도 하나를 포함할 수 있다.
제1 절연층(131)은 투명 전극층(140) 상에 배치될 수 있다. 제1 절연층(131)은 제1 도전형 반도체층(115)의 일부 및 제2 도전형 반도체층(125)의 일부를 덮을 수 있다. 제1 절연층(131)은 메사 영역(M)에 위치하는 복수의 제1 관통홀들(PD1)을 포함할 수 있다. 제1 절연층(131)은 메사 영역(M)에서 투명 전극층(140)을 부분적으로 덮을 수 있다. 본 실시예에서 복수의 제1 관통홀들(PD1)은 육방 조밀 격자 형태로 배치되는 것으로 예시하고 있으나, 이에 한정하는 것은 아니다. 예를 들어, 복수의 제1 관통홀들(PD1)은 사각 격자 형태 등의 다양한 형태로 배치될 수 있다. 복수의 제1 관통홀들(PD1)은 원형의 단면을 가지는 것으로 예시하고 있으나, 이에 한정하는 것은 아니다. 예를 들어, 복수의 제1 관통홀들(PD1)은 다각형 또는 링 형상의 단면을 가질 수 있다.
실시예에 따라서, 투명 전극층(140)은 복수의 제1 관통홀들(PD1)과 어긋나게 배치된 복수의 관통홀들을 가질 수 있다. 이 경우, 제1 절연층(131)이 투명 전극층(140)의 복수의 관통홀들을 채울 수 있다.
제1 절연층(131)은 예를 들어, 실리콘 산화물 또는 실리콘 질화물을 포함하여 이루어질 수 있으며, 예를 들어, SiO2, SiN, SiOxNy, Si3N4 등으로 이루어질 수 있다. 제1 절연층(131)은 절연성 다층막 구조(132)의 부착성을 향상시킬 수 있다.
도 1 내지 도 4를 참조하면, 절연성 다층막 구조(132)는 발광 구조물(100)을 전체적으로 덮도록 제1 절연층(131) 상에 배치될 수 있다. 절연성 다층막 구조(132)는 제1 절연층(131) 상에 메사 영역(M)을 덮도록 배치될 수 있다. 실시예에 따라서, 절연성 다층막 구조(132)는 메사 영역(M)의 상면에서 연장되어, 메사 영역(M)의 경사진 측면을 덮도록 배치될 수 있다(도 4 참조).
절연성 다층막 구조(132)는 메사 영역(M)에 위치하는 복수의 제2 관통홀들(PD2)을 포함할 수 있다. 복수의 제2 관통홀들(PD2)은 각각 제1 절연층(131) 배치된 복수의 제1 관통홀들(PD1)과 중첩하도록 배치될 수 있다. 따라서, 절연성 다층막 구조(132)의 상부에 배치된 반사 전극층(144)이 복수의 제1 관통홀들(PD1) 및 복수의 제2 관통홀들(PD2)을 통하여 투명 전극층(140)에 접속될 수 있다.
절연성 다층막 구조(132)는 활성층(120)에서 방출된 빛 중 기판(105)의 반대방향으로 향하는 빛을 반사시켜 다시 기판(101) 방향으로 리디렉션(redirection)하기 위한 반사 구조로 사용될 수 있다. 절연성 다층막 구조(132)는 서로 다른 굴절률인 제1 굴절률 및 제2 굴절률을 갖는 제1 절연막(132a)과 제2 절연막(132b)이 교대로 적층된 구조일 수 있다. 절연성 다층막 구조(132)는 제1 절연막(132a)과 제2 절연막(132b)의 굴절률과 두께를 적절히 조절하여 분산형 브래그 반사기(distributed bragg reflector, DBR)로 제공될 수 있다. 절연성 다층막 구조(132)는 절연 특성 및 광투과 특성을 가지는 실리콘 산화물 또는 실리콘 질화물을 포함하여 이루어질 수 있으며, 예를 들어, SiO2, SiN, SiOxNy, TiO2, Si3N4, Al2O3, TiN, AlN, ZrO2, TiAlN, TiSiN 등으로 이루어질 수 있다. 일 실시예의 경우, 절연성 다층막 구조(132)는 SiO2로 이루어진 제1 절연막(132a)과 TiO2로 이루어진 제2 절연막(132b)이 교대로 적층된 구조일 수 있다. 절연성 다층막 구조(132)의 하면은 제1 절연층(131)과 접하고, 상면은 제2 절연층(133)과 접하도록 배치될 수 있다. 일 실시예의 경우, 절연성 다층막 구조(132)의 하면에는 SiO2로 이루어진 제1 절연막(132a)이 배치되고, 절연성 다층막 구조(132)의 상면에는 TiO2로 이루어진 제2 절연막(132b)이 배치될 수 있다.
절연성 다층막 구조(132)는 반도체 발광소자(10)의 측면에 노출되지 않는 범위 내에서는 제1 절연층(131) 상의 리세스 영역(E)까지 연장될 수 있다. 절연성 다층막 구조(132)는 반도체 발광소자(10)의 측면에 노출되면, 습기에 의해 절연성 다층막 구조(132)에서 박리가 발생될 수 있으며, 이로 인해 반도체 발광소자(10)의 신뢰성이 저하될 수 있다. 일 실시예의 경우, 절연성 다층막 구조(132)가 반도체 발광소자(10)의 측면에 노출되지 않으므로, 반도체 발광소자(10)의 신뢰성이 향상될 수 있다.
제2 절연층(133)은 절연성 다층막 구조(132)와 반사 전극층(144)의 사이에 배치될 수 있다. 따라서, 절연성 다층막 구조(132)와 반사 전극층(144)이 직접 접촉하는 것이 방지될 수 있다. 제2 절연층(133)은 절연성 다층막 구조(132)의 상면과 측면을 덮도록 배치될 수 있으나, 실시예에 따라서는, 반사 전극층(144) 과 직접 접하지 않는 절연성 다층막 구조(132)의 일부 영역에는 제2 절연층(133)이 배치되지 않을 수도 있다. 실시예에 따라서, 제2 절연층(133)의 일부는 제1 절연층(131)의 상면으로 연장될 수 있다. 제2 절연층(133)은 절연성 다층막 구조(132)와 반사 전극층(144)의 사이의 절연이 확보되도록 절연 물질로 이루어질 수 있다. 절연성 다층막 구조(132)에 TiO2가 포함되고, 반사 전극층(144)에 Ag과 같은 금속 물질이 포함된 경우, 반사 전극층(144)의 금속 원소가 절연성 다층막 구조(132)로 마이그레이션(migration)될 수 있다. 제2 절연층(133)은 반사 전극층(144)의 금속 원소가 절연성 다층막 구조(132)로 마이그레이션되는 것을 억제할 수 있다.
제2 절연층(133)은 제1 절연층(131)과 유사한 물질로 이루어질 수 있다. 제2 절연층(133)은 실리콘 산화물 또는 실리콘 질화물을 포함하여 이루어질 수 있으며, 예를 들어, SiO2, SiN, SiOxNy, Si3N4 등으로 이루어질 수 있다.
반사 전극층(144)은 절연성 다층막 구조(132) 상에 배치되고, 복수의 제1 관통홀들(PD1) 및 복수의 제2 관통홀들(PD2)을 통하여 투명 전극층(140)에 접속될 수 있다. 반사 전극층(144)은 Ag, Cr, Ni, Ti, Al, Rh, Ru 또는 이들의 조합을 포함할 수 있다.
제3 절연층(138)은 반사 전극층(144)의 상면 및 측면을 덮으면서 반사 전극층(144)을 보호할 수 있다. 제3 절연층(138)은 측면을 덮을 수 있다. 또한, 제3 절연층(138)은 제1 절연층(131)의 일부와 제2 절연층(133)의 일부를 덮을 수 있다. 제3 절연층(138)은 발광 구조물(110)의 가장자리인 리세스 영역(E)에서 제1 절연층(131)과 직접 접하도록 형성될 수 있다.
제3 절연층(138)에는 제1 절연층(131) 및 제3 절연층(138)을 관통하여 제1 도전형 반도체층(115)의 제1 콘택 영역(CT1)을 노출시키는 제1 개구부(OPa) 및 반사 전극층(144)의 제3 콘택 영역(CT3)을 노출시키는 제2 개구부(OPb)가 형성될 수 있다. 제1 개구부(OPa)는 리세스 영역(E)에 위치하고, 제2 개구부(OPb)는 메사 영역(M)에 위치할 수 있다.
제1 연결 전극(155n)은 제3 절연층(138) 상에 배치되며 제1 개구부(OPa)를 통해 제1 도전형 반도체층(115)의 제1 콘택 영역(CT1) 상으로 연장되어 제1 도전형 반도체층(115)과 전기적으로 연결될 수 있다. 제1 연결 전극(155n)은 제1 도전형 반도체층(115)의 제1 콘택 영역(CT1)과 접촉할 수 있다. 일 예에서, 제1 연결 전극(155n)과 제1 도전형 반도체층(115)의 제1 콘택 영역(CT1) 사이의 접촉 저항 특성을 개선하기 위하여, 제1 연결 전극(155n)과 제1 도전형 반도체층(115)의 제1 콘택 영역(CT1) 사이에 도전성 버퍼층이 배치될 수 있다.
제2 연결 전극(155p)은 제3 절연층(138) 상에 배치되며 제2 개구부(OPb)를 통해 반사 전극층(144)의 제3 콘택 영역(CT3) 상으로 연장되어 반사 전극층(144)과 전기적으로 연결될 수 있다. 따라서, 제2 연결 전극(155p)은 반사 전극층(144)을 통하여 제2 도전형 반도체층(125)과 전기적으로 연결될 수 있다.
제1 연결 전극(155n) 및 제2 연결 전극(155p)은 제3 절연층(138) 상에 배치되며 서로 동일한 물질로 형성되고 서로 이격될 수 있다. 예를 들어, 제1 연결 전극(155n) 및 제2 연결 전극(155p)은 Al, Au, W, Pt, Si, Ir, Ag, Cu, Ni, Ti, Cr 등의 물질 및 그 합금 중 하나 이상을 포함한 물질로 형성될 수 있다.
평면으로 보았을 때, 제1 연결 전극(155n)은 제1 모서리(S1)에 인접할 수 있고, 제2 연결 전극(155p)은 제3 모서리(S3)에 인접할 수 있다.
제4 절연층(160)은 제1 연결 전극(155n) 및 제2 연결 전극(155p) 상에 배치되면서 제1 연결 전극(155n)의 제4 콘택 영역(CT4)을 노출시키는 제3 개구부(160a) 및 제2 연결 전극(155p)의 제5 콘택 영역(CT5)을 노출시키는 제4 개구부(160b)를 가질 수 있다.
제1 연결 전극(155n)의 제4 콘택 영역(CT4) 상에 제1 전극 패드(165n)가 배치될 수 있고, 제2 연결 전극(155p)의 제5 콘택 영역(CT5) 상에 제2 전극 패드(165p)가 배치될 수 있다. 제1 전극 패드(165n) 상에 제1 솔더 기둥(170n)이 배치되고, 제2 전극 패드(165p) 상에 제2 솔더 기둥(170p)이 배치될 수 있다. 제1 및 제2 솔더 기둥(170n, 170p)은 Sn, AuSn 등과 같은 도전성 물질로 형성될 수 있다.
제1 및 제2 솔더 기둥(170n, 170p)의 측면을 덮는 몰딩부(172)가 형성될 수 있다. 몰딩부(172)는 TiO2, Al2O3 등의 광반사성 분말들을 포함할 수 있다. 몰딩부(172)의 상면은 제1 및 제2 솔더 기둥(170n, 170p)의 상면보다 낮을 수 있다.
다음으로, 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광소자(10)의 제조방법의 일 예에 대하여 도 6 내지 도 19를 참조하여 설명하기로 한다. 도 6, 도 8, 도 10, 도 12, 도 14, 도 16 및 도 18은 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광소자(10)의 제조방법을 설명하기 위한 개략적인 평면도들이고, 도 7 도 9, 도 11, 도 13, 도 15, 도 17 및 도 19는 각각 도 6, 도 8, 도 10, 도 12, 도 14, 도 16 및 도 18의 I-I'선을 따라 취해진 영역을 개략적으로 나타낸 단면도들이다.
도 6 및 도 7을 참조하면, 기판(105) 상에 발광 구조물(110)을 형성할 수 있다. 기판(105)은 사파이어, Si, SiC, MgAl2O4, MgO, LiAlO2, LiGaO2, 또는 GaN 등의 물질로 형성될 수 있다. 기판(105)은 전면(105s1) 및 전면(105s1)의 반대면에 위치하는 후면(105s2)을 가질 수 있다.
일 예에서, 기판(105)의 전면(105s1) 상에 요철 구조를 형성할 수 있다. 실시 형태에 따라, 기판(105)의 전면(105s1)의 요철 구조를 형성하는 것은 생략될 수 있다.
기판(105)의 전면(105s1) 상에 발광 구조물(110)을 형성할 수 있다. 발광 구조물(110)은 유기 금속 화학 증착(Metal Organic Chemical Vapor Deposition, MOCVD), 수소화 기상 에피택시(Hydride Vapor Phase Epitaxy, HVPE), 분자선 에피택시(Molecular Beam Epitaxy, MBE) 등과 같은 공정을 이용하여 형성되는 복수의 층들로 형성될 수 있다. 예를 들어, 발광 구조물(110)은 기판(105)의 전면(105s1) 상에 차례로 형성된 제1 도전형 반도체층(115), 활성층(120) 및 제2 도전형 반도체층(125)을 포함할 수 있다. 제1 도전형 반도체층(115)과 제2 도전형 반도체층(125)은 서로 다른 도전형을 가질 수 있다. 예를 들어, 제1 도전형 반도체층(115)은 n형의 도전형을 가질 수 있고, 제2 도전형 반도체층(125)은 p형의 도전형을 가질 수 있다.
그리고, 발광 구조물(110) 상에 투명 전극층(140)을 형성할 수 있다.
도 8 및 도 9를 참조하면, 사진 및 식각 공정을 이용하여 투명 전극층(140), 제2 도전형 반도체층(125), 활성층(120) 및 제1 도전형 반도체층(115)의 일부를 식각할 수 있다. 따라서, 발광 구조물(110)은 제2 도전형 반도체층(125), 활성층(120) 및 제1 도전형 반도체층(115)의 일부가 제거된 리세스 영역(E) 및 그 주위의 메사 영역(M)을 포함할 수 있다. 메사 영역(M)은 제2 도전형 반도체층(125), 활성층(120) 및 제1 도전형 반도체층(115)이 식각되지 않은 영역으로 정의할 수 있다. 메사 영역(M)은 리세스 영역(E)과 비교하여 상대적으로 돌출된 모양일 수 있다. 리세스 영역(E)은 식각 영역으로 지칭될 수도 있다.
도 10 및 도 11을 참조하면, 발광 구조물(110) 상에 복수의 제1 관통홀들(PD1)을 갖는 제1 절연층(131)을 형성할 수 있다.
제1 절연층(131)의 복수의 제1 관통홀들(PD1)은 투명 전극층(140)의 일부를 노출시킬 수 있다. 복수의 제1 관통홀들(PD1)은 메사 영역(M)에 위치할 수 있다.
도 12 및 도 13을 참조하면, 제1 절연층(131) 상에 복수의 제2 관통홀들(PD2)을 갖는 절연성 다층막 구조(132)가 형성될 수 있다.
절연성 다층막 구조(132)는 실리콘 산화물 또는 실리콘 질화물을 포함하여 이루어질 수 있으며, 예를 들어, SiO2, SiN, SiOxNy, TiO2, Si3N4, Al2O3, TiN, AlN, ZrO2, TiAlN, TiSiN 등과 같은 물질을 반복적으로 증착함으로써 이루어질 수 있다. 이러한 공정은 MOCVD, HVPE, MBE 등과 같은 공정을 이용하여 수행될 수 있다.
절연성 다층막 구조(132)는 굴절률이 서로 다른 층들이 교대로 적층된 구조로 제공될 수 있다. 일 실시예의 경우, 절연성 다층막 구조(132)는 SiO2로 이루어진 제1 절연막(132a)과 TiO2로 이루어진 제2 절연막(132b)이 교대로 적층된 구조일 수 있다. 이러한 절연성 다층막 구조(132)는 교대로 적층된 층의 굴절률과 두께를 적절히 조절하여, 분산형 브래그 반사기(distributed bragg reflector, DBR)로 제공될 수도 있다
복수의 제2 관통홀들(PD2)은 각각 복수의 제1 관통홀들(PD1)과 대응되도록 배치될 수 있다. 복수의 제2 관통홀들(PD2)의 각각의 크기는 복수의 제1 관통홀들(PD1)의 각각의 크기 보다 크게 형성될 수 있다.
그리고, 절연성 다층막 구조(132)의 상면과 측면을 덮도록 제2 절연층(133)을 형성할 수 있다.
도 14 및 도 15를 참조하면, 제2 절연층(133) 상에 반사 전극층(144)을 형성할 수 있다. 반사 전극층(144)은 메사 영역(M) 상에 형성될 수 있다. 반사 전극층(144)은 제2 절연층(133)에 의해 절연성 다층막 구조(132)와 직접 맞닿지 않도록 배치될 수 있다.
도 16 및 도 17을 참조하면, 반사 전극층(144) 상에 제3 절연층(138)을 형성할 수 있다. 제3 절연층(138)은 반사 전극층(144)의 상면 및 측면과 제1 절연층(131)의 일부를 덮을 수 있다. 제3 절연층(138)은 반사 전극층(144)에 인접한 제2 절연층(133)의 일부를 덮을 수 있다. 제3 절연층(138)은 예를 들어, 제3 절연층(138)이 형성될 영역을 노출시키는 포토레지스트 패턴을 형성한 후, 스퍼터링 등의 물리적 증착 공정에 의해 형성될 수 있다.
제1 절연층(131) 및 제3 절연층(138)을 관통하고, 리세스 영역(E)의 제1 도전형 반도체층(115)의 일부를 노출시키는 제1 개구부(OPa)와, 제3 절연층(138) 및 제3 절연층(138)을 관통하고, 메사 영역(M)의 반사 전극층(144)의 일부를 노출시키는 제2 개구부(OPb)가 형성될 수 있다.
제1 개구부(OPa)에 의해 노출된 제1 도전형 반도체층(115)의 표면은 제1 콘택 영역(CT1)으로 지칭될 수 있고, 제2 개구부(OPb)에 의해 노출되는 반사 전극층(144)의 표면은 제3 콘택 영역(CT3)으로 지칭될 수 있다.
도 18 및 도 19를 참조하면, 제3 절연층(138)을 갖는 기판(105) 상에 제1 연결 전극(155n) 및 제2 연결 전극(155p)이 형성될 수 있다.
제1 연결 전극(155n) 및 제2 연결 전극(155p)을 형성하는 것은 제3 절연층(138)을 갖는 기판(105) 상에 도전성 물질 층을 형성하고, 사진 및 식각 공정을 이용하여 도전성 물질 층의 일부를 식각하는 것을 포함할 수 있다. 제1 연결 전극(155n) 및 제2 연결 전극(155p)은 서로 동일한 공정에 의해 형성되므로, 서로 동일한 물질로 형성될 수 있다. 제1 연결 전극(155n) 및 제2 연결 전극(155p)은 서로 동일한 두께로 형성될 수 있다.
제1 연결 전극(155n)은 제1 도전형 반도체층(115)의 제1 콘택 영역(CT1)과 전기적으로 연결될 수 있다. 제2 연결 전극(155p)은 반사 전극층(144)의 제3 콘택 영역(CT3)과 전기적으로 연결될 수 있다.
다시, 도 1 및 도 2를 참조하면, 제1 연결 전극(155n) 및 제2 연결 전극(155p)을 갖는 기판(105) 상에 제3 개구부(160a) 및 제4 개구부(160b)를 갖는 제4 절연층(160)이 형성될 수 있다.
제4 절연층(160)의 제3 개구부(160a)는 제1 연결 전극(155n)의 일부 영역을 노출시킬 수 있고, 제4 절연층(160)의 제4 개구부(160b)는 제2 연결 전극(155p)의 일부 영역을 노출시킬 수 있다.
제4 절연층(160)의 제1 개구부(160a)에 의해 노출되는 제3 연결 전극(155n)의 일부 영역은 제4 콘택 영역(CT4)으로 지칭될 수 있고, 제4 절연층(160)의 제4 개구부(160b)에 의해 노출되는 제2 연결 전극(155p)의 일부 영역은 제5 콘택 영역(CT5)으로 지칭될 수 있다.
제4 절연층(160)을 갖는 기판(105) 상에 제1 및 제2 전극 패드들(165n, 165p)이 형성될 수 있다. 제1 전극 패드(165n)는 제1 연결 전극(155n)의 제4 콘택 영역(CT4) 상에 형성될 수 있고, 제2 전극 패드(165p)는 제2 연결 전극(155p)의 제5 콘택 영역(CT5) 상에 형성될 수 있다. 제1 및 제2 전극 패드들(165n, 165p)은 UBM(under bump metallurgy)일 수 있다. 일 예에서, 제1 및 제2 전극 패드들(165n, 165p)의 개수와 배치 구조는 다양하게 변형될 수 있다.
제1 및 제2 전극 패드들(165n, 165p)을 갖는 기판(105) 상에 제1 및 제2 솔더 기둥(170n, 170p)을 형성할 수 있다. 실시예에 따라서, 제1 및 제2 솔더 기둥(170n, 170p)은 각각 복수개가 형성될 수 있다. 제1 솔더 기둥(170n)은 제1 전극 패드(165n) 상에 형성될 수 있고, 제2 솔더 기둥(170p)은 제2 전극 패드(165p) 상에 형성될 수 있다.
제1 및 제2 솔더 기둥들(170n, 170p)의 측면을 덮는 몰딩부(172)가 형성될 수 있다. 몰딩부(172)는 TiO2, Al2O3 등의 광반사성 분말들을 포함할 수 있다.
상술한 바와 같은 반도체 발광소자(10)는 패키지 형태로 제품화될 수 있다. 이하에서, 상술한 바와 같은 반도체 발광소자(10)를 패키지에 적용한 일 예를 도 20을 참조하여 설명하기로 한다. 도 20은 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광소자를 패지지에 적용한 일 예를 개략적으로 나타낸 단면도이다.
도 20을 참조하면, 반도체 발광소자 패키지(1000)는 광원인 반도체 발광소자(1001), 패키지 본체(1002), 한 쌍의 리드 프레임(1010) 및 봉지부(1005)를 포함할 수 있다. 여기서 반도체 발광소자(1001)는 도 1 내지 도 4의 반도체 발광소자일 수 있으며, 이에 대한 설명은 생략한다.
반도체 발광소자(1001)는 리드 프레임(1010)에 실장되고, 리드 프레임(1010)과 전기적으로 연결될 수 있다.
한 쌍의 리드 프레임(1010)은 제1 리드 프레임(1012)과 제2 리드 프레임(1014)을 포함할 수 있다. 도 2를 참조하면, 반도체 발광소자(1001)는 제1 및 제2 솔더 기둥들(170n, 170p)에 의해 제1 리드 프레임(1012) 및 제2 리드 프레임(1014)과 연결될 수 있다.
패키지 본체(1002)는 빛의 반사 효율 및 광 추출 효율이 향상되도록 반사컵을 구비할 수 있으며, 이러한 반사컵에는 반도체 발광소자(1001)를 봉지하도록 투광성 물질로 이루어진 봉지부(1005)가 형성될 수 있다. 봉지부(1005)는 형광체나 양자점 등의 파장 변환 물질을 포함할 수 있다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
10: 반도체 발광소자 105: 기판
110: 발광 구조물 115: 제1 도전형 반도체층
120: 활성층 125: 제2 도전형 반도체층
131: 제1 절연층 132: 절연성 다층막 구조
133: 제2 절연층 138: 제3 절연층
140: 투명 전극층 144: 반사 전극층
155n: 제1 연결 전극 155p: 제2 연결 전극
160: 제4 절연층 170n: 제1 솔더 기둥
170p: 제2 솔더 기둥 172: 몰딩부

Claims (10)

  1. 기판;
    상기 기판 상에 차례로 적층되는 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물;
    상기 제2 도전형 반도체층 상에 배치된 투명 전극층;
    상기 투명 전극층 상에 배치되고, 복수의 제1 관통홀들을 갖는 제1 절연층;
    상기 제1 절연층 상에 배치되고, 상기 복수의 제1 관통홀들과 각각 중첩하도록 배치된 복수의 제2 관통홀들을 가지며, 상기 발광 구조물의 가장자리와 이격된 절연성 다층막 구조;
    상기 절연성 다층막 구조 상에 배치되고, 상기 복수의 제1 관통홀들 및 복수의 제2 관통홀들을 통하여 상기 투명 전극층에 접속되는 반사 전극층; 및
    상기 절연성 다층막 구조와 상기 반사 전극층 사이에 개재된 제2 절연층을 포함하는 반도체 발광소자.
  2. 제1항에 있어서,
    상기 절연성 다층막 구조는 서로 다른 굴절률을 갖는 절연막들이 교대로 적층된 분산 브래그 반사기(Distributed Bragg Reflector) 구조를 갖는 반도체 발광소자.
  3. 제2항에 있어서,
    상기 반사 전극층은 Ag를 포함하며,
    상기 절연성 다층막 구조는 TiO2를 포함하는 반도체 발광소자.
  4. 제3항에 있어서,
    상기 제2 절연층은 SiO2 및 SiN로 구성된 그룹으로부터 선택된 적어도 하나를 포함하는 반도체 발광소자.
  5. 제1항에 있어서,
    상기 반사 전극층의 상면 및 측면을 덮는 제3 절연층을 더 포함하는 반도체 발광소자.
  6. 제5항에 있어서,
    상기 제1 절연층과 상기 제3 절연층은 상기 발광 구조물의 상기 가장자리에서 직접 접하는 반도체 발광소자.
  7. 제5항에 있어서,
    상기 제1 내지 제3 절연층을 관통하여 상기 제1 도전형 반도체층과 접촉하는 제1 연결 전극; 및
    상기 제3 절연층을 관통하여 상기 반사 전극층과 접촉하는 제2 연결 전극을 더 포함하는 반도체 발광소자.
  8. 제7항에 있어서,
    상기 제1 및 제2 연결 전극에 각각 접속되는 제1 및 제2 전극 패드;
    상기 제1 및 제2 전극 패드에 각각 접속된 제1 및 제2 솔더 기둥; 및
    상기 제1 및 제2 솔더 기둥의 측면을 덮는 몰딩부를 더 포함하는 반도체 발광소자.
  9. 제1항에 있어서,
    상기 제2 절연층은 반사 전극층과 상기 제1 절연층 사이로 연장된 반도체 발광소자.
  10. 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층의 적층 구조를 가지며, 상기 제2 도전형 반도체층, 상기 활성층 및 상기 제1 도전형 반도체층의 일부가 제거된 리세스 영역과, 상기 리세스 영역에 인접한 메사 영역을 포함하는 발광 구조물;
    상기 제2 도전형 반도체층 상에 배치된 투명 전극층;
    상기 투명 전극층 상에 배치되고, 상기 메사 영역과 중첩하는 복수의 제1 관통홀들을 갖는 제1 절연층;
    상기 제1 절연층 상에 배치되고, 상기 복수의 제1 관통홀들과 각각 중첩하도록 배치된 복수의 제2 관통홀들을 가지며, 상기 발광 구조물의 가장자리와 이격된 절연성 다층막 구조;
    상기 절연성 다층막 구조의 상면 및 측면을 덮는 제2 절연층; 및
    상기 제2 절연층 상에 배치되고, 상기 제1 관통홀들 및 상기 제2 관통홀들을 통하여 상기 투명 전극층에 접속되는 반사 전극층을 포함하는 반도체 발광소자.
KR1020210106263A 2021-08-11 2021-08-11 반도체 발광소자 KR20230024121A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020210106263A KR20230024121A (ko) 2021-08-11 2021-08-11 반도체 발광소자
US17/711,165 US20230047372A1 (en) 2021-08-11 2022-04-01 Semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210106263A KR20230024121A (ko) 2021-08-11 2021-08-11 반도체 발광소자

Publications (1)

Publication Number Publication Date
KR20230024121A true KR20230024121A (ko) 2023-02-20

Family

ID=85178168

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210106263A KR20230024121A (ko) 2021-08-11 2021-08-11 반도체 발광소자

Country Status (2)

Country Link
US (1) US20230047372A1 (ko)
KR (1) KR20230024121A (ko)

Also Published As

Publication number Publication date
US20230047372A1 (en) 2023-02-16

Similar Documents

Publication Publication Date Title
KR102427642B1 (ko) 반도체 발광소자
US10573786B2 (en) Semiconductor light emitting device
KR102450150B1 (ko) 반도체 발광소자
KR101978968B1 (ko) 반도체 발광소자 및 발광장치
US20190103515A1 (en) Light-emitting device and manufacturing method thereof
KR20230021045A (ko) 발광 디바이스
US10811568B2 (en) Semiconductor light emitting device and semiconductor light emitting device package using the same
JP5816243B2 (ja) 発光素子及び発光素子パッケージ
US10756238B2 (en) Semiconductor light emitting device
KR102443027B1 (ko) 반도체 발광소자
US20210036049A1 (en) Light emitting device and manufacturing method thereof
TWI704698B (zh) 發光元件
KR20230024121A (ko) 반도체 발광소자
US20230317765A1 (en) Light-emitting device
US11888091B2 (en) Semiconductor light emitting device and light emitting device package
US20230420610A1 (en) Semiconductor light emitting device
KR102563266B1 (ko) 발광소자 및 이를 구비한 광원 모듈
TWI799231B (zh) 發光元件及其製造方法
KR102249637B1 (ko) 발광소자 및 이를 구비한 발광소자 패키지
KR20160054330A (ko) 발광소자 및 이를 구비한 발광소자 패키지
KR20110085727A (ko) 반도체 발광소자 및 이를 제조하는 방법