JP3198016B2 - 発光ダイオードアレイ及びその製造方法 - Google Patents
発光ダイオードアレイ及びその製造方法Info
- Publication number
- JP3198016B2 JP3198016B2 JP20052994A JP20052994A JP3198016B2 JP 3198016 B2 JP3198016 B2 JP 3198016B2 JP 20052994 A JP20052994 A JP 20052994A JP 20052994 A JP20052994 A JP 20052994A JP 3198016 B2 JP3198016 B2 JP 3198016B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- emitting diode
- light emitting
- light
- diode array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
Description
【０００１】
【産業上の利用分野】本発明は発光ダイオードアレイに
関し、特にカメラ用の日付機能システムを有するデータ
バックユニットの内、ネガフィルムに日付を焼き付ける
ために使用される発光ダイオードアレイ及びその製造方
法に関する。
関し、特にカメラ用の日付機能システムを有するデータ
バックユニットの内、ネガフィルムに日付を焼き付ける
ために使用される発光ダイオードアレイ及びその製造方
法に関する。
【０００２】
【従来の技術】従来の技術について、図２０を参照して
説明する。図２０は従来例によるカメラ用データバック
ユニットの内、ネガフィルムに日付を焼き付けるための
発光ダイオードアレイの上面図である。
説明する。図２０は従来例によるカメラ用データバック
ユニットの内、ネガフィルムに日付を焼き付けるための
発光ダイオードアレイの上面図である。
【０００３】図２０に示すように、従来の発光ダイオー
ドアレイは、発光チップ１００が７個一列に配列されて
いる。１０１は電極である。電極に接続されるワイヤー
は省略している。各々の発光チップ１００のチップサイ
ズは例えば３００μｍ×３００μｍの大きさであり、発
光ダイオードアレイとしての全体の大きさは、搭載基板
の大きさを入れると約１ｍｍ×４ｍｍ程度である。
ドアレイは、発光チップ１００が７個一列に配列されて
いる。１０１は電極である。電極に接続されるワイヤー
は省略している。各々の発光チップ１００のチップサイ
ズは例えば３００μｍ×３００μｍの大きさであり、発
光ダイオードアレイとしての全体の大きさは、搭載基板
の大きさを入れると約１ｍｍ×４ｍｍ程度である。
【０００４】また、各発光チップは例えば、発光スペク
トルが５９０ｎｍ近傍にピークを持つＧａＡｓ0.15Ｐ
0.85 ｏｎ ＧａＰの単体の発光ダイオードチップであ
る。アレイの使用に当たっては、ドライバー用ＩＣが焦
点レンズとともに基板に実装されたものが使用されてい
た。
トルが５９０ｎｍ近傍にピークを持つＧａＡｓ0.15Ｐ
0.85 ｏｎ ＧａＰの単体の発光ダイオードチップであ
る。アレイの使用に当たっては、ドライバー用ＩＣが焦
点レンズとともに基板に実装されたものが使用されてい
た。
【０００５】
【発明が解決しようとする課題】ところで、従来のカメ
ラ用データバックユニットに使用される発光ダイオード
アレイは、ＧａＡｓ0.15Ｐ0.85 ｏｎ ＧａＰチップの
単体を使用していたが、このチップは間接遷移型で発光
効率が低い。このため、ネガフィルムに日付を焼き付け
るのに十分な出力を得るためには、１チップ当たり約２
０ｍＡの電流が必要となり、焼き付けの電流値は最大で
２０ｍＡ×７チップ＝１４０ｍＡ程度を要し、このため
実使用に当たっては、前述のようにドライバー用ＩＣを
設ける必要があり、小型化、低コスト化、低消費電力化
を図る上で問題となっていた。
ラ用データバックユニットに使用される発光ダイオード
アレイは、ＧａＡｓ0.15Ｐ0.85 ｏｎ ＧａＰチップの
単体を使用していたが、このチップは間接遷移型で発光
効率が低い。このため、ネガフィルムに日付を焼き付け
るのに十分な出力を得るためには、１チップ当たり約２
０ｍＡの電流が必要となり、焼き付けの電流値は最大で
２０ｍＡ×７チップ＝１４０ｍＡ程度を要し、このため
実使用に当たっては、前述のようにドライバー用ＩＣを
設ける必要があり、小型化、低コスト化、低消費電力化
を図る上で問題となっていた。
【０００６】これに対して、従来、ＬＥＤプリンタ用の
半導体発光装置としてであるが、図２１に示すような直
接遷移型の（ＡｌXＧａ1-X）yＩｎ1-yＰ（０≦ｘ≦１、
０≦ｙ≦１）を活性層に用いたものがある（特開平４−
１００２７８号公報）。
半導体発光装置としてであるが、図２１に示すような直
接遷移型の（ＡｌXＧａ1-X）yＩｎ1-yＰ（０≦ｘ≦１、
０≦ｙ≦１）を活性層に用いたものがある（特開平４−
１００２７８号公報）。
【０００７】この半導体発光装置は、図２１に示すよう
に、ＧａＡｓ基板２０１の上に、ｎ−ＩｎＧａＡｌＰク
ラッド層２０２、ＩｎＧａＡｌＰ活性層２０３、ｐ−Ｉ
ｎＧａＡｌＰクラッド層２０４、ｐ−ＧａＡｌＡｓ層２
０５が順次積層されている。２０６はｎ側電極、２０７
は電極形成のためのＧａＡｓコンタクト層、２０８はｐ
側電極、２０９はｎ−ＩｎＧａＡｌＰ絶縁層、２１０は
ボンディングパッドである。
に、ＧａＡｓ基板２０１の上に、ｎ−ＩｎＧａＡｌＰク
ラッド層２０２、ＩｎＧａＡｌＰ活性層２０３、ｐ−Ｉ
ｎＧａＡｌＰクラッド層２０４、ｐ−ＧａＡｌＡｓ層２
０５が順次積層されている。２０６はｎ側電極、２０７
は電極形成のためのＧａＡｓコンタクト層、２０８はｐ
側電極、２０９はｎ−ＩｎＧａＡｌＰ絶縁層、２１０は
ボンディングパッドである。
【０００８】この構造によれば、直接遷移型の（ＡｌX
Ｇａ1-X）yＩｎ1-yＰ（０≦ｘ≦１、０≦ｙ≦１）を活
性層２０３に使用していることから、低い電流値で比較
的高出力が得られるというメリットがあり、この構造を
適用することによって、従来のカメラ用データバックユ
ニットに必要な電流を低下することが期待できる。
Ｇａ1-X）yＩｎ1-yＰ（０≦ｘ≦１、０≦ｙ≦１）を活
性層２０３に使用していることから、低い電流値で比較
的高出力が得られるというメリットがあり、この構造を
適用することによって、従来のカメラ用データバックユ
ニットに必要な電流を低下することが期待できる。
【０００９】また、この構造をカメラ用データバックユ
ニットに応用することによって、従来の複数の単独の発
光素子を配列したものに比べてモノリシック化している
ことから小型化を図れる。また、これに伴って発光部の
スポット径も小さくできることから、従来スポットを絞
るために必要とされていたレンズ系が不要となり、この
カメラ用データバックユニットを使用するシステム全体
の小型化が期待できる。
ニットに応用することによって、従来の複数の単独の発
光素子を配列したものに比べてモノリシック化している
ことから小型化を図れる。また、これに伴って発光部の
スポット径も小さくできることから、従来スポットを絞
るために必要とされていたレンズ系が不要となり、この
カメラ用データバックユニットを使用するシステム全体
の小型化が期待できる。
【００１０】しかしながら、上記構造のままでは、以下
のような問題点があり実際には使用できない。
のような問題点があり実際には使用できない。
【００１１】即ち、上記構造においては、電流拡散層と
なるｐ−ＧａＡｌＡｓ層２０５が隣り合うエレメント間
（例えばＡ−Ｂ間）で分離されていないので、実際の使
用においては、隣接するエレメントに電流が流れてしま
い、１つのエレメントのみを単独で発光させることはで
きないという問題点があった。
なるｐ−ＧａＡｌＡｓ層２０５が隣り合うエレメント間
（例えばＡ−Ｂ間）で分離されていないので、実際の使
用においては、隣接するエレメントに電流が流れてしま
い、１つのエレメントのみを単独で発光させることはで
きないという問題点があった。
【００１２】また、従来に比較すれば電流値を低下する
ことが期待できるものの、カメラ用としての使用を考慮
すると、より低い電流値での効率良い発光が望まれる。
ことが期待できるものの、カメラ用としての使用を考慮
すると、より低い電流値での効率良い発光が望まれる。
【００１３】そこで、本発明の目的は、カメラ用データ
バックユニットとしての必要な出力を維持しながら動作
電流を低く抑え、且つ各発光エレメントが電気的に分離
されて確実に１エレメントのみを単独で発光できるとと
もに、その発光効率を極めて向上できる発光ダイオード
アレイ及びその製造方法を提供することにある。
バックユニットとしての必要な出力を維持しながら動作
電流を低く抑え、且つ各発光エレメントが電気的に分離
されて確実に１エレメントのみを単独で発光できるとと
もに、その発光効率を極めて向上できる発光ダイオード
アレイ及びその製造方法を提供することにある。
【００１４】
【課題を解決するための手段】前記目的を達成するため
に、本発明の発光ダイオードアレイは、第１導電型の基
板上に複数個の発光エレメントが直線的に配置されてな
り、前記各発光エレメントは、少なくとも、前記基板上
に順次積層される第１導電型のクラッド層と、（AlxGa
１-x）yIn1-yP（０≦ｘ≦１、０≦ｙ≦１）からなる活
性層と、第2導電型のクラッド層と、第2導電型の電流拡
散層とを有すると共に、隣り合う前記各発光エレメント
は、互いに、上面から活性層又は第1導電型のクラッド
層が露出するまでのエッチング除去によって、電気的に
分離されてなることを特徴とする。
に、本発明の発光ダイオードアレイは、第１導電型の基
板上に複数個の発光エレメントが直線的に配置されてな
り、前記各発光エレメントは、少なくとも、前記基板上
に順次積層される第１導電型のクラッド層と、（AlxGa
１-x）yIn1-yP（０≦ｘ≦１、０≦ｙ≦１）からなる活
性層と、第2導電型のクラッド層と、第2導電型の電流拡
散層とを有すると共に、隣り合う前記各発光エレメント
は、互いに、上面から活性層又は第1導電型のクラッド
層が露出するまでのエッチング除去によって、電気的に
分離されてなることを特徴とする。
【００１５】また、前記活性層より上方で、発光光の取
り出し面以外の部分に、絶縁膜からなる電流阻止層を形
成してなることを特徴とする。
り出し面以外の部分に、絶縁膜からなる電流阻止層を形
成してなることを特徴とする。
【００１６】また、前記活性層より上方で、発光光の取
り出し面以外の部分に、第１導電型の電流阻止層を形成
してなることを特徴とする。
り出し面以外の部分に、第１導電型の電流阻止層を形成
してなることを特徴とする。
【００１７】ここで、前記電流阻止層のバンドギャップ
が発光層のバンドギャップよりも小さいことを特徴とす
る。この電流阻止層の一例としては（AlxGa１-x）yIn1-
yP（０≦ｘ≦１、０≦ｙ≦１）がしようできる。
が発光層のバンドギャップよりも小さいことを特徴とす
る。この電流阻止層の一例としては（AlxGa１-x）yIn1-
yP（０≦ｘ≦１、０≦ｙ≦１）がしようできる。
【００１８】また、前記電流阻止層は、電極部を除きア
レイの最上面に形成されてなることを特徴とする。この
電流阻止層の一例としてはＧａＡｓ層が使用できる。
レイの最上面に形成されてなることを特徴とする。この
電流阻止層の一例としてはＧａＡｓ層が使用できる。
【００１９】また、前記基板と前記活性層との間に第１
導電型の多層反射膜を形成してなることを特徴とする。
この多層反射膜の一例としては、Ａｌ0.5Ｉｎ0.5Ｐ層と
（Ａｌx1Ｇａ1-x1）0.5Ｉｎ0.5Ｐ層（ｘ1＞ｘ；但しｘ
は前記活性層のＡｌ混晶比）とを交互に計２０ペア積層
した反射膜が使用できる。
導電型の多層反射膜を形成してなることを特徴とする。
この多層反射膜の一例としては、Ａｌ0.5Ｉｎ0.5Ｐ層と
（Ａｌx1Ｇａ1-x1）0.5Ｉｎ0.5Ｐ層（ｘ1＞ｘ；但しｘ
は前記活性層のＡｌ混晶比）とを交互に計２０ペア積層
した反射膜が使用できる。
【００２０】前記電流拡散層としてAlzGa1-zAs（０≦ｚ
≦１）を用いてなる発光ダイオードアレイの製造方法に
おいて、各発光エレメント間を電気的分離するためのメ
サエッチングの際に、AlzGa1-zAs（０≦ｚ≦１）電流拡
散層を、（AlxGa1-x）yIn1-yP（０≦ｘ≦1、０≦ｙ≦
１）活性層に対して前記AlzGa1-zAs（０≦ｚ≦１）電流
拡散層を選択的にエッチングできる第1のエッチャント
によってエッチングする第1の工程と、AlzGa1-zAs（０
≦ｚ≦１）電流拡散層に対して、（AlxGa1-x）yIn1-yP
（０≦ｘ≦1、０≦ｙ≦１）活性層を選択的にエッチン
グできる第2のエッチャントでエッチングする第2の工程
と、その後もう一度、AlzGa1-zAs（０≦ｚ≦１）電流拡
散層を、（AlxGa1-x）yIn1-yP（０≦ｘ≦1、０≦ｙ≦
１）活性層に対して前記AlzGa1-zAs（０≦ｚ≦１）電流
拡散層を選択的にエッチングできる第3のエッチャント
によってエッチングする第3の工程とを有することを特
徴とする。
≦１）を用いてなる発光ダイオードアレイの製造方法に
おいて、各発光エレメント間を電気的分離するためのメ
サエッチングの際に、AlzGa1-zAs（０≦ｚ≦１）電流拡
散層を、（AlxGa1-x）yIn1-yP（０≦ｘ≦1、０≦ｙ≦
１）活性層に対して前記AlzGa1-zAs（０≦ｚ≦１）電流
拡散層を選択的にエッチングできる第1のエッチャント
によってエッチングする第1の工程と、AlzGa1-zAs（０
≦ｚ≦１）電流拡散層に対して、（AlxGa1-x）yIn1-yP
（０≦ｘ≦1、０≦ｙ≦１）活性層を選択的にエッチン
グできる第2のエッチャントでエッチングする第2の工程
と、その後もう一度、AlzGa1-zAs（０≦ｚ≦１）電流拡
散層を、（AlxGa1-x）yIn1-yP（０≦ｘ≦1、０≦ｙ≦
１）活性層に対して前記AlzGa1-zAs（０≦ｚ≦１）電流
拡散層を選択的にエッチングできる第3のエッチャント
によってエッチングする第3の工程とを有することを特
徴とする。
【００２１】ここで、前記第１、第２及び第３のエッチ
ャントの一例として、それぞれ、硫酸：過酸化水素系エ
ッチャント、熱硫酸、硫酸：過酸化水素系エッチャント
が使用できる。
ャントの一例として、それぞれ、硫酸：過酸化水素系エ
ッチャント、熱硫酸、硫酸：過酸化水素系エッチャント
が使用できる。
【００２２】
【作用】従来のカメラ用データバックユニットが間接遷
移型で発光効率の低いＧａＡｓ0.15Ｐ0.85 ｏｎ Ｇａ
Ｐチップ単体を使用していたのに対して、本発明におい
ては、活性層に直接遷移型の（ＡｌXＧａ1-X）yＩｎ1-y
Ｐ（０≦ｘ≦１、０≦ｙ≦１）を使用しているので、消
費電流の低減を図れる。また、従来のように、単体の発
光チップを配列する構造ではなくモノリシック構造とし
ているので、日付け焼付用の発光部としての大きさを非
常に小さくできる。発光スポット径も小さくなることか
ら、従来スポットを絞るために必要とされていたレンズ
系が不要となり、このカメラ用データバックユニットを
使用するシステム全体を小型化できる。
移型で発光効率の低いＧａＡｓ0.15Ｐ0.85 ｏｎ Ｇａ
Ｐチップ単体を使用していたのに対して、本発明におい
ては、活性層に直接遷移型の（ＡｌXＧａ1-X）yＩｎ1-y
Ｐ（０≦ｘ≦１、０≦ｙ≦１）を使用しているので、消
費電流の低減を図れる。また、従来のように、単体の発
光チップを配列する構造ではなくモノリシック構造とし
ているので、日付け焼付用の発光部としての大きさを非
常に小さくできる。発光スポット径も小さくなることか
ら、従来スポットを絞るために必要とされていたレンズ
系が不要となり、このカメラ用データバックユニットを
使用するシステム全体を小型化できる。
【００２３】また、各発光エレメント間は、上面から少
なくとも第２導電型のクラッド層までがエッチング除去
されているので、各発光エレメント間の光分離を確実に
行える。
なくとも第２導電型のクラッド層までがエッチング除去
されているので、各発光エレメント間の光分離を確実に
行える。
【００２４】また、電流阻止層を発光部以外の部分に設
けることによって、電極下での無効発光を抑え無駄な電
力消費を避けることができ、より消費電流を低減でき
る。さらに、電流阻止層の上に電流拡散層が設けられて
いる構造にあっては（第１実施例〜第３実施例）、発光
光の取り出し面上に電流注入用の電極を形成する必要が
なくなるので、光を有効に外部に取り出すことができ
る。
けることによって、電極下での無効発光を抑え無駄な電
力消費を避けることができ、より消費電流を低減でき
る。さらに、電流阻止層の上に電流拡散層が設けられて
いる構造にあっては（第１実施例〜第３実施例）、発光
光の取り出し面上に電流注入用の電極を形成する必要が
なくなるので、光を有効に外部に取り出すことができ
る。
【００２５】また、ここで、電流阻止層のバンドギャッ
プを活性層のバンドギャップよりも小さくすることによ
って、発光部から斜めに出射される光をこの電流阻止層
で吸収させることができ、隣の発光エレメントとの光分
離をより高精度にすることができる。
プを活性層のバンドギャップよりも小さくすることによ
って、発光部から斜めに出射される光をこの電流阻止層
で吸収させることができ、隣の発光エレメントとの光分
離をより高精度にすることができる。
【００２６】また、多層反射膜を設けることによって下
方に向かう光を上方に反射でき、出射される光を有効に
取り出すことができる。
方に向かう光を上方に反射でき、出射される光を有効に
取り出すことができる。
【００２７】また、前述の３工程をとることによって、
各発光エレメントにあっては凸部のない安定したメサ形
状が得られる。これは、以下のような作用による。即
ち、の工程によって電流拡散層が台形状にエッチング
され、次にの工程において、クラッド層及び活性層が
同様に台形状にエッチングされる。ただし、このクラッ
ド層及び活性層の台形の上部は電流拡散層の下面におい
て若干オーバーエッチングされる形となり、電流拡散層
の下部がひさし状に突出することになる。これに対し
て、工程のように、もう一度熱硫酸によって電流拡散
層をエッチングし、ひさし状になった凸部を削ることに
よって凸部のないメサ形状を実現できる。
各発光エレメントにあっては凸部のない安定したメサ形
状が得られる。これは、以下のような作用による。即
ち、の工程によって電流拡散層が台形状にエッチング
され、次にの工程において、クラッド層及び活性層が
同様に台形状にエッチングされる。ただし、このクラッ
ド層及び活性層の台形の上部は電流拡散層の下面におい
て若干オーバーエッチングされる形となり、電流拡散層
の下部がひさし状に突出することになる。これに対し
て、工程のように、もう一度熱硫酸によって電流拡散
層をエッチングし、ひさし状になった凸部を削ることに
よって凸部のないメサ形状を実現できる。
【００２８】本発明によれば、このように安定したメサ
形状が得られるので、低温下にあっても応力による変
形、破損が生じにくい高信頼性の発光ダイオードアレイ
を実現できる。
形状が得られるので、低温下にあっても応力による変
形、破損が生じにくい高信頼性の発光ダイオードアレイ
を実現できる。
【００２９】
【実施例】本願発明の特徴は、主に、１）直接遷移型の
（ＡｌXＧａ1-X）yＩｎ1-yＰ（０≦ｘ≦１、０≦ｙ≦
１）を活性層に使用することによって、消費電流値の低
減を図り、さらに、電流阻止層、多層反射膜を設けるこ
とによって極めて高効率の発光を実現できる点、２）電
流阻止層によって発光面上に電極が無く光を有効に取り
出せる形状を実現できる点、３）カメラのデータバック
ユニットとしては従来にないモノリシック化を図り、カ
メラ搭載用のシステムとしての小型化を実現できる点、
４）モノリシック化を図るにあたり、各発光エレメント
（以下、単にエレメントと記す）を確実に分離するとと
もに、非常に安定したメサ構造を形成できる製造方法を
提供できる点、等が挙げられる。
（ＡｌXＧａ1-X）yＩｎ1-yＰ（０≦ｘ≦１、０≦ｙ≦
１）を活性層に使用することによって、消費電流値の低
減を図り、さらに、電流阻止層、多層反射膜を設けるこ
とによって極めて高効率の発光を実現できる点、２）電
流阻止層によって発光面上に電極が無く光を有効に取り
出せる形状を実現できる点、３）カメラのデータバック
ユニットとしては従来にないモノリシック化を図り、カ
メラ搭載用のシステムとしての小型化を実現できる点、
４）モノリシック化を図るにあたり、各発光エレメント
（以下、単にエレメントと記す）を確実に分離するとと
もに、非常に安定したメサ構造を形成できる製造方法を
提供できる点、等が挙げられる。
【００３０】以下、図面に従って、詳細に説明する。
【００３１】図１は本発明の一実施例による発光ダイオ
ードアレイの上面図、図２（ａ）及び（ｂ）はそれぞ
れ、図１の各発光ダイオード単体の上面図及び（ａ）の
Ｘ−Ｙ線断面図、図３は図１の部分斜視図、図４乃至図
６は図１の発光ダイオードアレイの製造工程図であり、
（ａ）および（ｂ）はそれぞれ上面図及び断面図であ
る。図４乃至図６では単体の発光ダイオードを取り上げ
て説明している。
ードアレイの上面図、図２（ａ）及び（ｂ）はそれぞ
れ、図１の各発光ダイオード単体の上面図及び（ａ）の
Ｘ−Ｙ線断面図、図３は図１の部分斜視図、図４乃至図
６は図１の発光ダイオードアレイの製造工程図であり、
（ａ）および（ｂ）はそれぞれ上面図及び断面図であ
る。図４乃至図６では単体の発光ダイオードを取り上げ
て説明している。
【００３２】図１乃至図３に示す発光ダイオードアレイ
は、まず、図４（ａ）及び（ｂ）に示すように、ｎ型Ｇ
ａＡｓ基板（１）上にｎ型（ｎ＝５×１０17ｃｍ-3）Ｇ
ａＡｓバッファー層（２）、ｎ型（ｎ＝５×１０17ｃｍ
-3）Ａｌ0.5Ｉｎ0.5Ｐクラッド層（３）、アンドープ
（Ａｌ0.3Ｇａ0.7）0.5Ｉｎ0.5Ｐ活性層（４）、ｐ型
（ｐ＝３×１０17ｃｍ-3）Ａｌ0.5Ｉｎ0.5Ｐクラッド層
（５）、Ａｌ0.7Ｇａ0.3Ａｓ層電流拡散層（６）を積層
する。これらの層はすべてＭＯＣＶＤ法によって形成す
る。各層の厚みは（２）層から（６）層にかけて、例え
ば０．５μｍ、１μｍ、０．６μｍ、１μｍ、３μｍで
ある。
は、まず、図４（ａ）及び（ｂ）に示すように、ｎ型Ｇ
ａＡｓ基板（１）上にｎ型（ｎ＝５×１０17ｃｍ-3）Ｇ
ａＡｓバッファー層（２）、ｎ型（ｎ＝５×１０17ｃｍ
-3）Ａｌ0.5Ｉｎ0.5Ｐクラッド層（３）、アンドープ
（Ａｌ0.3Ｇａ0.7）0.5Ｉｎ0.5Ｐ活性層（４）、ｐ型
（ｐ＝３×１０17ｃｍ-3）Ａｌ0.5Ｉｎ0.5Ｐクラッド層
（５）、Ａｌ0.7Ｇａ0.3Ａｓ層電流拡散層（６）を積層
する。これらの層はすべてＭＯＣＶＤ法によって形成す
る。各層の厚みは（２）層から（６）層にかけて、例え
ば０．５μｍ、１μｍ、０．６μｍ、１μｍ、３μｍで
ある。
【００３３】その後、プラズマＣＶＤ法によりＳｉＮx
膜をＡｌ0.7Ｇａ0.3Ａｓ電流拡散層（６）上に形成し、
フォトリソグラフィー及びバッファードフッ酸によるエ
ッチングによりボンディングパッド下に電流が注入され
ることを防止するための絶縁膜（７）を形成する。
膜をＡｌ0.7Ｇａ0.3Ａｓ電流拡散層（６）上に形成し、
フォトリソグラフィー及びバッファードフッ酸によるエ
ッチングによりボンディングパッド下に電流が注入され
ることを防止するための絶縁膜（７）を形成する。
【００３４】次に、図５（ａ）及び（ｂ）に示すよう
に、Ｔｉ／ＡｕＺｎをｐ側からスパッタし、フォトリソ
グラフィー及びヨウ素系エッチャント、希フッ酸による
エッチングをした後、熱処理を施し、ｐ型電極（８）を
形成する。
に、Ｔｉ／ＡｕＺｎをｐ側からスパッタし、フォトリソ
グラフィー及びヨウ素系エッチャント、希フッ酸による
エッチングをした後、熱処理を施し、ｐ型電極（８）を
形成する。
【００３５】そして、図６（ａ）及び（ｂ）に示すよう
に、ｎ側からＡｕＧｅ／Ｎｉを蒸着し、熱処理を施しｎ
側電極（９）を形成する。さらに、ｐ側からＴｉ／Ａｕ
をスパッタし、フォトリソグラフィー及びヨウ素系エッ
チャント、希フッ酸による化学エッチングによりボンデ
ィングパッド（１０）を形成する。
に、ｎ側からＡｕＧｅ／Ｎｉを蒸着し、熱処理を施しｎ
側電極（９）を形成する。さらに、ｐ側からＴｉ／Ａｕ
をスパッタし、フォトリソグラフィー及びヨウ素系エッ
チャント、希フッ酸による化学エッチングによりボンデ
ィングパッド（１０）を形成する。
【００３６】この後、各エレメントを電気的に分離する
ためにフォトリソグラフィー及び硫酸：過酸化水素系エ
ッチャント、熱リン酸により（Ａｌ0.3Ｇａ0.7）0.5Ｉ
ｎ0.5Ｐ活性層（４）に達するまでメサエッチングを行
い、図２に示す発光ダイオードアレイが得られる。
ためにフォトリソグラフィー及び硫酸：過酸化水素系エ
ッチャント、熱リン酸により（Ａｌ0.3Ｇａ0.7）0.5Ｉ
ｎ0.5Ｐ活性層（４）に達するまでメサエッチングを行
い、図２に示す発光ダイオードアレイが得られる。
【００３７】以上のようにして得られた本実施例による
モノリシック発光ダイオードアレイは発光層に直接遷移
型の（Ａｌ0.3Ｇａ0.7）0.5Ｉｎ0.5Ｐを用いているの
で、従来のカメラ用データバックユニットに使用されて
いた発光ダイオードアレイの間接遷移型のＧａＡｓ0.15
Ｐ0.85を用いたものに比較して約１／１０の電流でネガ
フィルムに日付を焼き付けるのに十分な出力を得ること
ができる。
モノリシック発光ダイオードアレイは発光層に直接遷移
型の（Ａｌ0.3Ｇａ0.7）0.5Ｉｎ0.5Ｐを用いているの
で、従来のカメラ用データバックユニットに使用されて
いた発光ダイオードアレイの間接遷移型のＧａＡｓ0.15
Ｐ0.85を用いたものに比較して約１／１０の電流でネガ
フィルムに日付を焼き付けるのに十分な出力を得ること
ができる。
【００３８】また、従来、３００μｍ×３００μｍ程度
の発光チップ単体を７個並べ、全体形状が約１ｍｍ×４
ｍｍの大きさであったものに対して、本実施例はモノリ
シック構造とできることから、その大きさを図１の例で
約５００μｍ×７００μｍと大幅に小型化できる。
の発光チップ単体を７個並べ、全体形状が約１ｍｍ×４
ｍｍの大きさであったものに対して、本実施例はモノリ
シック構造とできることから、その大きさを図１の例で
約５００μｍ×７００μｍと大幅に小型化できる。
【００３９】また、発光部のスポット径も小さくできる
ことから、従来スポットを絞るために必要とされていた
レンズ系が不要となり、このカメラ用データバックユニ
ットを使用するシステム全体の小型化が期待できる。
ことから、従来スポットを絞るために必要とされていた
レンズ系が不要となり、このカメラ用データバックユニ
ットを使用するシステム全体の小型化が期待できる。
【００４０】さらに、各エレメント間を活性層（４）に
達するまでエッチングしているので、１つのエレメント
に注入される電流が他のエレメントに回り込むことがな
く、各エレメントを確実に単独発光させることができ
る。
達するまでエッチングしているので、１つのエレメント
に注入される電流が他のエレメントに回り込むことがな
く、各エレメントを確実に単独発光させることができ
る。
【００４１】ところで、上記実施例の各エレメントの配
置を図７に示すように、隣りあうエレメントの凹凸を噛
み合わせるように近接させることによって、より小型化
を図れることができる。この場合の大きさは約４５０μ
ｍ×６５０μｍ程度に小さくできる。
置を図７に示すように、隣りあうエレメントの凹凸を噛
み合わせるように近接させることによって、より小型化
を図れることができる。この場合の大きさは約４５０μ
ｍ×６５０μｍ程度に小さくできる。
【００４２】また、図７において、エレメントの一辺Ｐ
は約６０μｍ、パッドの一辺Ｑは約１２０μｍ、エレメ
ント間のピッチＲ及びパッド間のピッチＳはそれぞれ約
９０μｍ及び１６０μｍである。
は約６０μｍ、パッドの一辺Ｑは約１２０μｍ、エレメ
ント間のピッチＲ及びパッド間のピッチＳはそれぞれ約
９０μｍ及び１６０μｍである。
【００４３】図８は本発明の第２実施例による上面図、
図９（ａ）及び（ｂ）はそれぞれ、図８の実施例の１エ
レメントの上面図及びＸ−Ｙ線断面図、図１０乃至図１
２は図８の発光ダイオードアレイの製造工程図で、
（ａ）および（ｂ）はそれぞれ上面図及び断面図であ
る。
図９（ａ）及び（ｂ）はそれぞれ、図８の実施例の１エ
レメントの上面図及びＸ−Ｙ線断面図、図１０乃至図１
２は図８の発光ダイオードアレイの製造工程図で、
（ａ）および（ｂ）はそれぞれ上面図及び断面図であ
る。
【００４４】図８及び図９に示す発光ダイオードアレイ
は、まず、図１０に示すように、ｎ型ＧａＡｓ基板
（１）上にｎ型（ｎ＝５×１０17ｃｍ-3）ＧａＡｓバッ
ファー層（２）、ｎ型（ｎ＝５×１０17ｃｍ-3）Ａｌ
0.5Ｉｎ0.5Ｐクラッド層（３）、アンドープ（Ａｌ0.3
Ｇａ0.7）0.5Ｉｎ0.5Ｐ活性層（４）、ｐ型（ｐ＝３×
１０17ｃｍ-3）Ａｌ0.5Ｉｎ0.5Ｐクラッド層（５）、ｐ
型（ｐ＝３×１０17ｃｍ-3）Ｇａ0.5Ｉｎ0.5Ｐｃａｐ層
（１１）、ｎ型（ｎ＝２×１０18ｃｍ-3）（Ａｌ0.2Ｇ
ａ0.8）0.5Ｉｎ0.5Ｐ電流阻止層（１２）を積層する。
ここで、電流阻止層（１２）は光吸収性の材料を使用し
ている。上記各層はすべてＭＯＣＶＤ法によって形成し
た。各層の厚みは（２）層から（５）層及び（１１）
層、（１２）層にかけて、例えば０．５μｍ、１μｍ、
０．６μｍ、１μｍ、５０Å、０．２μｍである。
は、まず、図１０に示すように、ｎ型ＧａＡｓ基板
（１）上にｎ型（ｎ＝５×１０17ｃｍ-3）ＧａＡｓバッ
ファー層（２）、ｎ型（ｎ＝５×１０17ｃｍ-3）Ａｌ
0.5Ｉｎ0.5Ｐクラッド層（３）、アンドープ（Ａｌ0.3
Ｇａ0.7）0.5Ｉｎ0.5Ｐ活性層（４）、ｐ型（ｐ＝３×
１０17ｃｍ-3）Ａｌ0.5Ｉｎ0.5Ｐクラッド層（５）、ｐ
型（ｐ＝３×１０17ｃｍ-3）Ｇａ0.5Ｉｎ0.5Ｐｃａｐ層
（１１）、ｎ型（ｎ＝２×１０18ｃｍ-3）（Ａｌ0.2Ｇ
ａ0.8）0.5Ｉｎ0.5Ｐ電流阻止層（１２）を積層する。
ここで、電流阻止層（１２）は光吸収性の材料を使用し
ている。上記各層はすべてＭＯＣＶＤ法によって形成し
た。各層の厚みは（２）層から（５）層及び（１１）
層、（１２）層にかけて、例えば０．５μｍ、１μｍ、
０．６μｍ、１μｍ、５０Å、０．２μｍである。
【００４５】次に、ｎ型（Ａｌ0.2Ｇａ0.8）0.5Ｉｎ0.5
Ｐ電流阻止層（１２）を熱リン酸によりエッチングして
光取り出し用の窓（１３）を形成する。そして、図１１
に示すように、この上にＭＯＣＶＤ法によってＡｌ0.7
Ｇａ0.3Ａｓ電流拡散層（６）を３μｍ積層する。
Ｐ電流阻止層（１２）を熱リン酸によりエッチングして
光取り出し用の窓（１３）を形成する。そして、図１１
に示すように、この上にＭＯＣＶＤ法によってＡｌ0.7
Ｇａ0.3Ａｓ電流拡散層（６）を３μｍ積層する。
【００４６】次に図１２に示すように、Ａｌ0.7Ｇａ0.3
Ａｓ上にスパッタでＴｉ／ＡｕＺｎ／Ｔｉ／Ａｕを形成
し、フォトリソグラフィー及びヨウ素系エッチャント、
希フッ酸による化学エッチングを行い、熱処理を施しｐ
側電極（８）を形成する。さらに、ＡｕＧｅ／Ｎｉを基
板側に蒸着し熱処理を施しｎ側電極（９）を形成する。
（１０）はボンディングパッドである。その後、各エレ
メントを電気的に分離するためにフォトリソグラフィー
及び硫酸：過酸化水素系エッチャント、臭素系エッチャ
ント、熱リン酸によりｎ型Ａｌ0.5Ｉｎ0.5Ｐクラッド層
（３）に達するまでメサエッチングを行い、図９に示す
ような発光ダイオードアレイが得られる。
Ａｓ上にスパッタでＴｉ／ＡｕＺｎ／Ｔｉ／Ａｕを形成
し、フォトリソグラフィー及びヨウ素系エッチャント、
希フッ酸による化学エッチングを行い、熱処理を施しｐ
側電極（８）を形成する。さらに、ＡｕＧｅ／Ｎｉを基
板側に蒸着し熱処理を施しｎ側電極（９）を形成する。
（１０）はボンディングパッドである。その後、各エレ
メントを電気的に分離するためにフォトリソグラフィー
及び硫酸：過酸化水素系エッチャント、臭素系エッチャ
ント、熱リン酸によりｎ型Ａｌ0.5Ｉｎ0.5Ｐクラッド層
（３）に達するまでメサエッチングを行い、図９に示す
ような発光ダイオードアレイが得られる。
【００４７】ところで、上記メサエッチングに関し、図
１乃至図６の第１実施例においては、エッチングを活性
層（４）に達するまでとしていたが、この例ではその下
のクラッド層（３）までエッチングする点で異なってい
る。上記第２実施例の方法であれば、各エレメントを完
全に分離できる。ただし、クラッド層（３）の上面でエ
ッチングをストップさせることが難しいため、クラッド
層（３）を少し削るまでエッチングする必要がある等、
エッチング制御が困難であるという点もある。なお、光
漏れが生じないようにするには、第１実施例のメサエッ
チングで十分であることが実験上判明している。
１乃至図６の第１実施例においては、エッチングを活性
層（４）に達するまでとしていたが、この例ではその下
のクラッド層（３）までエッチングする点で異なってい
る。上記第２実施例の方法であれば、各エレメントを完
全に分離できる。ただし、クラッド層（３）の上面でエ
ッチングをストップさせることが難しいため、クラッド
層（３）を少し削るまでエッチングする必要がある等、
エッチング制御が困難であるという点もある。なお、光
漏れが生じないようにするには、第１実施例のメサエッ
チングで十分であることが実験上判明している。
【００４８】以上のようにして得られた本発明の第２実
施例による発光ダイオードアレイは、第１実施例と同様
の効果、即ち、１）発光層に直接遷移型の（Ａｌ0.3Ｇ
ａ0.7）0.5Ｉｎ0.5Ｐを用いているので、低電流でネガ
フィルムに日付を焼き付けるのに十分な出力を得ること
ができる、２）従来、発光チップ単体を７個並べていた
ものに対して、本実施例はモノリシック構造とできるこ
とから、その大きさを大幅に小型化できる、３）光部の
スポット径も小さくできることから、従来スポットを絞
るために必要とされていたレンズ系が不要となり、この
カメラ用データバックユニットを使用するシステム全体
を小型化できる、４）エレメント間をクラッド層に達す
るまでエッチングしているので、各エレメントを確実に
単独発光させることができる等の効果が得られる上に、
さらに下記のような作用、効果を得ることができる。
施例による発光ダイオードアレイは、第１実施例と同様
の効果、即ち、１）発光層に直接遷移型の（Ａｌ0.3Ｇ
ａ0.7）0.5Ｉｎ0.5Ｐを用いているので、低電流でネガ
フィルムに日付を焼き付けるのに十分な出力を得ること
ができる、２）従来、発光チップ単体を７個並べていた
ものに対して、本実施例はモノリシック構造とできるこ
とから、その大きさを大幅に小型化できる、３）光部の
スポット径も小さくできることから、従来スポットを絞
るために必要とされていたレンズ系が不要となり、この
カメラ用データバックユニットを使用するシステム全体
を小型化できる、４）エレメント間をクラッド層に達す
るまでエッチングしているので、各エレメントを確実に
単独発光させることができる等の効果が得られる上に、
さらに下記のような作用、効果を得ることができる。
【００４９】即ち、１）電流阻止層（１２）によって、
電極（８）下での無効発光を抑えることができる、２）
発光面上に電流注入用の電極を形成する必要がない（図
９（ｂ）においてＡのルートで電流が流れるため）ので
光を窓部（１３）から外部に有効に取り出すことができ
る。
電極（８）下での無効発光を抑えることができる、２）
発光面上に電流注入用の電極を形成する必要がない（図
９（ｂ）においてＡのルートで電流が流れるため）ので
光を窓部（１３）から外部に有効に取り出すことができ
る。
【００５０】このように無駄な発光をなくすことができ
るので、従来のカメラ用データバックユニットに使用さ
れていた発光ダイオードアレイの間接遷移型のＧａＡｓ
0.15Ｐ0.85を用いたものに比較して約１／２０の電流で
（第１実施例の場合は前述のように１／１０）ネガフィ
ルムに日付を焼き付けるのに十分な出力を得ることがで
きる。
るので、従来のカメラ用データバックユニットに使用さ
れていた発光ダイオードアレイの間接遷移型のＧａＡｓ
0.15Ｐ0.85を用いたものに比較して約１／２０の電流で
（第１実施例の場合は前述のように１／１０）ネガフィ
ルムに日付を焼き付けるのに十分な出力を得ることがで
きる。
【００５１】さらに、電流阻止層（１２）は発光波長に
対して光吸収性の材料を使用しているので、発光部から
斜め方向に出射される光が、この電流阻止層（１２）に
よって吸収されるので、隣合うエレメント間の光りのア
イソレーションを高精度にする（より高精度な単独発光
を実現する）ことができる。
対して光吸収性の材料を使用しているので、発光部から
斜め方向に出射される光が、この電流阻止層（１２）に
よって吸収されるので、隣合うエレメント間の光りのア
イソレーションを高精度にする（より高精度な単独発光
を実現する）ことができる。
【００５２】図１３は本発明の第３実施例による上面
図、図１４（ａ）及び（ｂ）はそれぞれ、図１３の実施
例の１エレメントの上面図及びＸ−Ｙ線断面図、図１５
乃至図１７は図１３の発光ダイオードアレイの製造工程
図で、（ａ）および（ｂ）はそれぞれ上面図及び断面図
である。
図、図１４（ａ）及び（ｂ）はそれぞれ、図１３の実施
例の１エレメントの上面図及びＸ−Ｙ線断面図、図１５
乃至図１７は図１３の発光ダイオードアレイの製造工程
図で、（ａ）および（ｂ）はそれぞれ上面図及び断面図
である。
【００５３】図１３及び図１４に示す発光ダイオードア
レイは、まず、図１５に示すように、ｎ型ＧａＡｓ基板
（１）上にｎ型（ｎ＝５×１０17ｃｍ-3）ＧａＡｓバッ
ファー層（２）、ｎ型（ｎ＝５×１０17ｃｍ-3）Ａｌ
0.5Ｉｎ0.5Ｐとｎ型（ｎ＝５×１０17ｃｍ-3）（Ａｌ
0.4Ｇａ0.6）0.5Ｉｎ0.5Ｐの２０ペアの多層反射膜（１
４）、ｎ型（ｎ＝５×１０17ｃｍ-3）Ａｌ0.5Ｉｎ0.5Ｐ
クラッド層（３）、アンドープ（Ａｌ0.3Ｇａ0.7）0.5
Ｉｎ0.5Ｐ活性層（４）、ｐ型（ｐ＝３×１０17ｃ
ｍ-3）Ａｌ0.5Ｉｎ0.5Ｐクラッド層（５）、ｐ型（ｐ＝
３×１０17ｃｍ-3）Ｇａ0.5Ｉｎ0.5Ｐ ｃａｐ層（１
１）、ｎ型（ｎ＝２×１０18ｃｍ-3）（Ａｌ0.2Ｇ
ａ0.8）0.5Ｉｎ0.5Ｐ電流阻止層（１２）を積層する。
ここで、電流阻止層（１２）は光吸収性の材料を使用し
ている。上記各層はすべてＭＯＣＶＤ法によって形成し
た。各層の厚みは（２）層、（３）層、（４）層、
（５）層、（１１）層及び（１２）層にかけて、それぞ
れ０．５μｍ、１μｍ、０．６μｍ、１μｍ、５０Å、
０．２μｍである。
レイは、まず、図１５に示すように、ｎ型ＧａＡｓ基板
（１）上にｎ型（ｎ＝５×１０17ｃｍ-3）ＧａＡｓバッ
ファー層（２）、ｎ型（ｎ＝５×１０17ｃｍ-3）Ａｌ
0.5Ｉｎ0.5Ｐとｎ型（ｎ＝５×１０17ｃｍ-3）（Ａｌ
0.4Ｇａ0.6）0.5Ｉｎ0.5Ｐの２０ペアの多層反射膜（１
４）、ｎ型（ｎ＝５×１０17ｃｍ-3）Ａｌ0.5Ｉｎ0.5Ｐ
クラッド層（３）、アンドープ（Ａｌ0.3Ｇａ0.7）0.5
Ｉｎ0.5Ｐ活性層（４）、ｐ型（ｐ＝３×１０17ｃ
ｍ-3）Ａｌ0.5Ｉｎ0.5Ｐクラッド層（５）、ｐ型（ｐ＝
３×１０17ｃｍ-3）Ｇａ0.5Ｉｎ0.5Ｐ ｃａｐ層（１
１）、ｎ型（ｎ＝２×１０18ｃｍ-3）（Ａｌ0.2Ｇ
ａ0.8）0.5Ｉｎ0.5Ｐ電流阻止層（１２）を積層する。
ここで、電流阻止層（１２）は光吸収性の材料を使用し
ている。上記各層はすべてＭＯＣＶＤ法によって形成し
た。各層の厚みは（２）層、（３）層、（４）層、
（５）層、（１１）層及び（１２）層にかけて、それぞ
れ０．５μｍ、１μｍ、０．６μｍ、１μｍ、５０Å、
０．２μｍである。
【００５４】次に、ｎ型（Ａｌ0.2Ｇａ0.8）0.5Ｉｎ0.5
Ｐ電流阻止層（１２）を熱リン酸によりエッチングして
光取り出し用の窓（１３）を形成する。そして、図１６
に示すように、この上にＭＯＣＶＤ法によってＡｌ0.7
Ｇａ0.3Ａｓ電流拡散層（６）を３μｍ積層する。
Ｐ電流阻止層（１２）を熱リン酸によりエッチングして
光取り出し用の窓（１３）を形成する。そして、図１６
に示すように、この上にＭＯＣＶＤ法によってＡｌ0.7
Ｇａ0.3Ａｓ電流拡散層（６）を３μｍ積層する。
【００５５】そして、図１７に示すように、Ｔｉ／Ａｕ
Ｚｎをｐ側からスパッタし、フォトリソグラフィー及び
ヨウ素系エッチャント、希フッ酸によるエッチングをし
た後、熱処理を施しｐ側電極（８）を形成する。ここ
で、ｐ側電極（８）の形状は光取り出し用の窓（１３）
の周囲を囲むように形成されている。そして、ｎ側から
ＡｕＧｅ／Ｎｉを蒸着し熱処理を施し、ｎ側電極（９）
を形成する。そして、ｐ側からＴｉ／Ａｕをスパッタ
し、フォトリソグラフィー及びヨウ素系エッチャント、
希フッ酸による化学エッチングによりボンディングパッ
ド（１０）を形成する。
Ｚｎをｐ側からスパッタし、フォトリソグラフィー及び
ヨウ素系エッチャント、希フッ酸によるエッチングをし
た後、熱処理を施しｐ側電極（８）を形成する。ここ
で、ｐ側電極（８）の形状は光取り出し用の窓（１３）
の周囲を囲むように形成されている。そして、ｎ側から
ＡｕＧｅ／Ｎｉを蒸着し熱処理を施し、ｎ側電極（９）
を形成する。そして、ｐ側からＴｉ／Ａｕをスパッタ
し、フォトリソグラフィー及びヨウ素系エッチャント、
希フッ酸による化学エッチングによりボンディングパッ
ド（１０）を形成する。
【００５６】その後、各エレメントを電気的に分離する
ために、フォトリソグラフィー及び硫酸：過酸化水素系
エッチャントでＡｌ0.7Ｇａ0.3Ａｓ電流拡散層（６）、
熱硫酸で（Ａｌ0.2Ｇａ0.8）0.5Ｉｎ0.5Ｐ電流阻止層
（１２）、臭素系エッチャントでｐ型Ｇａ0.5Ｉｎ0.5Ｐ
ｃａｐ層（１１）をエッチングした後、熱硫酸により
ｎ型（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐクラッド層（３）
に達するまでメサエッチングを行う。そして、臭素系エ
ッチャントでメサ側面の凸部の（Ａｌ0.2Ｇａ0.8）0.5
Ｉｎ0.5Ｐ電流阻止層（１２）、ｐ型Ｇａ0.5Ｉｎ0.5Ｐ
ｃａｐ層（１１）をエッチングした後、最後にもう一
度、硫酸：過酸化水素系エッチャントによりメサ側面の
凸部Ａｌ0.7Ｇａ0.3Ａｓ電流拡散層（６）のエッチング
を行い、図１４に示すような発光ダイオードアレイが得
られる。
ために、フォトリソグラフィー及び硫酸：過酸化水素系
エッチャントでＡｌ0.7Ｇａ0.3Ａｓ電流拡散層（６）、
熱硫酸で（Ａｌ0.2Ｇａ0.8）0.5Ｉｎ0.5Ｐ電流阻止層
（１２）、臭素系エッチャントでｐ型Ｇａ0.5Ｉｎ0.5Ｐ
ｃａｐ層（１１）をエッチングした後、熱硫酸により
ｎ型（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐクラッド層（３）
に達するまでメサエッチングを行う。そして、臭素系エ
ッチャントでメサ側面の凸部の（Ａｌ0.2Ｇａ0.8）0.5
Ｉｎ0.5Ｐ電流阻止層（１２）、ｐ型Ｇａ0.5Ｉｎ0.5Ｐ
ｃａｐ層（１１）をエッチングした後、最後にもう一
度、硫酸：過酸化水素系エッチャントによりメサ側面の
凸部Ａｌ0.7Ｇａ0.3Ａｓ電流拡散層（６）のエッチング
を行い、図１４に示すような発光ダイオードアレイが得
られる。
【００５７】このようにして得られた本発明の第３実施
例の発光ダイオードアレイは、第１実施例及び第２実施
例の効果に加え、さらに、以下のような効果がある。
例の発光ダイオードアレイは、第１実施例及び第２実施
例の効果に加え、さらに、以下のような効果がある。
【００５８】即ち、多層反射膜（１４）を設けているの
で、基板方向に向かう光が反射されて、窓部（１３）を
介して外部に有効に取り出すことができる。なお、ここ
で、多層反射膜によって光が反射されるのは、多層反射
膜（１４）の（Ａｌ0.4Ｇａ0.6）0.5Ｉｎ0.5ＰのＡｌ混
晶比０．５が活性層（４）のＡｌ混晶比０．４よりも大
きくしているためである。この結果、従来のカメラ用デ
ータバックユニットに使用されていた発光ダイオードア
レイの間接遷移型のＧａＡｓ0.15Ｐ0.85を用いたものに
比較して約１／３０の電流で（第１実施例の場合は前述
のように１／１０、第２実施例の場合は１／２０）ネガ
フィルムに日付を焼き付けるのに十分な出力を得ること
ができる。
で、基板方向に向かう光が反射されて、窓部（１３）を
介して外部に有効に取り出すことができる。なお、ここ
で、多層反射膜によって光が反射されるのは、多層反射
膜（１４）の（Ａｌ0.4Ｇａ0.6）0.5Ｉｎ0.5ＰのＡｌ混
晶比０．５が活性層（４）のＡｌ混晶比０．４よりも大
きくしているためである。この結果、従来のカメラ用デ
ータバックユニットに使用されていた発光ダイオードア
レイの間接遷移型のＧａＡｓ0.15Ｐ0.85を用いたものに
比較して約１／３０の電流で（第１実施例の場合は前述
のように１／１０、第２実施例の場合は１／２０）ネガ
フィルムに日付を焼き付けるのに十分な出力を得ること
ができる。
【００５９】さらに、P側電極（8）の形状は光取り出し
用の窓（１３）の周囲を囲むように形成されているの
で、第2実施例に比較してより均一な発光を得ることが
出来る。しかも、メサエッチングにおいては、3段階の
エッチング、即ち、まず電流拡散層（６）を硫酸：過
酸化水素系エッチャントでエッチングし、次いでクラ
ッド層（５）、活性層（４）を熱硫酸で行った後、も
う一度電流拡散層（６）を硫酸：過酸化水素系エッチャ
ントで行うという工程をとることによって、各エレメン
ト側面の凸部を小さくできる。
用の窓（１３）の周囲を囲むように形成されているの
で、第2実施例に比較してより均一な発光を得ることが
出来る。しかも、メサエッチングにおいては、3段階の
エッチング、即ち、まず電流拡散層（６）を硫酸：過
酸化水素系エッチャントでエッチングし、次いでクラ
ッド層（５）、活性層（４）を熱硫酸で行った後、も
う一度電流拡散層（６）を硫酸：過酸化水素系エッチャ
ントで行うという工程をとることによって、各エレメン
ト側面の凸部を小さくできる。
【００６０】各工程によるエッチング形状について説明
すると、まずの工程によって電流拡散層（６）が台形
状にエッチングされ、次にの工程において、クラッド
層（５）及び活性層（４）が同様に台形状にエッチング
される。ただし、このクラッド層（５）及び活性層
（４）の台形の上部は電流拡散層（６）の下面において
若干オーバーエッチングされる形となり、電流拡散層
（６）の下部がひさし状に突出することになる。これに
対して、工程のように、もう一度熱硫酸によって電流
拡散層（６）をエッチングし、ひさし状になった凸部を
削ることによって凸部のないメサ形状を実現できる。
すると、まずの工程によって電流拡散層（６）が台形
状にエッチングされ、次にの工程において、クラッド
層（５）及び活性層（４）が同様に台形状にエッチング
される。ただし、このクラッド層（５）及び活性層
（４）の台形の上部は電流拡散層（６）の下面において
若干オーバーエッチングされる形となり、電流拡散層
（６）の下部がひさし状に突出することになる。これに
対して、工程のように、もう一度熱硫酸によって電流
拡散層（６）をエッチングし、ひさし状になった凸部を
削ることによって凸部のないメサ形状を実現できる。
【００６１】従来のメサエッチングであれば、硫酸：過
酸化水素系エッチャントでエッチング後、熱リン酸でエ
ッチングしていたが、この方法によると、得られるエッ
チング形状は上方が広がった逆メサ形状となる。この形
状であると、樹脂モールドされた場合、特に低温時にお
いては、応力がかかり易くなり信頼性が低下してしま
う、という問題点があった。
酸化水素系エッチャントでエッチング後、熱リン酸でエ
ッチングしていたが、この方法によると、得られるエッ
チング形状は上方が広がった逆メサ形状となる。この形
状であると、樹脂モールドされた場合、特に低温時にお
いては、応力がかかり易くなり信頼性が低下してしま
う、という問題点があった。
【００６２】本実施例の方法によれば、上述のように安
定したメサ形状が得られるので高信頼性の発光ダイオー
ドアレイを実現できる。低温通電による信頼性試験によ
れば、５０００時間での劣化率を実施例２に比較して１
／２に低減できることが実験上、判明している。（温
度：−２５℃） 図１８及び図１９（ａ）乃至（ｅ）はそれぞれ、本発明
の第４実施例による上面図及びその製造工程図である。
製造工程図は図１８のＡ−Ａ’断面図である。本実施例
と第１乃至第３実施例との大きな違いは、電流阻止層を
エレメントの上面に形成した点にある。
定したメサ形状が得られるので高信頼性の発光ダイオー
ドアレイを実現できる。低温通電による信頼性試験によ
れば、５０００時間での劣化率を実施例２に比較して１
／２に低減できることが実験上、判明している。（温
度：−２５℃） 図１８及び図１９（ａ）乃至（ｅ）はそれぞれ、本発明
の第４実施例による上面図及びその製造工程図である。
製造工程図は図１８のＡ−Ａ’断面図である。本実施例
と第１乃至第３実施例との大きな違いは、電流阻止層を
エレメントの上面に形成した点にある。
【００６３】この構造によれば、発光光をエレメントの
表面で狭窄することとなるので、チップ層の中部に電流
阻止層を設けるより、上面から見た時に光のアイソレー
ションがうまく行われる（発光領域を精度よくコントロ
ールでき、光のきれがよくなる）という利点がある。以
下、図面に従って詳細に説明する。
表面で狭窄することとなるので、チップ層の中部に電流
阻止層を設けるより、上面から見た時に光のアイソレー
ションがうまく行われる（発光領域を精度よくコントロ
ールでき、光のきれがよくなる）という利点がある。以
下、図面に従って詳細に説明する。
【００６４】本実施例による発光ダイオードアレイは、
まず図１９（ａ）に示すように、ＧａＡｓ基板（２０）
上にＭＯＣＶＤ法によってｎ−Ａｌ0.5Ｉｎ0.5Ｐクラッ
ド層（２１）を１μｍ、ｕｎ−（Ａｌ0.3Ｇａ0.7）0.5
Ｉｎ0.5Ｐ活性層（２２）を０．６μｍ、ｐ−Ａｌ0.5Ｉ
ｎ0.5Ｐクラッド層（２３）を１μｍ順次形成しＰＮ接
合を形成する。
まず図１９（ａ）に示すように、ＧａＡｓ基板（２０）
上にＭＯＣＶＤ法によってｎ−Ａｌ0.5Ｉｎ0.5Ｐクラッ
ド層（２１）を１μｍ、ｕｎ−（Ａｌ0.3Ｇａ0.7）0.5
Ｉｎ0.5Ｐ活性層（２２）を０．６μｍ、ｐ−Ａｌ0.5Ｉ
ｎ0.5Ｐクラッド層（２３）を１μｍ順次形成しＰＮ接
合を形成する。
【００６５】続いて、同様にMOCVD法にて電流拡散層と
してｐ−Al0.7Ga0.3As層（24）を３μm形成した後、光
の遮蔽及び電流阻止を行うのに必要なｎ−GaAs層（25）
を形成する。ここで、ｎ−GaAs層（25）は光の遮蔽効果
及びｐ側電極（28）との合金反応後も極性がＮ型を維持
し電流阻止構造がとれるように層厚は最低0.5μｍ以
上、キャリア濃度は約５×１０18／ｃｍ3以上必要であ
る。一方、発光部にかかる部分での電極配線の断線を防
ぐためには層厚は１μｍ以下であることが望ましいこと
から、ここでのｎ−GaAs層（25）の層厚は0.8μmとす
る。以上のようにして、エピウエハーが得られる。
してｐ−Al0.7Ga0.3As層（24）を３μm形成した後、光
の遮蔽及び電流阻止を行うのに必要なｎ−GaAs層（25）
を形成する。ここで、ｎ−GaAs層（25）は光の遮蔽効果
及びｐ側電極（28）との合金反応後も極性がＮ型を維持
し電流阻止構造がとれるように層厚は最低0.5μｍ以
上、キャリア濃度は約５×１０18／ｃｍ3以上必要であ
る。一方、発光部にかかる部分での電極配線の断線を防
ぐためには層厚は１μｍ以下であることが望ましいこと
から、ここでのｎ−GaAs層（25）の層厚は0.8μmとす
る。以上のようにして、エピウエハーが得られる。
【００６６】次に、図１９（ｂ）に示すように、図１９
（ａ）で得られたエピウェハーを用いて通常のフォトリ
ソ・エッチング工程により発光させたい部分のＧａＡｓ
層を除去し、窓部（２６）を形成する。
（ａ）で得られたエピウェハーを用いて通常のフォトリ
ソ・エッチング工程により発光させたい部分のＧａＡｓ
層を除去し、窓部（２６）を形成する。
【００６７】次に、図１９（ｃ）に示すように、ｐ−Ａ
ｌＧａＡｓ層（２４）とオーミックコンタクトが形成で
きるようなＡｕＺｎ等のメタルをスパッタした後、続い
てｎ−ＧａＡｓ基板側にＡｕＧｅを蒸着またはスパッタ
にて裏面電極（２７）を形成する。そして、通常のフォ
トリソ・エッチング工程にてｐ側電極パターンを形成し
た後、熱処理を施して良好なオーミック電極（２８）を
形成する。ここで、ｐ−ＡｌＧａＡｓ層（２４）のキャ
リア濃度が１０18／ｃｍ3であることから、ＡｕＺｎの
ようにｐ型ドーパントを含んだメタルを使用しており、
良好なボンディング性を得るためにボンディングパッド
（２９）が必要となる。このボンディングパッド（２
９）は以下のように形成される。
ｌＧａＡｓ層（２４）とオーミックコンタクトが形成で
きるようなＡｕＺｎ等のメタルをスパッタした後、続い
てｎ−ＧａＡｓ基板側にＡｕＧｅを蒸着またはスパッタ
にて裏面電極（２７）を形成する。そして、通常のフォ
トリソ・エッチング工程にてｐ側電極パターンを形成し
た後、熱処理を施して良好なオーミック電極（２８）を
形成する。ここで、ｐ−ＡｌＧａＡｓ層（２４）のキャ
リア濃度が１０18／ｃｍ3であることから、ＡｕＺｎの
ようにｐ型ドーパントを含んだメタルを使用しており、
良好なボンディング性を得るためにボンディングパッド
（２９）が必要となる。このボンディングパッド（２
９）は以下のように形成される。
【００６８】図１９（ｄ）に示すように、まず、ＡｕＺ
ｎのような配線メタルとの密着性を考慮して、Ｔｉまた
はＴｉＷのバリアメタルに連続して純粋なＡｌまたはＡ
ｕをスパッタして形成する。ここで、バリアメタルはＴ
ｉ系以外のＭｏ，Ｗでもよい。 続いて、通常のフォト
リソ・エッチングにてボンディングパッドを形成する。
ただし、バリメタルのエッチングには、ｎ−ＧａＡｓ層
（２５）をほとんどエッチングしないエッチャントを選
定する必要がある。
ｎのような配線メタルとの密着性を考慮して、Ｔｉまた
はＴｉＷのバリアメタルに連続して純粋なＡｌまたはＡ
ｕをスパッタして形成する。ここで、バリアメタルはＴ
ｉ系以外のＭｏ，Ｗでもよい。 続いて、通常のフォト
リソ・エッチングにてボンディングパッドを形成する。
ただし、バリメタルのエッチングには、ｎ−ＧａＡｓ層
（２５）をほとんどエッチングしないエッチャントを選
定する必要がある。
【００６９】なお、ｐ−ＡｌＧａＡｓ層（２４）のキャ
リア濃度が５．０×１０19／ｃｍ3以上となっている場
合、Ａｌだけでもオーミックコンタクトが得られるの
で，Ａｌを２．５μｍ以上スパッタ形成して電極配線を
行うことで、ボンディングパッドの形成は不必要とな
る。
リア濃度が５．０×１０19／ｃｍ3以上となっている場
合、Ａｌだけでもオーミックコンタクトが得られるの
で，Ａｌを２．５μｍ以上スパッタ形成して電極配線を
行うことで、ボンディングパッドの形成は不必要とな
る。
【００７０】次に、図１９（ｅ）に示すように、隣の発
光部との電気的アイソレーションを確実に行い、電流が
効率良くＰＮ接合部に流れ込むようにするため、メサエ
ッチングを行う。最後に、ダイシングによって各アレイ
に分割してモノリシックタイプの発光ダイオードアレイ
が得られる。
光部との電気的アイソレーションを確実に行い、電流が
効率良くＰＮ接合部に流れ込むようにするため、メサエ
ッチングを行う。最後に、ダイシングによって各アレイ
に分割してモノリシックタイプの発光ダイオードアレイ
が得られる。
【００７１】上記構造の発光ダイオードアレイによれ
ば、実施例１乃至３の構造と同様に、発光効率の向上及
び発光ダイオードアレイの小型化を実現できる。また、
発光領域以外ではＮＰＮ構造となることから、発光領域
にのみ電流が集中して流れ発光部以外に絶縁膜を改めて
形成する必要がなく、製造工程の簡略化が図れる。
ば、実施例１乃至３の構造と同様に、発光効率の向上及
び発光ダイオードアレイの小型化を実現できる。また、
発光領域以外ではＮＰＮ構造となることから、発光領域
にのみ電流が集中して流れ発光部以外に絶縁膜を改めて
形成する必要がなく、製造工程の簡略化が図れる。
【００７２】また、発光チップの上面に電流阻止層を形
成しているので、実施例１乃至３の構造に比較して、光
のアイソレーションがより確実に、且つ精度よく行われ
る。ただし、窓部（２６）の表面には電極が形成されて
いるため、光の取り出しについては第２、第３実施例の
方が優れている。
成しているので、実施例１乃至３の構造に比較して、光
のアイソレーションがより確実に、且つ精度よく行われ
る。ただし、窓部（２６）の表面には電極が形成されて
いるため、光の取り出しについては第２、第３実施例の
方が優れている。
【００７３】
【発明の効果】以上説明したように、本発明によるモノ
リシック発光ダイオードアレイは、従来のカメラ用デー
タバックユニットに比較して、極めて低い消費電力で動
作できる。
リシック発光ダイオードアレイは、従来のカメラ用デー
タバックユニットに比較して、極めて低い消費電力で動
作できる。
【００７４】また、従来の発光ダイオードアレイは、発
光チップ単体を基板等に並列配置して構成していたのに
対して、本実施例によればモノリシック構造の発光ダイ
オードアレイとでき大幅に小型化できる。
光チップ単体を基板等に並列配置して構成していたのに
対して、本実施例によればモノリシック構造の発光ダイ
オードアレイとでき大幅に小型化できる。
【００７５】また、発光部のスポット径も小さくできる
ことから、従来スポットを絞るために必要とされていた
レンズ系が不要となり、このカメラ用データバックユニ
ットを使用するシステム全体も小型化できる。
ことから、従来スポットを絞るために必要とされていた
レンズ系が不要となり、このカメラ用データバックユニ
ットを使用するシステム全体も小型化できる。
【００７６】さらに、各エレメント間のエッチングによ
り、各エレメントの確実な単独発光且つ高精度の光分離
が可能となる。
り、各エレメントの確実な単独発光且つ高精度の光分離
が可能となる。
【００７７】また、各エレメントのメサエッチングを３
段階のエッチングで行うことによって、側面に凸部のな
い安定した形状とすることができ、低温時でも応力がか
かりにくく高信頼性が得られる。
段階のエッチングで行うことによって、側面に凸部のな
い安定した形状とすることができ、低温時でも応力がか
かりにくく高信頼性が得られる。
【図面の簡単な説明】
【図１】本発明の一実施例による発光ダイオードアレイ
の上面図である。
の上面図である。
【図２】（ａ）及び（ｂ）はそれぞれ、図１の発光ダイ
オード単体の上面図及びそのＸ−Ｙ断面図である。
オード単体の上面図及びそのＸ−Ｙ断面図である。
【図３】図１の発光ダイオードアレイの斜視図である。
【図４】（ａ）及び（ｂ）はそれぞれ、図２の発光ダイ
オード単体の製造工程における上面図及びそのＸ−Ｙ断
面図である。
オード単体の製造工程における上面図及びそのＸ−Ｙ断
面図である。
【図５】（ａ）及び（ｂ）はそれぞれ、図２の発光ダイ
オード単体の製造工程における上面図及びそのＸ−Ｙ断
面図である。
オード単体の製造工程における上面図及びそのＸ−Ｙ断
面図である。
【図６】（ａ）及び（ｂ）はそれぞれ、図２の発光ダイ
オード単体の製造工程における上面図及びそのＸ−Ｙ断
面図である。
オード単体の製造工程における上面図及びそのＸ−Ｙ断
面図である。
【図７】図１の実施例の応用例を示す上面図である。
【図８】本発明の第２実施例による発光ダイオードアレ
イの上面図である。
イの上面図である。
【図９】（ａ）及び（ｂ）はそれぞれ、図８の発光ダイ
オード単体の上面図及びそのＸ−Ｙ断面図である。
オード単体の上面図及びそのＸ−Ｙ断面図である。
【図１０】（ａ）及び（ｂ）はそれぞれ、図９の発光ダ
イオード単体の製造工程における上面図及びそのＸ−Ｙ
断面図である。
イオード単体の製造工程における上面図及びそのＸ−Ｙ
断面図である。
【図１１】（ａ）及び（ｂ）はそれぞれ、図９の発光ダ
イオード単体の製造工程における上面図及びその断面図
である。
イオード単体の製造工程における上面図及びその断面図
である。
【図１２】（ａ）及び（ｂ）はそれぞれ、図９の発光ダ
イオード単体の製造工程における上面図及びそのＸ−Ｙ
断面図である。
イオード単体の製造工程における上面図及びそのＸ−Ｙ
断面図である。
【図１３】本発明の第３実施例による発光ダイオードア
レイの上面図である。
レイの上面図である。
【図１４】（ａ）及び（ｂ）はそれぞれ、図１３の発光
ダイオード単体の上面図及びそのＸ−Ｙ断面図である。
ダイオード単体の上面図及びそのＸ−Ｙ断面図である。
【図１５】（ａ）及び（ｂ）はそれぞれ、図１４の発光
ダイオード単体の製造工程における上面図及びそのＸ−
Ｙ断面図である。
ダイオード単体の製造工程における上面図及びそのＸ−
Ｙ断面図である。
【図１６】（ａ）及び（ｂ）はそれぞれ、図１４の発光
ダイオード単体の製造工程における上面図及びそのＸ−
Ｙ断面図である。
ダイオード単体の製造工程における上面図及びそのＸ−
Ｙ断面図である。
【図１７】（ａ）及び（ｂ）はそれぞれ、図１４の発光
ダイオード単体の製造工程における上面図及びそのＸ−
Ｙ断面図である。
ダイオード単体の製造工程における上面図及びそのＸ−
Ｙ断面図である。
【図１８】本発明の第３実施例による発光ダイオードア
レイの上面図である。
レイの上面図である。
【図１９】（ａ）乃至（ｅ）は図１８の発光ダイオード
単体の製造工程を示す断面図である。
単体の製造工程を示す断面図である。
【図２０】従来例による発光ダイオードアレイの上面図
である。
である。
【図２１】従来例によるＬＥＤプリンタ用半導体発光装
置の斜視図である。
置の斜視図である。
１ ｎ型ＧａＡｓ基板 ３ ｎ型クラッド層 ４ 活性層 ５ ｐ型クラッド層 ６ 電流拡散層 １２ 電流阻止層 １４ 多層反射膜
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平６−291364（ＪＰ，Ａ) 特開 平３−230571（ＪＰ，Ａ) 特開 平２−78280（ＪＰ，Ａ) 特開 平５−343736（ＪＰ，Ａ) 特開 平６−169104（ＪＰ，Ａ) 特開 平３−16278（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 33/00
Claims (11)
- 【請求項１】 第１導電型の基板上に複数個の発光エレ
メントが直線的に配置されてなり、 前記各発光エレメントは、少なくとも、前記基板上に順
次積層される第１導電型のクラッド層と、（AlxGa１-
x）yIn1-yP（０≦ｘ≦１、０≦ｙ≦１）からなる活性層
と、第2導電型のクラッド層と、第2導電型の電流拡散層
とを有すると共に、 隣り合う前記各発光エレメントは、互いに、上面から活
性層又は第1導電型のクラッド層が露出するまでのエッ
チング除去によって、電気的に分離されてなることを特
徴とする発光ダイオードアレイ。 - 【請求項２】 前記活性層より上方で、発光光の取り出
し面以外の部分に、絶縁膜からなる電流阻止層を形成し
てなることを特徴とする請求項１に記載の発光ダイオー
ドアレイ。 - 【請求項３】 前記活性層より上方で、発光光の取り出
し面以外の部分に、第1導電型からなる電流阻止層を形
成してなることを特徴とする請求項１に記載の発光ダイ
オードアレイ。 - 【請求項４】 請求項２又は３に記載の発光ダイオード
アレイにおいて、 前記電流阻止層は、電極部を除きアレイの最上面に形成
されてなることを特徴とする発光ダイオードアレイ。 - 【請求項５】 請求項３又は４に記載の発光ダイオード
アレイにおいて、 前記電流阻止層のバンドギャップが、前記活性層のバン
ドギャップよりも小さいことを特徴とする発光ダイオー
ドアレイ。 - 【請求項６】 請求項５に記載の発光ダイオードアレイ
において、 前記電流阻止層が、（AlxGa１-x）yIn1-yP（０≦ｘ≦
１、０≦ｙ≦１）であることを特徴とする発光ダイオー
ドアレイ。 - 【請求項７】 請求項３乃至５のいずれかに記載の発光
ダイオードアレイにおいて、 前記電流阻止層が、GaAsであることを特徴とする発光ダ
イオードアレイ。 - 【請求項８】 請求項１乃至７に記載の発光ダイオード
アレイにおいて、 前記基板と活性層との間に、第1導電型の多層反射膜を
形成してなることを特徴とする発光ダイオードアレイ。 - 【請求項９】 請求項８に記載の発光ダイオードアレイ
において、 前記多層反射膜はAl0.5In0.5P層と（Alx1Ga1-x1）0.5In
0.5P層（x1＞ｘ；但しｘは前記活性層の混晶比）とを交
互に計２０ペア積層した反射膜であることを特徴とする
発光ダイオードアレイ。 - 【請求項１０】 請求項１乃至９のいずれかに記載の前
記電流拡散層として、AlzGa1-zAs（０≦ｚ≦１）を用い
てなる発光ダイオードアレイの製造方法において、 各発光エレメント間を電気的分離するためのメサエッチ
ングの際に、AlzGa1-zAs（０≦ｚ≦１）電流拡散層を、
（AlxGa1-x）yIn1-yP（０≦ｘ≦1、０≦ｙ≦１）活性層
に対して前記AlzGa1-zAs（０≦ｚ≦１）電流拡散層を選
択的にエッチングできる第1のエッチャントによってエ
ッチングする第1の工程と、 AlzGa1-zAs（０≦ｚ≦１）電流拡散層に対して、（AlxG
a1-x）yIn1-yP（０≦ｘ≦1、０≦ｙ≦１）活性層を選択
的にエッチングできる第2のエッチャントでエッチング
する第2の工程と、 その後もう一度、AlzGa1-zAs（０≦ｚ≦１）電流拡散層
を、（AlxGa1-x）yIn1-yP（０≦ｘ≦1、０≦ｙ≦１）活
性層に対して前記AlzGa1-zAs（０≦ｚ≦１）電流拡散層
を選択的にエッチングできる第3のエッチャントによっ
てエッチングする第3の工程とを有してなることを特徴
とする発光ダイオードアレイの製造方法。 - 【請求項１１】 請求項10の発光ダイオードアレイの製
造方法において、前記第1、第2及び第3のエッチャント
がそれぞれ、硫酸：過酸化水素系エッチャント、熱硫酸
及び硫酸：過酸化水素系エッチャントであることを特徴
とする発光ダイオードアレイの製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20052994A JP3198016B2 (ja) | 1994-08-25 | 1994-08-25 | 発光ダイオードアレイ及びその製造方法 |
| TW084108553A TW344146B (en) | 1994-08-25 | 1995-08-16 | Light-emitting diode array and method for fabricating the same |
| KR1019950026834A KR100199035B1 (ko) | 1994-08-25 | 1995-08-24 | 발광 다이오드 어레이 및 그의 제조방법 |
| CN95108782A CN1054704C (zh) | 1994-08-25 | 1995-08-25 | 发光二极管阵列及其制造方法 |
| US08/948,246 US6236065B1 (en) | 1994-08-25 | 1997-10-09 | Light-emitting diode array and method for fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20052994A JP3198016B2 (ja) | 1994-08-25 | 1994-08-25 | 発光ダイオードアレイ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0864864A JPH0864864A (ja) | 1996-03-08 |
| JP3198016B2 true JP3198016B2 (ja) | 2001-08-13 |
Family
ID=16425828
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20052994A Expired - Lifetime JP3198016B2 (ja) | 1994-08-25 | 1994-08-25 | 発光ダイオードアレイ及びその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6236065B1 (ja) |
| JP (1) | JP3198016B2 (ja) |
| KR (1) | KR100199035B1 (ja) |
| CN (1) | CN1054704C (ja) |
| TW (1) | TW344146B (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5587589A (en) * | 1995-03-22 | 1996-12-24 | Motorola | Two dimensional organic light emitting diode array for high density information image manifestation apparatus |
| JP3797748B2 (ja) * | 1997-05-30 | 2006-07-19 | シャープ株式会社 | 発光ダイオードアレイ |
| US6486499B1 (en) * | 1999-12-22 | 2002-11-26 | Lumileds Lighting U.S., Llc | III-nitride light-emitting device with increased light generating capability |
| JP4024994B2 (ja) * | 2000-06-30 | 2007-12-19 | 株式会社東芝 | 半導体発光素子 |
| JP2003078160A (ja) * | 2001-09-05 | 2003-03-14 | Hitachi Cable Ltd | 発光素子およびその製造方法 |
| EP1446835A2 (en) * | 2001-09-24 | 2004-08-18 | Koninklijke Philips Electronics N.V. | Assembly for a thin-film optical device, organic electroluminescent display device and method of manufaturing same |
| JP4046586B2 (ja) | 2002-01-16 | 2008-02-13 | シャープ株式会社 | 化合物半導体素子及びその製造方法 |
| JP4138405B2 (ja) * | 2002-03-29 | 2008-08-27 | 富士フイルム株式会社 | ライン光源および読取用露光装置 |
| JP2004247435A (ja) * | 2003-02-12 | 2004-09-02 | Sharp Corp | 半導体発光素子 |
| JP2005167062A (ja) * | 2003-12-04 | 2005-06-23 | Oki Data Corp | 半導体装置、ｌｅｄヘッド、及びプリンタ |
| JP4947945B2 (ja) * | 2005-09-28 | 2012-06-06 | 三洋電機株式会社 | 発光ダイオードアレイ |
| JP4208891B2 (ja) * | 2006-04-19 | 2009-01-14 | 株式会社沖データ | 半導体複合装置、ｌｅｄヘッド、及び画像形成装置 |
| JP2007299955A (ja) * | 2006-04-28 | 2007-11-15 | Kyocera Corp | 電子装置、発光装置および画像形成装置 |
| JP2009289899A (ja) * | 2008-05-28 | 2009-12-10 | Kyocera Corp | 半導体発光素子、これを備えたｌｅｄアレイチップ、及び半導体発光素子の製造方法 |
| JP5123269B2 (ja) | 2008-09-30 | 2013-01-23 | ソウル オプト デバイス カンパニー リミテッド | 発光素子及びその製造方法 |
| JP5932398B2 (ja) * | 2011-07-13 | 2016-06-08 | キヤノン株式会社 | Ｌｅｄ素子、ｌｅｄ素子アレイおよびその駆動方法 |
| CN102623588B (zh) * | 2012-03-31 | 2014-07-09 | 中国科学院半导体研究所 | 制备氮化镓绿光发光二极管外延结构的方法 |
| JP6176032B2 (ja) * | 2013-01-30 | 2017-08-09 | 日亜化学工業株式会社 | 半導体発光素子 |
| KR20150101783A (ko) * | 2014-02-27 | 2015-09-04 | 서울바이오시스 주식회사 | 발광 다이오드 및 그 제조 방법 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2685209B2 (ja) * | 1988-03-25 | 1997-12-03 | 株式会社東芝 | 半導体装置及び半導体発光装置 |
| JPH0278280A (ja) | 1988-09-14 | 1990-03-19 | Ricoh Co Ltd | 半導体発光装置 |
| JP2937439B2 (ja) * | 1990-08-20 | 1999-08-23 | 株式会社東芝 | 半導体発光装置 |
| JPH0316278A (ja) | 1989-06-14 | 1991-01-24 | Hitachi Ltd | 半導体発光素子 |
| JPH03230571A (ja) | 1990-02-06 | 1991-10-14 | Ricoh Co Ltd | 高密度光プリンター光源 |
| JPH0497575A (ja) * | 1990-08-14 | 1992-03-30 | Eastman Kodak Japan Kk | 発光ダイオードアレイ |
| JPH05259508A (ja) * | 1992-03-13 | 1993-10-08 | Omron Corp | 発光素子 |
| KR970004852B1 (ko) * | 1992-04-16 | 1997-04-04 | 가부시키가이샤 도시바 | 반도체 발광소자 |
| JPH05343736A (ja) | 1992-06-08 | 1993-12-24 | Toshiba Corp | 発光ダイオード及びその発光ダイオードを備えた光プリンタ装置 |
| US5406095A (en) * | 1992-08-27 | 1995-04-11 | Victor Company Of Japan, Ltd. | Light emitting diode array and production method of the light emitting diode |
| JPH06169104A (ja) | 1992-11-27 | 1994-06-14 | Victor Co Of Japan Ltd | 半導体発光装置及びその製造方法 |
| JPH06103759A (ja) | 1992-09-19 | 1994-04-15 | Sanyo Electric Co Ltd | 半導体メモリ |
| JPH06291364A (ja) | 1993-03-31 | 1994-10-18 | Victor Co Of Japan Ltd | 半導体発光装置及びその製造方法 |
| JP2914847B2 (ja) * | 1993-07-09 | 1999-07-05 | 株式会社東芝 | 半導体レーザ装置 |
-
1994
- 1994-08-25 JP JP20052994A patent/JP3198016B2/ja not_active Expired - Lifetime
-
1995
- 1995-08-16 TW TW084108553A patent/TW344146B/zh not_active IP Right Cessation
- 1995-08-24 KR KR1019950026834A patent/KR100199035B1/ko not_active IP Right Cessation
- 1995-08-25 CN CN95108782A patent/CN1054704C/zh not_active Expired - Lifetime
-
1997
- 1997-10-09 US US08/948,246 patent/US6236065B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| CN1054704C (zh) | 2000-07-19 |
| JPH0864864A (ja) | 1996-03-08 |
| US6236065B1 (en) | 2001-05-22 |
| CN1118111A (zh) | 1996-03-06 |
| KR100199035B1 (ko) | 1999-06-15 |
| TW344146B (en) | 1998-11-01 |
| KR960009249A (ko) | 1996-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3198016B2 (ja) | 発光ダイオードアレイ及びその製造方法 | |
| JP3724620B2 (ja) | 発光ダイオードの製造方法 | |
| US6221683B1 (en) | Method for producing a light-emitting component | |
| JPH11168262A (ja) | 面型光デバイス、その製造方法、および表示装置 | |
| US20040124428A1 (en) | Light emitting diode and method of making the same | |
| JPH114020A (ja) | 半導体発光素子及びその製造方法、並びに半導体発光装置 | |
| US20050218420A1 (en) | Semiconductor laser apparatus and fabrication method thereof | |
| JP2003163368A (ja) | 半導体発光素子およびその製造方法、ｌｅｄランプ並びにｌｅｄ表示装置 | |
| JP2004153241A (ja) | 半導体発光素子及びその製造方法 | |
| US20060054921A1 (en) | Light emitting diode | |
| JP2006066518A (ja) | 半導体発光素子および半導体発光素子の製造方法 | |
| US6552369B2 (en) | Light emitting diode and fabricating method thereof | |
| JPH10173224A (ja) | 化合物半導体発光素子及びその製造方法 | |
| US20030010989A1 (en) | Light-emitting diode array | |
| EP1403933B1 (en) | Semiconductor light emitting diode | |
| JP3797748B2 (ja) | 発光ダイオードアレイ | |
| JP2006093654A (ja) | 半導体レーザ素子、半導体レーザ素子の製造方法、光ディスク装置および光伝送システム | |
| JP3239061B2 (ja) | 発光ダイオード及びその製造方法 | |
| US6864514B2 (en) | Light emitting diode | |
| JPH11251629A (ja) | 半導体発光素子の製造方法 | |
| US7173273B2 (en) | Semiconductor laser device | |
| JP4073733B2 (ja) | 発光ダイオード | |
| JP2005167196A (ja) | 半導体レーザ素子およびその製造方法および光ディスク装置および光伝送システム | |
| JPH07131070A (ja) | 半導体発光素子及び半導体発光素子アレイ | |
| CN114497300B (zh) | 发光二极管和发光装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090608 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100608 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100608 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110608 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120608 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120608 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130608 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |