JP4046586B2 - 化合物半導体素子及びその製造方法 - Google Patents

化合物半導体素子及びその製造方法 Download PDF

Info

Publication number
JP4046586B2
JP4046586B2 JP2002288975A JP2002288975A JP4046586B2 JP 4046586 B2 JP4046586 B2 JP 4046586B2 JP 2002288975 A JP2002288975 A JP 2002288975A JP 2002288975 A JP2002288975 A JP 2002288975A JP 4046586 B2 JP4046586 B2 JP 4046586B2
Authority
JP
Japan
Prior art keywords
mesa
compound semiconductor
wafer
semiconductor device
dicing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2002288975A
Other languages
English (en)
Other versions
JP2003282528A (ja
Inventor
正博 池原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2002288975A priority Critical patent/JP4046586B2/ja
Priority to US10/341,697 priority patent/US7195998B2/en
Priority to TW092100769A priority patent/TWI222124B/zh
Priority to CNB031438369A priority patent/CN1252839C/zh
Priority to KR10-2003-0003057A priority patent/KR100487391B1/ko
Publication of JP2003282528A publication Critical patent/JP2003282528A/ja
Application granted granted Critical
Publication of JP4046586B2 publication Critical patent/JP4046586B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30617—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H01L2221/68322—Auxiliary support including means facilitating the selective separation of some of a plurality of devices from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68331—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Dicing (AREA)
  • Weting (AREA)
  • Led Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、化合物半導体素子及びその製造方法に関するものであり、さらに詳しくは、化合物半導体ウェハをエッチングすることでメサ部が形成されてなる化合物半導体素子及びこのような化合物半導体素子の製造方法に関するものである。
【０００２】
【従来の技術】
従来、このような化合物半導体素子に基づいて製造される、カメラの日付焼付用データバックなどに用いられる発光ダイオードアレイとしては、例えば特許文献１〜４に記載されたものが知られている。
【０００３】
【特許文献１】
特開昭６２−１６５８３号公報（第２〜４頁、第１〜４図）
【特許文献２】
特開平１０−３３５６９６号公報（第２〜５頁、図１および図２）
【特許文献３】
特開平３−１９０２８７号公報（第２〜３頁、第１〜４図）
【特許文献４】
特開平８−６４８６４号公報（第２〜８頁、図１〜図１９）
【０００４】
従来の技術において、例えばZinc Blend構造を持つ半導体ウェハを液相または気相エピタキシャル成長によって得る場合、そのエピタキシャル成長の基板は一般に、(100)面近傍の面方位を有するものが用いられる。
【０００５】
Zinc Blend構造を持つ半導体ウェハでは、dangling bondの過不足に起因して、(111)Ａ面と(111)Ｂ面とのエッチングレートは大きく異なる。このため、エッチングによってメサ形状を得る場合、エッチングレートが小さくなると異方性エッチングが起こり、結果として、順メサ面と逆メサ面とが現れる。すなわち、順メサ面（化合物半導体ウェハをメサエッチングした後に２組の平行な２辺で素子分離して得られる、メサ部を有する化合物半導体素子において、１組の２辺に平行な方向から見てウェハ面に対して鈍角をなすメサ部側面）と、逆メサ面（ウェハ面に対して鋭角をなすメサ部側面）とが現れる。
【０００６】
【発明が解決しようとする課題】
しかしながら、このようなメサ部が表面に形成されたウェハをダイシングによって複数の素子に切断・分離すると、ダイシングブレードを冷却するクーラントによって各素子がダメージを受けることがあった。すなわち、高速で回転するダイシングブレードによってクーラントが高速でウェハ表面に衝突するため、衝突するウェハ表面の形状やクーラントの衝突する向きによっては、ウェハ表面のメサ部にダメージを与えるおそれがあった。
【０００７】
例えば、メサ部の上に電極のような薄い膜が形成されていると、ブレード冷却用クーラントによる衝突圧力のためにその薄い膜が剥がれることがあった。具体的に説明すると、図１のようにウェハ（ｗ）表面のメサ部の上に薄い膜（ｆ）がある場合に、ダイシングブレード（ｂｌ）が時計回りに回転する（ｃｗ）ときはβ部で、反時計回りに回転する（ｃｃｗ）ときはα部で、それぞれ膜（ｆ）の剥がれが発生しやすい、という問題があった。
【０００８】
メサ部の上に膜がない場合でも、やはりクーラントによる衝突圧力のために結晶そのものがダメージを受けることがあった。具体的に説明すると、図２のようにウェハ（ｗ）表面のメサ部の上に膜がない場合でも、ブレード（ｂｌ）が時計回りに回転する（ｃｗ）ときはδ部で、反時計回りに回転する（ｃｃｗ）ときはγ部で、それぞれダメージを受けやすい、という問題があった。
【０００９】
以上のように、メサ部の上に膜がある場合もない場合も、クーラントの量を減らしたり、ブレードの回転速度を遅くしたりすることで、ある程度の事態の改善を図ることができるものの、これらの対策は本質的な解決法とはならず、また、これらの対策によれば、ダイシング装置の処理能力が低くなるだけでなくブレードの回転速度が下がるため、チッピングなどの切断上の新たな不具合が発生するおそれがあった。
【００１０】
また、メサ部の上に膜がありその膜がメサ部に充分強固に接合している場合でも、膜の折れ曲がりなどの変形が発生するおそれがあった。さらに、ダイシングによる素子分離後のプロセスである、ダイシング時にウェハを固定していた１つの粘着シートから別の粘着シートへの素子反転プロセスにおいても、鋭角部への応力集中が起きる場所で、メサ部の上部における膜剥がれやメサ部の下部における結晶ダメージが発生することがあった。
【００１１】
本発明は、このような実情に鑑みてなされたものであり、その目的は、メサ部が表面に形成されたウェハをダイシングによって複数の素子に切断・分離する時にクーラントによって各素子がダメージを受けるおそれを防止することができ、さらに、ダイシングによる素子分離後の粘着シート反転プロセスにおいても各素子がダメージを受けるおそれを防止することができる化合物半導体素子とその製造方法とを提供することにある。
【００１２】
【課題を解決するための手段】
本発明の１つの観点によれば、化合物半導体ウェハをメサエッチングすることで２組の平行な２辺を有する上面を備え、素子分離されたメサ部を有する化合物半導体素子であって、そのメサ部は、一方の平行なメサ上面２辺に平行なＸ方向から見たときに認められる２つのメサ側面のうち、一方がウェハ面に対して鈍角をなすメサ部側面である順メサ面と、他方がウェハ面に対して鋭角をなすメサ部側面である逆メサ面とから少なくとも形成されており、メサ部は、さらに、他方の平行なメサ上面２辺に平行なＹ方向から見たときに認められる２つのメサ側面のうち、一方がウェハ面に対して鈍角をなすメサ部側面である順メサ面と、他方がウェハ面に対して鋭角をなすメサ部側面である逆メサ面とから形成されていることを特徴とする化合物半導体素子が提供される。
【００１３】
このように構成された化合物半導体素子は、ダイシングプロセスにおいて次のように作用する。
【００１４】
メサ部の上に膜がある場合に、逆メサ面の上方における膜のオーバーハングは、その量が少なく、かつ、逆メサ面との間で作る角も鈍角になるため、逆メサ面においてダイシング時のクーラントが膜を剥がそうとする力は、順メサ面のそれよりも小さくなる。
【００１５】
メサ部の上に膜がない場合に、順メサ面ではウェハ面に対して鈍角をなしているため、順メサ面においてダイシング時のクーラントがメサ部をウェハから分離させようとする力は、逆メサ面のそれよりも小さくなる。
【００１６】
このように構成された化合物半導体素子は、粘着シート反転プロセスにおいて次のように作用する。
【００１７】
メサ部の上に膜がある場合には、そのメサ部における２つの逆メサ面どうしが交差する稜部分から（図５のｃ方向へ）その素子を剥がすようにすると、その剥がす方向が、２つの逆メサ面どうしが交差する稜部分の延びる方向に一致することになるので、従来の逆メサ面から剥がしても順メサ面部でダメージを受ける（図７のｄ位置）ことがない。
【００１８】
メサ部の上に膜がない場合には、２つの順メサ面どうしが交差する稜部分のみからその素子を剥がすようにすると、その剥がす方向が、２つの順メサ面どうしが交差する稜部分の延びる方向に一致することになるので、従来の順メサ面から剥がしても逆メサ面部でダメージを受けることがない。
【００１９】
要するに、本発明によれば、２つのダイシング方向のいずれにも順メサ面と逆メサ面とを有するメサ形状とし（図３及び図４）、ダイシング時にダメージを受けない方向（図３のａ、図４のｂ）からだけクーラントがメサ部側面に当たるようにし、また、粘着シート反転時にもダメージを受けにくい方向（図５のｃ）で作業を行うことができるようにしたのである。
【００２０】
本発明の別の観点によれば、本発明に係る前記化合物半導体素子を得る化合物半導体素子の製造方法であって、ウェハが、(100)面にほぼ平行なウェハ面を有し、メサ部が、前記Ｘ方向及び前記Ｙ方向のうち少なくとも１つの方向を[010] 方向及び [001]方向に対しほぼ平行にしてメサエッチングによりパターンニングされることを特徴とする化合物半導体素子の製造方法が提供される。
【００２１】
２つのダイシング方向のいずれにも順メサ面と逆メサ面とを有するメサ部とするために、(100)面にほぼ平行であるウェハでは、通常、矩形チップの辺が図６の場合、ほぼ[110]方向及びほぼ[1-10]方向となるようにパターンニングするところを（図６のＩ）、本発明においては、ほぼ[100]方向及びほぼ[010]方向となるようにパターンニングした（図６のＩＩ）。
【００２２】
前記Ｘ方向及び前記Ｙ方向のうち少なくとも１つの方向が[100]方向に対しほぼ平行になるように素子分離方向を設定するに際しては、１０μｍ／ｍｉｎ以下のエッチングレートでウェットエッチングするのが好ましい。このような範囲のエッチングレートでウェットエッチングすれば、所望の順メサ面と逆メサ面とを得ることができたからである。
【００２３】
また、前記エッチングレートを得るためのエッチャントとしては、ウェハとしてAlGaAsやAlInPの層を有するものを用いたときに、所望の順メサ面と逆メサ面とを得るために、リン酸系エッチャントあるいは硫酸系エッチャントを用いるのが好ましい。リン酸系エッチャントとしては例えば、７０±２０°Ｃの熱リン酸が好ましく用いられ、硫酸系エッチャントとしては例えば、硫酸と過酸化水素水と水との混合液であって、硫酸の体積が過酸化水素水と水との合計体積の１〜４倍であるものが好ましく用いられる。
【００２４】
本発明における前記のようなパターンニングによって、所望の順メサ面と逆メサ面とを得るために、Zinc Blend構造を持つ半導体ウェハにおいて、ウェハ面方位を(100)面から５〜２５°変位させるとともに、その変位方向を[010]方向及び [001]方向のいずれからも３０°以上ずらすのが好ましい。
【００２５】
すなわち、Zink Blend構造のJust(001)面の場合、ダイシングラインを[100]方向と[010]方向とに設定しただけでは、順メサ面と逆メサ面とが所望の位置に現れない。素子のメサ部における４つの側面が順メサ面になるか逆メサ面になるかについて説明すると、図６のＡ１は(111)順メサ面と(1-11) 逆メサ面とが、Ａ２は(-1-11)順メサ面と(-111) 逆メサ面とが、Ｂ１は(-1-11)順メサ面と(1-11) 逆メサ面とが、Ｂ２は(111)順メサ面と(-111) 逆メサ面とが、それぞれ出現し得る。つまり、順メサ面どうしあるいは逆メサ面どうしが交わる側面を安定して得ることはできない。
【００２６】
本発明によれば、Zinc Blend構造を持つ半導体ウェハにおいて前記のようにウェハ面方位を所定角度変位させるとともに、その変位方向を所定角度ずらすことで、所望の順メサ面と逆メサ面とを得ることができる。
【００２７】
本発明によれば、さらに化合物半導体素子をダイシングにより分離する工程を含み、ダイシングが、クーラント供給下、ダイシングブレードを用いて行われ、クーラントが、前記Ｘ方向及び前記Ｙ方向の両方とも順メサ面側のみから、あるいは逆メサ面側のみからメサ部側面に当たるように加速されると、クーラントがダメージを受けない方向からメサ部側面に当たるので好ましい。
【００２８】
本発明は、また、ダイシングが、１つの粘着シートにウェハを貼り付けた状態で行われ、このダイシングの後に、１つの粘着シートに貼り付けられた半導体素子を別の粘着シートに反転させる工程を含み、この反転に際して、そのメサ部における２つの逆メサ面どうしが交差する稜部分のみから、あるいは２つの順メサ面どうしが交差する稜部分のみからその半導体素子を剥がして別の粘着シートに反転させると、粘着シート反転時にもダメージを受けにくい方向で作業を行うことができ、それによって素子に与えるダメージを回避することができるので好ましい。
【００２９】
【発明の実施の形態】
以下、本発明に係る１つの実施の形態を図面に基づいて説明する。なお、これによって本発明が限定されるものではない。
本発明に係る１つの実施の形態として、Zinc Blend構造を例に採り、メサ部の上に金属薄膜（電極）がある場合について説明する。
【００３０】
図８はウェハの断面図である。このウェハの両面に、Ｐ電極とＮ電極とをそれぞれ形成する。ただし、Ｎ電極は、電極の材料や熱処理の内容によってはＰ型層の選択エッチングの後に形成してもよい。
【００３１】
Ｐ電極の形成後にウェハのＰ型層をウェットエッチングにより部分的に除去し、１つの素子内に複数のＰ型部を形成することで、図９のような、１素子内に複数の発光セグメントを有するモノリシック発光ダイオードを作製することができる。
【００３２】
ウェハの面方位は、(001)面を、[110]を回転軸として２５°回転した面を用いる。
【００３３】
ミラー指数は一般に、方位の場合は３次元空間における方向ベクトル、面の場合は３次元空間における法線ベクトルであるから、それらのなす角は次式で得られる。
【００３４】
ベクトルａとベクトルｂのなす角をθとすると、
ｃｏｓθ＝（ａ，ｂ）／|ａ|・|ｂ|
【００３５】
Ａ１，Ａ２，Ｂ１，Ｂ２において、最も現われやすい順メサ面と逆メサ面とがそれぞれの４側面となす角度がより小さい面、すなわち、側面に対してより平行に近い方の面が優先的に出現することから、Ａ１：順メサ面、Ａ２：逆メサ面、Ｂ１：逆メサ面、Ｂ２：順メサ面となり、Ａ１とＢ２の角で順メサ面どうしが、Ａ２とＢ１の角で逆メサ面どうしが、それぞれ交わる。
【００３６】
このようにウェハの面方位を選びパターンニングしたものを、フォトエッチプロセスによりエッチングしない領域をフォトレジストで保護した後、p-AlGaAs層については硫酸系エッチャントとしての、硫酸：過酸化水素水：水＝８：１：１の混合液で、p-AlInPの層についてはリン酸系エッチャントとしての、７０±２０°Ｃの熱リン酸で、それぞれエッチングする。
【００３７】
この結果、図９に示すような構造を有する素子が作製される。
【００３８】
これをダイシングマシーンによって複数の素子に分離する際、図３及び図４のように、ダイシングブレードで加速されたクーラントが電極とウェハとのなす鋭角部分に当たらないように、Ｘ，Ｙの両方向でそれぞれダイシングを行う。これにより、電極へのダメージを抑制した素子分離が可能になる。
【００３９】
さらに、ダイシングプロセスの後に、ダイシングプロセスで用いた粘着シートからチップ出荷用の粘着シートへ移し替える際も、図５のように、２つの順メサ面どうしが交差する稜部分のみからその素子を剥がすようにすることで、粘着シートによる電極へのダメージを抑えることが可能になる。
【００４０】
【発明の効果】
本発明の化合物半導体素子によれば、２つのダイシング方向のいずれにも順メサ面と逆メサ面とを有するメサ形状としているので、ダイシング時にダメージを受けない方向からだけクーラントがメサ部側面に当たるようにすることができるようにし、また、粘着シート反転時にもダメージを受けにくい方向で作業を行うことができるようにすることができ、それによって、メサ部が表面に形成されたウェハをダイシングによって複数の素子に切断・分離する時にクーラントによって各素子がダメージを受けるおそれを防止することができ、さらに、ダイシングによる素子分離後の粘着シート反転プロセスにおいても各素子がダメージを受けるおそれを防止することができる。
【００４１】
本発明の化合物半導体素子の製造方法によれば、ウェハ面が(100)面にほぼ平行であるウェハを用いて、前記Ｘ方向及び前記Ｙ方向のうち少なくとも1つの方向を[010] 方向及び [001]方向に対しほぼ平行にしてパターンニングすることで、メサ部の上に形成された膜へのダメージを低減することができ、効率のよいダイシングが可能になるとともに、良質な切断面を有するチップの作製が可能になる。
【００４２】
そして、従来はダイシングによる分離が不可能であった、メサ部の上にオーバーハングする薄膜を有するチップを切断分離することができるようになる。
【００４３】
また、従来において、ダイシング条件によっては切断可能であった場合についても素子へのダメージを低減するために切れ味を犠牲にすることがあったが、本発明の化合物半導体素子の製造方法によれば、このような必要がなくなるので切断面の品位を向上させることが可能になる。また、これによって、従来はチッピング対策として素子間に必要であった切り代マージンを大幅に縮小することができるようになり、素子の小型化や取得量の増大も可能になり、製造コストを低減することもできる。
【００４４】
ダイシング後の取り扱いについても、シートによる一括反転をすることができるようになり、大幅な工数低減が可能になる。
【００４５】
さらに、オーバーハング量と密接な関係にあるメサ部の高さの制約を大幅に低減することができることで、素子構造（ウェハ層構造）を設計する時の制約を低減することができる。
【図面の簡単な説明】
【図１】図１は、従来の半導体ウェハをダイシングによって複数の素子に切断・分離する際に、メサ部の上に膜があるときの状態を示す説明図である。
【図２】図２は、従来の半導体ウェハをダイシングによって複数の素子に切断・分離する際に、メサ部の上に膜がないときの状態を示す説明図である。
【図３】図３は、本発明に係る半導体ウェハをダイシングによって複数の素子に切断・分離する際に、メサ部の上に膜があるときの状態を示す説明図である。
【図４】図４は、本発明に係る半導体ウェハをダイシングによって複数の素子に切断・分離する際に、メサ部の上に膜があるときの状態を示す説明図である。
【図５】図５は、本発明の化合物半導体素子を粘着シートから剥がして別の粘着シートへ反転するときの状態を示す説明図である。
【図６】図６は、従来及び本発明における、矩形チップの辺が特定の方向を向くようにパターンニングする方法を示す説明図である。
【図７】図７は、従来の素子を逆メサ面から剥がしたときに順メサ面部でダメージを受ける状態を示す説明図である。
【図８】図８は、本発明に係る半導体ウェハの断面図である。
【図９】図９は、本発明の化合物半導体素子の断面図である。
【符号の説明】
ｂｌ ダイシングブレード
ｆ 膜
ｗ ウェハ

Claims (7)

  1. 化合物半導体ウェハをメサエッチングすることで２組の平行な２辺を有する上面を備え、素子分離されたメサ部を有する化合物半導体素子であって、
    そのメサ部は、一方の平行なメサ上面２辺に平行なＸ方向から見たときに認められる２つのメサ側面のうち、一方がウェハ面に対して鈍角をなすメサ部側面である順メサ面と、他方がウェハ面に対して鋭角をなすメサ部側面である逆メサ面とから少なくとも形成されており、
    メサ部は、さらに、他方の平行なメサ上面２辺に平行なＹ方向から見たときに認められる２つのメサ側面のうち、一方がウェハ面に対して鈍角をなすメサ部側面である順メサ面と、他方がウェハ面に対して鋭角をなすメサ部側面である逆メサ面とから形成されていることを特徴とする化合物半導体素子。
  2. 請求項１に記載の化合物半導体素子を得る化合物半導体素子の製造方法であって、
    ウェハが、(100)面にほぼ平行なウェハ面を有し、
    メサ部が、前記Ｘ方向及び前記Ｙ方向のうち少なくとも１つの方向を、[010] 方向及び [001]方向に対しほぼ平行にしてメサエッチングによりパターンニングされることを特徴とする化合物半導体素子の製造方法。
  3. メサエッチングが、１０μｍ／ｍｉｎ以下のエッチングレートで行われるウェットエッチングであることを特徴とする請求項２に記載の化合物半導体素子の製造方法。
  4. ウェハが、AlGaAsやAlInPの層を有し、ウェットエッチングのエッチャントが、リン酸系エッチャントあるいは硫酸系エッチャントであることを特徴とする請求項３に記載の化合物半導体素子の製造方法。
  5. 半導体ウェハが、Zinc Blend構造を持ち、ウェハ面方位を(100)面から５〜２５°変位させるとともに、その変位方向を[010]方向及び[001]方向のいずれからも３０°以上ずらしてなることを特徴とする請求項２に記載の化合物半導体素子の製造方法。
  6. さらに化合物半導体素子をダイシングにより分離する工程を含み、
    ダイシングが、クーラント供給下、ダイシングブレードを用いて行われ、
    クーラントが、前記Ｘ方向及び前記Ｙ方向の両方とも順メサ面側のみから、あるいは逆メサ面側のみからメサ部側面に当たるように加速されることを特徴とする請求項２に記載の化合物半導体素子の製造方法。
  7. ダイシングが、１つの粘着シートにウェハを貼り付けた状態で行われ、
    このダイシングの後に、１つの粘着シートに貼り付けられた半導体素子を別の粘着シートに反転させる工程を含み、
    この反転に際して、メサ部における２つの逆メサ面どうしが交差する稜部分のみから、あるいは２つの順メサ面どうしが交差する稜部分のみからその半導体素子を剥がして別の粘着シートに反転させることを特徴とする請求項２に記載の化合物半導体素子の製造方法。
JP2002288975A 2002-01-16 2002-10-01 化合物半導体素子及びその製造方法 Expired - Lifetime JP4046586B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2002288975A JP4046586B2 (ja) 2002-01-16 2002-10-01 化合物半導体素子及びその製造方法
US10/341,697 US7195998B2 (en) 2002-01-16 2003-01-13 Compound semiconductor device and manufacturing method thereof
TW092100769A TWI222124B (en) 2002-01-16 2003-01-15 Compound semiconductor device and manufacturing method thereof
CNB031438369A CN1252839C (zh) 2002-01-16 2003-01-16 化合物半导体器件及其制造方法
KR10-2003-0003057A KR100487391B1 (ko) 2002-01-16 2003-01-16 화합물 반도체소자 및 그의 제조방법

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002007556 2002-01-16
JP2002288975A JP4046586B2 (ja) 2002-01-16 2002-10-01 化合物半導体素子及びその製造方法
JP2002-7556 2003-02-06

Publications (2)

Publication Number Publication Date
JP2003282528A JP2003282528A (ja) 2003-10-03
JP4046586B2 true JP4046586B2 (ja) 2008-02-13

Family

ID=26625536

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002288975A Expired - Lifetime JP4046586B2 (ja) 2002-01-16 2002-10-01 化合物半導体素子及びその製造方法

Country Status (5)

Country Link
US (1) US7195998B2 (ja)
JP (1) JP4046586B2 (ja)
KR (1) KR100487391B1 (ja)
CN (1) CN1252839C (ja)
TW (1) TWI222124B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200452039Y1 (ko) * 2008-08-21 2011-01-26 주식회사 중앙씨엠아이 배관 트레이용 받침대
JP2012064617A (ja) * 2010-09-14 2012-03-29 Disco Abrasive Syst Ltd 切削方法
US8647966B2 (en) * 2011-06-09 2014-02-11 National Semiconductor Corporation Method and apparatus for dicing die attach film on a semiconductor wafer

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1485015A (en) * 1974-10-29 1977-09-08 Mullard Ltd Semi-conductor device manufacture
JPS6216583A (ja) 1984-11-26 1987-01-24 Hitachi Cable Ltd メサ型モノリシック発光ダイオードアレイ
JPS6211236A (ja) * 1985-07-08 1987-01-20 Matsushita Electric Ind Co Ltd 化合物半導体の化学エツチング方法
JPH01225509A (ja) * 1988-03-04 1989-09-08 Sumitomo Electric Ind Ltd 半導体基板の分割方法
US4956844A (en) * 1989-03-17 1990-09-11 Massachusetts Institute Of Technology Two-dimensional surface-emitting laser array
JPH02249611A (ja) * 1989-03-24 1990-10-05 Hitachi Ltd 電子素子の切断分離方法および装置
JP2895888B2 (ja) 1989-12-20 1999-05-24 三洋電機株式会社 発光ダイオードアレイ
JPH07111966B2 (ja) * 1989-12-22 1995-11-29 株式会社東芝 半導体装置の製造方法
JP2958182B2 (ja) * 1992-02-28 1999-10-06 京セラ株式会社 半導体発光素子
JPH07211692A (ja) * 1994-01-12 1995-08-11 Sumitomo Electric Ind Ltd ＩｎＰ系化合物半導体の加工方法
JP3257254B2 (ja) * 1994-06-03 2002-02-18 ソニー株式会社 化合物半導体素子及びその作製方法
JP3198016B2 (ja) 1994-08-25 2001-08-13 シャープ株式会社 発光ダイオードアレイ及びその製造方法
JPH09116222A (ja) * 1995-10-17 1997-05-02 Mitsubishi Electric Corp 半導体レーザの製造方法，及び半導体レーザ
JP3027934B2 (ja) * 1996-03-27 2000-04-04 松下電器産業株式会社 半導体装置の製造方法
JP3743120B2 (ja) * 1997-02-21 2006-02-08 ソニー株式会社 露光用マスクのマスクパターン設計方法、並びに半導体集積回路の作製方法
JP3797748B2 (ja) 1997-05-30 2006-07-19 シャープ株式会社 発光ダイオードアレイ
JP2000195827A (ja) * 1998-12-25 2000-07-14 Oki Electric Ind Co Ltd Ｌｅｄアレイチップおよびその製造方法ならびにダイシング装置
US6569604B1 (en) * 1999-06-30 2003-05-27 International Business Machines Corporation Blind via formation in a photoimageable dielectric material
JP2001284650A (ja) * 2000-03-29 2001-10-12 Kyocera Corp 半導体発光素子
US6517734B1 (en) * 2000-07-13 2003-02-11 Network Photonics, Inc. Grating fabrication process using combined crystalline-dependent and crystalline-independent etching
JP2002359437A (ja) * 2001-03-29 2002-12-13 Toshiba Electronic Engineering Corp 光半導体素子および光半導体素子の製造方法

Also Published As

Publication number Publication date
US20030134494A1 (en) 2003-07-17
CN1479385A (zh) 2004-03-03
US7195998B2 (en) 2007-03-27
TW200305209A (en) 2003-10-16
CN1252839C (zh) 2006-04-19
KR20030062384A (ko) 2003-07-25
JP2003282528A (ja) 2003-10-03
KR100487391B1 (ko) 2005-05-04
TWI222124B (en) 2004-10-11

Similar Documents

Publication Publication Date Title
US4822755A (en) Method of fabricating large area semiconductor arrays
US5786988A (en) Integrated circuit chips made bendable by forming indentations in their back surfaces flexible packages thereof and methods of manufacture
US6521513B1 (en) Silicon wafer configuration and method for forming same
JP5390769B2 (ja) 極薄ダイおよびその製造方法
TWI260051B (en) Semiconductor-device manufacturing method
JP2009088252A (ja) ウエハのダイシング方法および半導体チップ
KR101695066B1 (ko) 반도체 칩의 제조 방법
US6887771B2 (en) Semiconductor device and method for fabricating the same
JP4046586B2 (ja) 化合物半導体素子及びその製造方法
CN115083940A (zh) 晶圆测试方法
JP2004259872A (ja) 基板分割方法
JPH1064855A (ja) 半導体装置の製造方法
JP2004363517A (ja) 半導体ウェハのチップ化方法
JP5943755B2 (ja) 液体吐出ヘッドの基板の製造方法
JP4235420B2 (ja) 基板加工方法
JP3788383B2 (ja) ノズルプレートの製造方法
JP2004349550A (ja) 半導体デバイス及びその製造方法
JP2830798B2 (ja) 半導体装置のダイシングライン部の形成方法
JPH0653204A (ja) 半導体装置の製造方法
JP2000252266A (ja) 半導体装置
JP2022165673A (ja) サーマルプリントヘッド、およびサーマルプリントヘッドの製造方法
JP2008277610A (ja) ウエハのダイシング方法
CN115050642A (zh) 晶圆薄化方法
CN117810169A (zh) 芯片制备方法
CN116864449A (zh) 一种改善单向产品切割背崩的芯片制作工艺

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050525

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060713

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060718

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060911

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070828

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071023

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071113

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071120

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101130

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4046586

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111130

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111130

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121130

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121130

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131130

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term