JP2830798B2 - 半導体装置のダイシングライン部の形成方法 - Google Patents
半導体装置のダイシングライン部の形成方法Info
- Publication number
- JP2830798B2 JP2830798B2 JP7263009A JP26300995A JP2830798B2 JP 2830798 B2 JP2830798 B2 JP 2830798B2 JP 7263009 A JP7263009 A JP 7263009A JP 26300995 A JP26300995 A JP 26300995A JP 2830798 B2 JP2830798 B2 JP 2830798B2
- Authority
- JP
- Japan
- Prior art keywords
- line portion
- dicing line
- oxide film
- forming
- dicing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dicing (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体チップの分
離および切断用の半導体装置のダイシングライン部の形
成方法に関し、特にダイシング時のチッピングを僅少に
するように形成されたダイシングライン部の形成方法に
関する。
離および切断用の半導体装置のダイシングライン部の形
成方法に関し、特にダイシング時のチッピングを僅少に
するように形成されたダイシングライン部の形成方法に
関する。
【０００２】
【従来の技術】図２は、従来例のダイシングライン部の
形成方法を示す概略断面図、図３は、図２の部分拡大断
面図によるチッピング発生過程説明図である。
形成方法を示す概略断面図、図３は、図２の部分拡大断
面図によるチッピング発生過程説明図である。
【０００３】従来のダイシングライン部の形成方法の例
としては、特開昭６４ー５０５４１号公報に記載されて
いる。この例は図２に明らかなように、半導体基板１上
に形成された素子分離酸化膜２、不純物を拡散させた拡
散領域３、それらの上面に設けられた絶縁膜またはＡｌ
導体層などの層構造部４、溝状に低く設定されたダイシ
ングライン部５からなり、このダイシング部５の面が境
界面６にて層構造部４に接している。図示したダイヤモ
ンドブレード９は、標準的にブレード幅が２０〜３０μ
ｍであり、このダイシング幅に高速回転しているダイシ
ングブレード９を位置決めしてから切断される。ダイシ
ング溝７は、ダイシングブレード幅２０〜３０μｍ、高
速回転時のブレードの横方向振動ぶれ、位置決め精度の
ばらつき、複数のダイシングラインへのピッチ送り精度
等を考慮して４５〜５０μｍになる。
としては、特開昭６４ー５０５４１号公報に記載されて
いる。この例は図２に明らかなように、半導体基板１上
に形成された素子分離酸化膜２、不純物を拡散させた拡
散領域３、それらの上面に設けられた絶縁膜またはＡｌ
導体層などの層構造部４、溝状に低く設定されたダイシ
ングライン部５からなり、このダイシング部５の面が境
界面６にて層構造部４に接している。図示したダイヤモ
ンドブレード９は、標準的にブレード幅が２０〜３０μ
ｍであり、このダイシング幅に高速回転しているダイシ
ングブレード９を位置決めしてから切断される。ダイシ
ング溝７は、ダイシングブレード幅２０〜３０μｍ、高
速回転時のブレードの横方向振動ぶれ、位置決め精度の
ばらつき、複数のダイシングラインへのピッチ送り精度
等を考慮して４５〜５０μｍになる。
【０００４】そして、半導体基板の大多数は、シリコン
が用いられているがシリコン単結晶基板は劈開という結
晶方向に割れ易い性質があり劈開面に沿って平行にチッ
ピングが起こり易い。このチッピングを考慮に入れてダ
イシングライン幅が１００〜１１０μｍに設定されてい
る。
が用いられているがシリコン単結晶基板は劈開という結
晶方向に割れ易い性質があり劈開面に沿って平行にチッ
ピングが起こり易い。このチッピングを考慮に入れてダ
イシングライン幅が１００〜１１０μｍに設定されてい
る。
【０００５】図３によりチッピング低減のメカニズムを
説明すると、ダイシング端面がＡ点にあるとき図形Ａ−
Ｂ−Ａａのチッピングを生ずるが、これがＢ点にあると
きには図形Ｂ−Ｃ−Ｄ−Ｃａ−Ｂａのチッピングのよう
になり、さらにＣ点にあるときには図形Ｃ−Ｄ−Ｃａの
チッピングのように小さくなる。この結果、ここでのダ
イシング端の立上り半径ｒをチッピング半径Ｒと等しく
することにより、この例においては、精度誤差によりダ
イシング端面がＤ点まで変動した場合でも、そのチッピ
ングを円弧状凹面１３に吸収させることができる。
説明すると、ダイシング端面がＡ点にあるとき図形Ａ−
Ｂ−Ａａのチッピングを生ずるが、これがＢ点にあると
きには図形Ｂ−Ｃ−Ｄ−Ｃａ−Ｂａのチッピングのよう
になり、さらにＣ点にあるときには図形Ｃ−Ｄ−Ｃａの
チッピングのように小さくなる。この結果、ここでのダ
イシング端の立上り半径ｒをチッピング半径Ｒと等しく
することにより、この例においては、精度誤差によりダ
イシング端面がＤ点まで変動した場合でも、そのチッピ
ングを円弧状凹面１３に吸収させることができる。
【０００６】ダイシングライン部５は、エッチング深さ
を管理制御し得るエッチング技術にて形成される。
を管理制御し得るエッチング技術にて形成される。
【０００７】
【発明が解決しようとする課題】ダイシングライン部に
おける従来の円弧状凹面の製造には、エッチング技術が
用いられる。特定の箇所をエッチングするためには、そ
のエッチング工程のほかにフォトレジストの塗布、露
光、現像等の工程が必要となるので、工数およびコスト
が掛かるという問題が生ずる。また、平坦化が要求され
る現在、途中工程で段差を設けた場合には、製造面にお
いてそのほかの問題が起こることも考えられる。
おける従来の円弧状凹面の製造には、エッチング技術が
用いられる。特定の箇所をエッチングするためには、そ
のエッチング工程のほかにフォトレジストの塗布、露
光、現像等の工程が必要となるので、工数およびコスト
が掛かるという問題が生ずる。また、平坦化が要求され
る現在、途中工程で段差を設けた場合には、製造面にお
いてそのほかの問題が起こることも考えられる。
【０００８】本発明の第１の目的は、上述した従来の問
題を改善するために、工程を追加することなく、円弧状
凹面を形成したダイシングライン部の形成方法を提供す
ることである。
題を改善するために、工程を追加することなく、円弧状
凹面を形成したダイシングライン部の形成方法を提供す
ることである。
【０００９】本発明の第２の目的は、同様の狙いをもっ
てダイシングライン部酸化膜のエッチング面を半導体基
板面と同一の高さに形成したダイシングライン部の形成
方法を提供することである。
てダイシングライン部酸化膜のエッチング面を半導体基
板面と同一の高さに形成したダイシングライン部の形成
方法を提供することである。
【００１０】
【課題を解決するための手段】本発明の半導体装置のダ
イシングライン部の形成方法は、シリコンウェハーに形
成されたチップを分離および切断するための半導体装置
のダイシングライン部の形成方法において、ダイシング
ライン部の所定の領域に選択的な熱酸化によって酸化膜
を形成後、エッチングにより前記酸化膜の膜厚方向の全
部または一部を除去することにより、ダイシングライン
部に所定の形状の円弧状凹面を形成する工程を含むこと
を特徴としている。
イシングライン部の形成方法は、シリコンウェハーに形
成されたチップを分離および切断するための半導体装置
のダイシングライン部の形成方法において、ダイシング
ライン部の所定の領域に選択的な熱酸化によって酸化膜
を形成後、エッチングにより前記酸化膜の膜厚方向の全
部または一部を除去することにより、ダイシングライン
部に所定の形状の円弧状凹面を形成する工程を含むこと
を特徴としている。
【００１１】なお、素子分離酸化膜部および前記ダイシ
ングライン部の所定の領域に同時に選択的な熱酸化によ
って酸化膜を形成後、エッチングにより前記ダイシング
ライン部の酸化膜の膜厚方向の一部を除去することによ
り、ダイシングライン部に所定の形状の円弧状凹面が形
成され、かつ該円弧状凹面上に薄い酸化膜が残されてい
ることを特徴とするものもある。
ングライン部の所定の領域に同時に選択的な熱酸化によ
って酸化膜を形成後、エッチングにより前記ダイシング
ライン部の酸化膜の膜厚方向の一部を除去することによ
り、ダイシングライン部に所定の形状の円弧状凹面が形
成され、かつ該円弧状凹面上に薄い酸化膜が残されてい
ることを特徴とするものもある。
【００１２】さらに、これらダイシングライン部形成方
法は、エッチングによりダイシングライン部の酸化膜の
一部を除去することにより、ダイシングライン部の酸化
膜の表面が、シリコンウエハ表面と同一平面上に位置す
るように形成されることが好ましい。
法は、エッチングによりダイシングライン部の酸化膜の
一部を除去することにより、ダイシングライン部の酸化
膜の表面が、シリコンウエハ表面と同一平面上に位置す
るように形成されることが好ましい。
【００１３】
【発明の実施の形態】いずれの場合においても、凹型の
溝が、素子分離酸化膜を用いてダイシングライン部に形
成され、それによりダイシング時のチッピングを僅少に
することができるものである。
溝が、素子分離酸化膜を用いてダイシングライン部に形
成され、それによりダイシング時のチッピングを僅少に
することができるものである。
【００１４】次ぎに、本発明の形成方法において円弧状
凹面を得る過程を説明する。
凹面を得る過程を説明する。
【００１５】ダイシングライン部形成中にチッピングの
発生をを抑えるため、酸化膜をダイシングライン部に形
成することにより容易に円弧状凹面を形成することがで
きる。その手段として、ダイシング部の酸化膜をシリコ
ンウェハー上に熱酸化により選択的に造り、その成長は
シリコン上に堆積するのではなく、シリコンと反応して
成長していく。このとき反応したシリコンと成長した酸
化膜厚の比は常に一定であり、また、局所的に成長した
酸化膜の端は曲線状になるので、この酸化膜をエッチン
グ除去する量をコントロールすることによって、ダイシ
ングライン部に半導体基板を露出した円弧状凹面を造
る、または酸化膜を若干残した円弧状凹面を造る、ある
いは半導体基板とダイシングライン部の酸化膜が同一平
面にあるものを得ることが可能となる。
発生をを抑えるため、酸化膜をダイシングライン部に形
成することにより容易に円弧状凹面を形成することがで
きる。その手段として、ダイシング部の酸化膜をシリコ
ンウェハー上に熱酸化により選択的に造り、その成長は
シリコン上に堆積するのではなく、シリコンと反応して
成長していく。このとき反応したシリコンと成長した酸
化膜厚の比は常に一定であり、また、局所的に成長した
酸化膜の端は曲線状になるので、この酸化膜をエッチン
グ除去する量をコントロールすることによって、ダイシ
ングライン部に半導体基板を露出した円弧状凹面を造
る、または酸化膜を若干残した円弧状凹面を造る、ある
いは半導体基板とダイシングライン部の酸化膜が同一平
面にあるものを得ることが可能となる。
【００１６】
【実施例】次ぎに、本発明の実施例について図面を参照
して説明する。
して説明する。
【００１７】図１の（ａ）は、本発明のダイシングライ
ン部の形成方法の各実施例共通のダイシングライン部酸
化膜除去前を示す概略断面図、（ｂ）は、（ａ）のダイ
シングライン部酸化膜を完全に除去した第１の実施例の
概略断面図、（ｃ）は、（ａ）のダイシングライン部酸
化膜を凹面上に薄く残した第２の実施例の概略断面図、
（ｄ）は、（ａ）のダイシングライン部酸化膜を若干残
しこの酸化膜の面を基板面と同一平面とした第３の実施
例の概略断面図である。
ン部の形成方法の各実施例共通のダイシングライン部酸
化膜除去前を示す概略断面図、（ｂ）は、（ａ）のダイ
シングライン部酸化膜を完全に除去した第１の実施例の
概略断面図、（ｃ）は、（ａ）のダイシングライン部酸
化膜を凹面上に薄く残した第２の実施例の概略断面図、
（ｄ）は、（ａ）のダイシングライン部酸化膜を若干残
しこの酸化膜の面を基板面と同一平面とした第３の実施
例の概略断面図である。
【００１８】図１の（ａ）〜（ｄ）により、ダイシング
ライン部に円弧状凹面、または基板面と同一の平面が形
成されるまでのフローが簡単に示されている。すなわ
ち、（ａ）はダイシングライン部には素子分離酸化膜を
造る同じ工程で幅の広い酸化膜を形成後、各種不純物拡
散、配線工程等の一連の前工程を完了した半導体基板１
にカバー保護膜１１を形成し、電極（図示せず）をエッ
チング除去して露出させると同時にダイシングライン部
も同時に露出させるためのレジスト１２を塗布、現像し
たときの状態である。
ライン部に円弧状凹面、または基板面と同一の平面が形
成されるまでのフローが簡単に示されている。すなわ
ち、（ａ）はダイシングライン部には素子分離酸化膜を
造る同じ工程で幅の広い酸化膜を形成後、各種不純物拡
散、配線工程等の一連の前工程を完了した半導体基板１
にカバー保護膜１１を形成し、電極（図示せず）をエッ
チング除去して露出させると同時にダイシングライン部
も同時に露出させるためのレジスト１２を塗布、現像し
たときの状態である。
【００１９】（ｂ）は、（ａ）の状態でドライとウェッ
トのエッチングを組み合せてカバー保護膜１１とダイシ
ングライン部酸化膜１４を完全に除去した状態である。
したがって、半導体基板１が露出して境界面６とダイシ
ングライン部酸化膜１４を除去した段差部に図３に示し
た円弧状凹面形状が形成されている。
トのエッチングを組み合せてカバー保護膜１１とダイシ
ングライン部酸化膜１４を完全に除去した状態である。
したがって、半導体基板１が露出して境界面６とダイシ
ングライン部酸化膜１４を除去した段差部に図３に示し
た円弧状凹面形状が形成されている。
【００２０】（ｃ）と（ｄ）は、（ａ）の状態でドライ
とウェットのエッチングを組み合せてカバー保護膜１を
完全に除去したもので、（ｃ）はダイシングライン部酸
化膜１４を凹面状に除去し若干残したもの、（ｄ）はダ
イシングライン部酸化膜１４を若干残し基板と同一平面
としたものである。
とウェットのエッチングを組み合せてカバー保護膜１を
完全に除去したもので、（ｃ）はダイシングライン部酸
化膜１４を凹面状に除去し若干残したもの、（ｄ）はダ
イシングライン部酸化膜１４を若干残し基板と同一平面
としたものである。
【００２１】このカバー膜をエッチングする順序として
最初にカバー保護膜をドライエッチング法で垂直にカバ
ー保護膜を除去し、次いでウェットエッチングの等方性
を利用して（ｂ），（ｃ），（ｄ）の構造にすることが
可能となる。この組み合せによりウェハー拡散工程で不
必要な段差を造らないですむことを考慮したものであ
る。
最初にカバー保護膜をドライエッチング法で垂直にカバ
ー保護膜を除去し、次いでウェットエッチングの等方性
を利用して（ｂ），（ｃ），（ｄ）の構造にすることが
可能となる。この組み合せによりウェハー拡散工程で不
必要な段差を造らないですむことを考慮したものであ
る。
【００２２】
【発明の効果】以上述べたように本発明は、素子を分離
する酸化膜を造る初期工程で同時にダイシングライン部
に酸化膜を形成するときの断面形状において、酸化膜と
基板間に円弧状凹面が形成できことを利用することと、
凹面状ダイシングライン部の上に酸化膜を残すことによ
ってシリコンの脆い性質を保護することができ、それに
よってダイシング時のチッピングを防止するダイシング
ライン部の形成方法を提供できる効果がある。
する酸化膜を造る初期工程で同時にダイシングライン部
に酸化膜を形成するときの断面形状において、酸化膜と
基板間に円弧状凹面が形成できことを利用することと、
凹面状ダイシングライン部の上に酸化膜を残すことによ
ってシリコンの脆い性質を保護することができ、それに
よってダイシング時のチッピングを防止するダイシング
ライン部の形成方法を提供できる効果がある。
【図１】（ａ）は、本発明のダイシングライン部の形成
方法の各実施例共通のダイシングライン部酸化膜除去前
を示す概略断面図、（ｂ）は、（ａ）のダイシングライ
ン部酸化膜を完全に除去した第１の実施例の概略断面
図、（ｃ）は、（ａ）のダイシングライン部酸化膜を凹
面上に薄く残した第２の実施例の概略断面図、（ｄ）
は、（ａ）のダイシングライン部酸化膜を若干残しこの
酸化膜の面を基板面と同一平面とした第３の実施例の概
略断面図である。
方法の各実施例共通のダイシングライン部酸化膜除去前
を示す概略断面図、（ｂ）は、（ａ）のダイシングライ
ン部酸化膜を完全に除去した第１の実施例の概略断面
図、（ｃ）は、（ａ）のダイシングライン部酸化膜を凹
面上に薄く残した第２の実施例の概略断面図、（ｄ）
は、（ａ）のダイシングライン部酸化膜を若干残しこの
酸化膜の面を基板面と同一平面とした第３の実施例の概
略断面図である。
【図２】従来例のダイシングライン部の形成方法を示す
概略断面図である。
概略断面図である。
【図３】図２の部分拡大断面図によるチッピング発生過
程説明図である。
程説明図である。
１ 半導体基板 ２ 素子分離酸化膜 ３ 拡散領域 ４ 層構造部 ５ ダイシングライン部 ６ 境界面 ７ ダイシング溝 ７ａ，７ｂ，７ｃ ダイシング端面の位置 ８ チッピング ９ ダイヤモンドブレード １０ ダイシングライン幅 １１ カバー保護膜 １２ レジスト １３ 円弧状凹面 １４ ダイシングライン部酸化膜 Ａ−Ｂ−Ａａ チッピング（ダイシング端面がＡにあ
るとき） Ｂ−Ｃ−Ｄ−Ｃａ−Ｂａ チッピング（ダイシング端
面がＢにあるとき） Ｃ−Ｄ−Ｃａ チッピング（ダイシング端面がＣにあ
るとき） θ Ａａ−Ｂを結ぶ欠け部分の角度 Ｏ1 半径ｒの円弧状凹面の中心点 Ｏ2 チッピング半径Ｒの中心点
るとき） Ｂ−Ｃ−Ｄ−Ｃａ−Ｂａ チッピング（ダイシング端
面がＢにあるとき） Ｃ−Ｄ−Ｃａ チッピング（ダイシング端面がＣにあ
るとき） θ Ａａ−Ｂを結ぶ欠け部分の角度 Ｏ1 半径ｒの円弧状凹面の中心点 Ｏ2 チッピング半径Ｒの中心点
Claims (3)
- 【請求項１】 シリコンウェハーに形成されたチップを
分離および切断するための半導体装置のダイシングライ
ン部の形成方法において、 前記ダイシングライン部の所定の領域に選択的な熱酸化
によって酸化膜を形成後、エッチングにより前記酸化膜
の膜厚方向の全部または一部を除去することにより、ダ
イシングライン部に所定の形状の円弧状凹面を形成する
工程を含むことを特徴とする、半導体装置のダイシング
ライン部の形成方法。 - 【請求項２】 半導体用シリコンウェハーに形成された
チップを分離および切断するための半導体装置のダイシ
ングライン部の形成方法において、 素子分離酸化膜部および前記ダイシングライン部の所定
の領域に同時に選択的な熱酸化によって酸化膜を形成
後、エッチングにより前記ダイシングライン部の酸化膜
の膜厚方向の一部を除去することにより、ダイシングラ
イン部に所定の形状の円弧状凹面が形成され、かつ該円
弧状凹面上に薄い酸化膜が残されていることを特徴とす
る、半導体装置のダイシングライン部の形成方法。 - 【請求項３】 前記エッチングにより前記ダイシングラ
イン部の酸化膜の一部を除去することにより、前記ダイ
シングライン部の酸化膜の表面が、シリコンウェハー表
面と同一平面上に位置するように形成される、請求項１
記載の半導体装置のダイシングライン部の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7263009A JP2830798B2 (ja) | 1995-10-11 | 1995-10-11 | 半導体装置のダイシングライン部の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7263009A JP2830798B2 (ja) | 1995-10-11 | 1995-10-11 | 半導体装置のダイシングライン部の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09106964A JPH09106964A (ja) | 1997-04-22 |
| JP2830798B2 true JP2830798B2 (ja) | 1998-12-02 |
Family
ID=17383631
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7263009A Expired - Fee Related JP2830798B2 (ja) | 1995-10-11 | 1995-10-11 | 半導体装置のダイシングライン部の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2830798B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04273125A (ja) * | 1991-02-28 | 1992-09-29 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1995
- 1995-10-11 JP JP7263009A patent/JP2830798B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09106964A (ja) | 1997-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0532905B2 (ja) | ||
| JP2655469B2 (ja) | 半導体集積回路装置の製造方法 | |
| US6593231B2 (en) | Process of manufacturing electron microscopic sample and process of analyzing semiconductor device | |
| JP2624186B2 (ja) | 貼り合わせシリコン基板の製造方法 | |
| US5827756A (en) | Method of manufacturing semiconductor device | |
| JP2830798B2 (ja) | 半導体装置のダイシングライン部の形成方法 | |
| JPS63299144A (ja) | パッド用酸化保護層でシールされたインターフェイス分離方法 | |
| US5696020A (en) | Method for fabricating semiconductor device isolation region using a trench mask | |
| EP0293979A2 (en) | Zero bird-beak oxide isolation scheme for integrated circuits | |
| JPS6226839A (ja) | 半導体基板 | |
| JP2993339B2 (ja) | 半導体装置の製造方法 | |
| JPH0413854B2 (ja) | ||
| JP3500813B2 (ja) | 半導体ウエハの切断方法 | |
| US5874347A (en) | Method for fabricating field oxide isolation region for semiconductor devices | |
| JPS61177742A (ja) | 半導体装置 | |
| JPH06163528A (ja) | 半導体装置の製造方法 | |
| JP3066609B2 (ja) | 半導体ウエハ | |
| JPH0661343A (ja) | 半導体装置の製造方法 | |
| US20010055853A1 (en) | Process for fabricating a semiconductor device | |
| JP3468920B2 (ja) | 半導体装置の素子分離方法 | |
| JPH0258778B2 (ja) | ||
| JP3004116B2 (ja) | 半導体集積装置の製造方法 | |
| JPH0547921A (ja) | 半導体装置の製造方法 | |
| KR0146526B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| JPH0656847B2 (ja) | 半導体集積回路の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980106 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980825 |
|
| LAPS | Cancellation because of no payment of annual fees |