JP2624186B2 - 貼り合わせシリコン基板の製造方法 - Google Patents

貼り合わせシリコン基板の製造方法

Info

Publication number
JP2624186B2
JP2624186B2 JP6177876A JP17787694A JP2624186B2 JP 2624186 B2 JP2624186 B2 JP 2624186B2 JP 6177876 A JP6177876 A JP 6177876A JP 17787694 A JP17787694 A JP 17787694A JP 2624186 B2 JP2624186 B2 JP 2624186B2
Authority
JP
Japan
Prior art keywords
silicon substrate
crystal silicon
main surface
insulating film
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP6177876A
Other languages
English (en)
Other versions
JPH0846031A (ja
Inventor
研也 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP6177876A priority Critical patent/JP2624186B2/ja
Priority to US08/506,980 priority patent/US5573972A/en
Publication of JPH0846031A publication Critical patent/JPH0846031A/ja
Application granted granted Critical
Publication of JP2624186B2 publication Critical patent/JP2624186B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76275—Vertical isolation by bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76286—Lateral isolation by refilling of trenches with polycristalline material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/012—Bonding, e.g. electrostatic for strain gauges

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は貼り合わせシリコン基板
の製造方法に関し、特にパワー半導体素子である縦型素
子を含んだ半導体装置の形成に用いる貼り合わせシリコ
ン基板の製造方法に関する。
【０００２】
【従来の技術】高耐圧のパワートランジスタ（縦型素
子）とこのパワートランジスタを制御するための制御回
路をなす横型素子とが同一の半導体基体に設けられてい
る場合、このパワートランジスタの電流経路がこの半導
体基体の表面から裏面へと形成されるため、この半導体
基体における縦型素子形成領域と横型素子形成領域との
素子分離が重要になる。この目的を達成する半導体基体
として、貼り合わせシリコン基板が提案されている。例
えば、特開平４−２９３５３号公報に記載された貼り合
わせシリコン基板では、横型素子の設けられる部分（横
型素子形成領域）のみがＳＯＩ構造をなしている。
【０００３】貼り合わせシリコン基板の製造工程の断面
図である図７および図８を参照すると、上記公開公報記
載の貼り合わせシリコン基板の製造方法は、以下のよう
になっている。
【０００４】まず、（１００）の面方位を有し，例えば
高濃度のＮ型の第２の単結晶シリコン基板３１１の一主
面３１２に、ＲＩＥ等を用いて、所望の段差を有する凹
部３１４が形成される。この凹部３１４は、横型素子形
成領域に対応した部分に形成される。凹部３１４を含め
た一主面３１２の表面に、絶縁膜３１５が形成される
〔図７（ａ）〕。次に、少なくとも絶縁膜３１５に対す
る研磨等が行なわれ、凹部３１４を覆う姿態を有した絶
縁膜３１５ａが残置される〔図７（ｂ）〕。この絶縁膜
３１５ａの上面は一主面３１２と一致している。次に、
（１００）の面方位を有し，例えば低濃度のＮ型の第１
の単結晶シリコン基板３０１の一主面３０２と一主面３
１２とが結晶方位を一致させて密着された状態で熱処理
され、単結晶シリコン基板３０１と単結晶シリコン基板
３１１とが貼り合わせられる〔図７（ｃ）〕。
【０００５】次に、単結晶シリコン基板３０１が所定の
厚さになるまで研磨され、この単結晶シリコン基板３０
１の研磨面に絶縁膜３０３が形成される。この絶縁膜３
０３は、絶縁膜３１５とはことなる物質からなる。さら
にこの絶縁膜３０３がパターニングされる。この絶縁膜
３０３等をマスクにした異方性ウェットエッチングによ
り、絶縁膜３１５ａに達するＶ字型の溝（Ｖ溝）３０４
が形成される。これにより、単結晶シリコン基板３０１
は、縦型素子形成領域３０１ａと横型素子形成領域３０
１ｂとに分断される〔図８（ａ）〕。次に、絶縁膜３０
３が選択的に除去され、Ｖ溝３０４を含んだ縦型素子形
成領域３０１ａおよび横型素子形成領域３０１ｂ（単結
晶シリコン基板３０１）の研磨面を覆う絶縁膜３０５が
形成される〔図８（ｂ）〕。
【０００６】次に、Ｖ溝３０４の深さ（横型素子形成領
域３０１ｂの膜厚）より厚い膜厚を有する多結晶シリコ
ン膜３０６が形成され、これにより縦型素子形成領域３
０１ａ，横型素子形成領域３０１ｂおよびＶ溝３０４が
覆われる〔図８（ｃ）〕。続いて、縦型素子形成領域３
０１ａおよび横型素子形成領域３０１ｂの上面が露出す
るまで多結晶シリコン膜３０６と絶縁膜３０５とが研磨
され、Ｖ溝３０４を充填する姿態を有して多結晶シリコ
ン膜３０６ａおよび絶縁膜３０５ａが残置される〔図８
（ｄ）〕。これにより、縦型素子形成領域３０１ａと横
型素子形成領域３０１ｂとの素子分離が完了する。
【０００７】
【発明が解決しようとする課題】上記公開公報記載の貼
り合わせシリコン基板では、縦型素子形成領域３０１ａ
と横型素子形成領域３０１ｂとの間の素子分離，あるい
は隣接する２つの横型素子形成領域３０１ｂの間の素子
分離が、多結晶シリコン膜３０６ａと絶縁膜３０５ａと
により充填されたＶ溝３０４および絶縁膜３１５ａによ
りなされている。このＶ溝３０４は、上部の方が広いた
め、素子形成領域の有効面積が減少するという問題点を
有している。特に隣接する２つの横型素子形成領域を素
子分離する場合、この問題点は顕著になる。
【０００８】したがって本発明の目的は、素子形成領域
の有効面積を減少させずに、貼り合わせシリコン基板を
形成する方法を提供することにある。
【０００９】
【課題を解決するための手段】本発明の貼り合わせシリ
コン基板の製造方法の第１の態様は、（１００）の面方
位を有し，低濃度の一導電型の第１の単結晶シリコン基
板の鏡面研磨された一主面に、所定の深さを有する素子
分離用のＶ字型の溝を形成する工程と、上記溝の表面を
含めて，上記第１の単結晶シリコン基板の一主面の表面
に第１の絶縁膜と上記所定の深さより厚い膜厚を有する
多結晶シリコン膜とを順次形成する工程と、上記第１の
単結晶シリコン基板の一主面が露出するまで、上記多結
晶シリコン膜および上記第１の絶縁膜を研磨する工程
と、（１００）の面方位を有し，高濃度の一導電型の第
２の単結晶シリコン基板の鏡面研磨された一主面におけ
る縦型素子の形成される領域を除く領域に、所望の段差
を有する凹部を形成する工程と、上記凹部の表面を含め
て，上記第２の単結晶シリコン基板の一主面の表面に第
２の絶縁膜を形成する工程と、少なくとも上記第２の単
結晶シリコン基板の一主面が露出し，上記凹部を覆う部
分での上記第２の絶縁膜の上面とこの一主面とが一致す
るまで、少なくともこの第２の絶縁膜を研磨する工程
と、上記溝の表面に残置された上記第１の絶縁膜の露出
面が上記凹部を覆って残置した上記第２の絶縁膜の表面
に直接に接触するように、上記第１の単結晶シリコン基
板の一主面と上記第２の単結晶シリコン基板の一主面と
を貼り合わせる工程と、少なくとも上記溝の底部に形成
された上記第１の絶縁膜が露出するまで、上記第１の単
結晶シリコン基板を研磨する工程とを有する。
【００１０】好ましくは、上記第１の絶縁膜が上記第１
の単結晶シリコン基板の熱酸化による酸化シリコン膜で
ある。さらに好ましくは、上記多結晶シリコン膜がエピ
タキシャンル成長装置により形成される。
【００１１】本発明の貼り合わせシリコン基板の製造方
法の第２の態様は、所定の面方位を有し，低濃度の一導
電型の第１の単結晶シリコン基板の鏡面研磨された一主
面に、所定の幅と所定の深さとを有する素子分離用のＵ
字型の溝を形成する工程と、上記第１の単結晶シリコン
基板を熱酸化して、少なくとも上記所定の幅より厚い膜
厚の酸化シリコン膜をこの第１の単結晶シリコン基板の
表面に形成する工程と、上記第１の単結晶シリコン基板
の一主面が露出するまで、上記酸化シリコン膜を研磨す
る工程と、上記所定の面方位を有し，高濃度の一導電型
の第２の単結晶シリコン基板の鏡面研磨された一主面に
おける縦型素子の形成される領域を除く領域に、所望の
段差を有する凹部を形成する工程と、上記凹部の表面を
含めて，上記第２の単結晶シリコン基板の一主面の表面
に絶縁膜を形成する工程と、少なくとも上記第２の単結
晶シリコン基板の一主面が露出し，上記凹部を覆う部分
での上記絶縁膜の上面とこの一主面とが一致するまで、
少なくともこの絶縁膜を研磨する工程と、上記溝の表面
に残置された上記酸化シリコン膜の露出面が上記凹部を
覆って残置した上記絶縁膜の表面に直接に接触するよう
に、上記第１の単結晶シリコン基板の一主面と上記第２
の単結晶シリコン基板の一主面とを貼り合わせる工程
と、少なくとも上記溝の底部に形成された上記酸化シリ
コン膜が露出するまで、上記第１の単結晶シリコン基板
を研磨する工程とを有する。
【００１２】
【実施例】次に、本発明について図面を参照して説明す
る。
【００１３】貼り合わせシリコン基板の製造工程の断面
図である図１，図２および図３を参照すると、本発明の
第１の実施例の貼り合わせシリコン基板は、以下のよう
に形成される。
【００１４】第１の単結晶シリコン基板側の中間段階
（貼り合わせの直前の段階）までの加工は、以下のよう
に行なわれる。
【００１５】まず、（１００）面方位を有し，例えば低
濃度のＮ型の第１の単結晶シリコン基板１０１の表面
に、熱酸化による酸化シリコン膜１０３が形成される。
この単結晶シリコン基板１０１は、鏡面研磨された一主
面１０２を有している。次に、フォトレジスト・パター
ン（図示せず）をマスクにして、一主面１０２側の酸化
シリコン膜１０３がエッチングされる。この酸化シリコ
ン膜１０３のエッチングされる部分は、将来、縦型素子
形成領域と横型素子形成領域との間，あるいは隣接する
２つの横型素子形成領域３０１ｂの間の素子分離領域と
なる部分である。上記フォトレジスト・パターンが除去
された後、酸化シリコン膜１０３をマスクにして、水酸
化カリウム溶液等のアルカリエッチャントにより、一主
面１０２側の単結晶シリコン基板１０１が異方性エッチ
ングされ、断面形状が主としてＶ字型の溝（Ｖ溝）１０
４が形成される〔図１（ａ）〕。
【００１６】このＶ溝１０４の深さは例えば１０μｍで
ある。この深さは、高耐圧のパワートランジスタ（縦型
素子）の要求性能により規定され、２〜３μｍから数十
μｍの範囲である。上記酸化シリコン膜１０３のエッチ
ングされる部分の最小幅は、このＶ溝１０４の深さから
規定される。酸化シリコン膜１０３のエッチングされる
部分の幅は、全てが最小幅であることが好ましいが、こ
れに限定されるものではない。酸化シリコン膜１０３の
エッチングされる部分の幅が最小幅より広い幅を有する
場合、上記のアルカリエッチャントによるエッチング時
間に対する注意（ほぼジャスト・エッチングであること
が好ましくなる）が必要であり、この幅の広い部分での
溝は断面形状が逆台形の溝となる。
【００１７】次に、酸化シリコン膜１０３がエッチング
除去される。続いて、上記Ｖ溝１０４および一主面１０
２を含めた単結晶シリコン基板１０１の表面に、熱酸化
により、例えば０．５μｍ程度の膜厚を有した第１の絶
縁膜である酸化シリコン膜１０５が形成される〔図１
（ｂ）〕。さらに、ＣＶＤ法により、例えば１２μｍ程
度の膜厚を有する多結晶シリコン膜１０６が、酸化シリ
コン膜１０５を介して一主面１０２上に形成される〔図
１（ｃ）〕。
【００１８】Ｖ溝の深さが１μｍ以下であるならば一主
面１０２側に多結晶シリコン膜１０６を形成する必然性
はなく、ＣＶＤ法による絶縁膜を形成すればよいのであ
るが、上記Ｖ溝１０４の深さが深いことから、成膜され
た絶縁膜のクラックの発生，成膜後の単結晶シリコン基
板１０１の反り等を避けるため、上記の方法を採用して
いる。第１の絶縁膜の形成に熱酸化法を用いるのは、Ｖ
溝１０４表面を覆う絶縁膜の膜厚のばらつきを抑えてお
きたいからである。さらに、単結晶シリコン基板１０１
の全面に第１の絶縁膜を形成しておくことにより、多結
晶シリコン膜１０６を成膜した段階での単結晶シリコン
基板１０１の反りの発生を低減するためである。多結晶
シリコン膜１０６の形成に、例えばジクロルシランを７
００℃程度で熱分解するエピタキシャル成長装置を用い
らならば、成膜速度が高いにもかかわらずクラックの発
生は抑制され，応力の発生も低減できる。
【００１９】次に、一主面１０２が露出するまで、多結
晶シリコン膜１０６および酸化シリコン膜１０５が化学
的機械研磨（ＣＭＰ）される。これにより、Ｖ溝１０４
を充填する姿態を有して、多結晶シリコン膜１０６ａお
よび酸化シリコン膜１０５ａが残置される〔図１
（ｄ）〕。このＣＭＰは、シリカ粒子あるいは酸化セリ
ウム粒子を水酸化カリウム系溶液もしくはアンモニア系
溶液に分散させた溶液を用いて行なわれる。
【００２０】第２の単結晶シリコン基板側の中間段階
（貼り合わせの直前の段階）までの加工は、以下のよう
に行なわれる。
【００２１】まず、（１００）面方位を有し，例えば高
濃度のＮ型の第２の単結晶シリコン基板１１１の表面
に、熱酸化による酸化シリコン膜１１３が形成される。
この単結晶シリコン基板１１１は、鏡面研磨された一主
面１１２を有している。次に、フォトレジスト・パター
ン（図示せず）をマスクにして、一主面１１２側の酸化
シリコン膜１１３がエッチングされる。この酸化シリコ
ン膜１１３のエッチングされない部分は、将来、縦型素
子形成領域となる領域に対応した部分である。上記フォ
トレジスト・パターンをマスクにしたＲＩＥにより、一
主面１１２側の単結晶シリコン基板１１１が異方性エッ
チングされ、例えば１μｍ程度の段差を有する凹部１１
４が形成される〔図２（ａ）〕。
【００２２】上記フォトレジスト・パターンが除去され
た後、酸化シリコン膜１１３がエッチング除去される。
続いて、上記凹部１１４および一主面１１２を含めた単
結晶シリコン基板１１１の表面に、熱酸化により、例え
ば１μｍ程度の膜厚を有した第２の絶縁膜である酸化シ
リコン膜１１５が形成される〔図２（ｂ）〕。
【００２３】次に、一主面１１２が露出するまで、酸化
シリコン膜１１５が化学的機械研磨（ＣＭＰ）される。
これにより、凹部１１４を充填する姿態を有して酸化シ
リコン膜１１５ａが残置される〔図２（ｃ）〕。
【００２４】第２の絶縁膜としては上記酸化シリコン膜
１１５に限定されるものではない。また、第２の絶縁膜
の膜厚を上記凹部１１４の段差に等しくすることは、必
ずしも必要ではない。第２の絶縁膜の膜厚と上記凹部１
１４の段差とが等しくない場合には、上記のＣＭＰに注
意をはらう必要がある。第２の絶縁膜の膜厚が上記凹部
１１４の段差より厚い場合には、上述のように一主面１
１２が露出するまで第２の絶縁膜に対するＣＭＰを行な
えばよい。第２の絶縁膜の膜厚が上記凹部１１４の段差
より薄い場合には、第２の絶縁膜および単結晶シリコン
基板１１１に対するＣＭＰを行なう必要がある。この場
合、（酸化セリウム粒子が分散された）アンモニア系の
研磨液を用いるならば、酸化シリコン膜１１５の研磨速
度と単結晶シリコン基板１１１の研磨速度とをほぼ等し
くすることが可能となる。
【００２５】続いて、表面処理により、一主面１０２お
よび一主面１１２が、それぞれ親水性を有する表面に変
換される。その後、一主面１０２（単結晶シリコン基板
１０１）および一主面１１２（単結晶シリコン基板１１
１）の結晶方位を一致させ，多結晶シリコン膜１０６ａ
の上面と酸化シリコン膜１１５ａの上面とが直接に接触
するように単結晶シリコン基板１０１の一主面１０２と
単結晶シリコン基板１１１の一主面１１２とを密着させ
る。この状態で１１００℃〜１２００℃の熱処理を行な
うことにより、単結晶シリコン基板１０１と単結晶シリ
コン基板１１１とが貼り合わせられる〔図３（ａ）〕。
なお、この段階で単結晶シリコン基板１０１の別の一主
面（裏面）および単結晶シリコン基板１１１の別の一主
面（裏面）にはそれぞれ酸化シリコン膜１０５および酸
化シリコン膜１１５が残っているが、これに限定される
ものではなく、貼り合わせの前にこれら酸化シリコン膜
１０５，１１５を除去しておいてもよい。
【００２６】酸化シリコン膜１０５，１１５を除去した
後、酸化シリコン膜１０５ａ（のＶ溝１０４の底に在っ
た部分）が露出するまで、単結晶シリコン基板１０１が
（裏面側から）ＣＭＰされる。これにより、それぞれ素
子分離された縦型素子形成領域１０１ａと横型素子形成
領域１０１ｂとが形成され、本実施例による貼り合わせ
シリコン基板の形成が完了する〔図３（ｂ）〕。
【００２７】上記第１の実施例では、隣接する２つの横
型素子形成領域１０１ｂの間の素子分離は、Ｖ溝１０４
内に残置された酸化シリコン膜１０５ａ（および多結晶
シリコン膜１０６ａ）によってなされる。また、縦型素
子形成領域１０１ａと横型素子形成領域１０１ｂとの間
の素子分離は、Ｖ溝１０４内に残置された酸化シリコン
膜１０５ａ（および多結晶シリコン膜１０６ａ）と凹部
１１４内に残置された酸化シリコン膜１１５ａとにより
なされる。縦型素子形成領域１０１ａおよび横型素子形
成領域１０１ｂの上面に着目すると、この上面での素子
分離領域の幅（ＣＭＰにより露出した酸化シリコン膜１
０５ａの幅）は高々１μｍ程度であることから、素子形
成領域１０１ａ，１０１ｂの有効面積の減少は少なくな
る。特に、横型素子形成領域１０１ｂの有効面積の減少
を抑制するという点で利点がある。
【００２８】上記第１の実施例では第１，第２の単結晶
シリコン基板がそれぞれ低濃度のＮ型，高濃度のＮ型で
あったがこれに限定されるものではなく、第１，第２の
単結晶シリコン基板がそれぞれ低濃度のＰ型，高濃度の
Ｐ型である場合にも本実施例を適用することができる。
【００２９】貼り合わせシリコン基板の製造工程の断面
図である図４，図５および図６を参照すると、本発明の
第２の実施例の貼り合わせシリコン基板は、上記第１の
実施例とことなり、Ｖ字型の溝の代りにＵ字型の溝が採
用されており、以下のように形成される。
【００３０】第１の単結晶シリコン基板側の中間段階
（貼り合わせの直前の段階）までの加工は、以下のよう
に行なわれる。
【００３１】まず、例えば（１００）面方位を有し，例
えば低濃度のＮ型の第１の単結晶シリコン基板２０１の
表面に、熱酸化による酸化シリコン膜２０３が形成され
る。この単結晶シリコン基板２０１は、鏡面研磨された
一主面２０２を有している。次に、フォトレジスト・パ
ターン（図示せず）をマスクにしたＲＩＥにより、一主
面２０２側の酸化シリコン膜２０３がエッチングされ、
さらに一主面２０２側の単結晶シリコン基板２０１が異
方性エッチングされて例えば５μｍ程度の深さを有して
断面形状がＵ字型の溝（Ｕ溝）２０４が形成される〔図
４（ａ）〕。このフォトレジスト・パターンの間隔は、
例えば１μｍである。
【００３２】次に、上記フォトレジスト・パターンが除
去され、さらに酸化シリコン膜２０３がエッチング除去
される〔図４（ｂ）〕。この段階でのＵ溝２０４の幅は
１μｍであり、このＵ溝２０４のアスペクト比は５程度
である。
【００３３】続いて、上記Ｕ溝２０４および一主面２０
２を含めた単結晶シリコン基板２０１の表面に、熱酸化
により、例えば１μｍ程度の膜厚を有した酸化シリコン
膜２０５が形成される〔図４（ｃ）〕。酸化シリコン膜
２０５により、Ｕ溝２０４は完全に充填される。この段
階でのＵ溝２０４の幅は２μｍとなるが、Ｕ溝２０４の
深さは変わらない。Ｕ溝２０４を充填するための絶縁膜
として熱酸化による酸化シリコン膜２０５を採用してい
るのは、このＵ溝２０４の幅が比較的に狭いにもかかわ
らずこのＵ溝２０４のアスペクト比が比較的に大きいた
めである。
【００３４】次に、一主面２０２が露出するまで、酸化
シリコン膜２０５がＣＭＰされる。これにより、Ｕ溝２
０４を充填する姿態を有して、酸化シリコン膜２０５ａ
が残置される〔図４（ｄ）〕。
【００３５】第２の単結晶シリコン基板側の中間段階
（貼り合わせの直前の段階）までの加工は、上記第１の
実施例と同様の方法により行なわれる まず、例えば（１００）面方位を有し，例えば高濃度の
Ｎ型の第２の単結晶シリコン基板２１１の鏡面研磨され
た一主面２１２に、例えば１μｍ程度の段差を有する凹
部２１４が形成される。この凹部２１４か形成される部
分は、将来、縦型素子形成領域となる領域に対応した部
分である。続いて、熱酸化により膜厚１μｍ程度の酸化
シリコン膜２１５が形成され、一主面２１２側の酸化シ
リコン膜２１５がＣＭＰされて凹部２１４に酸化シリコ
ン膜２１５ａが残置される〔図５〕。
【００３６】次に、上記第１の実施例と同様の方法によ
り、表面処理により一主面２０２および一主面２１２が
それぞれ親水性を有する表面に変換され、続いて、一主
面２０２（単結晶シリコン基板２０１）および一主面２
１２（単結晶シリコン基板２１１）の結晶方位を一致さ
せ，酸化シリコン膜２０５ａの上面と酸化シリコン膜２
１５ａの上面とが直接に接触するように単結晶シリコン
基板２０１の一主面２０２と単結晶シリコン基板２１１
の一主面２１２とを密着させる。この状態で熱処理が行
なわれ、単結晶シリコン基板２０１と単結晶シリコン基
板２１１とが貼り合わせられる〔図６（ａ）〕。
【００３７】さらに上記第１の実施例と同様の方法によ
り、酸化シリコン膜２０５，２１５を除去した後、酸化
シリコン膜２０５ａ（のＵ溝２０４の底に在った部分）
が露出するまで、単結晶シリコン基板２０１が（裏面側
から）ＣＭＰされる。これにより、それぞれ素子分離さ
れた縦型素子形成領域２０１ａと横型素子形成領域２０
１ｂとが形成され、本実施例による貼り合わせシリコン
基板の形成が完了する〔図６（ｂ）〕。
【００３８】上記第２の実施例は、上記第１の実施例の
有する効果を有している。縦型素子形成領域の膜厚が数
μｍ程度でよい場合には、上記第１の実施例より本実施
例の方が有利である。
【００３９】
【発明の効果】以上説明したように本発明の貼り合わせ
シリコン基板の製造方法によると、第１の単結晶シリコ
ン基板の一主面に所定形状の溝を形成し、この溝の露出
面を絶縁膜で覆い、この絶縁膜を研磨して一主面を露出
させ、第１の単結晶シリコン基板の一主面と第２の単結
晶シリコン基板の一主面とを貼り合わせ、上記溝内の上
記絶縁膜が露出するまで第１の単結晶シリコン基板を裏
面から研磨している。このため、研磨された第１の単結
晶シリコン基板に設けられる素子形成領域の有効面積の
減少を回避することが容易になる。
【図面の簡単な説明】
【図１】本発明の第１の実施例の製造工程の断面図であ
る。
【図２】上記第１の実施例の製造工程の断面図である。
【図３】上記第１の実施例の製造工程の断面図である。
【図４】本発明の第２の実施例の製造工程の断面図であ
る。
【図５】上記第２の実施例の製造工程の断面図である。
【図６】上記第２の実施例の製造工程の断面図である。
【図７】従来の貼り合わせシリコン基板の製造工程の断
面図である。
【図８】上記従来の貼り合わせシリコン基板の製造工程
の断面図である。
【符号の説明】
１０１，１１１，２０１，２１１，３０１，３１１
単結晶シリコン基板 １０１ａ，２０１ａ，３０１ａ 縦型素子形成領域 １０１ｂ，２０１ｂ，３０１ｂ 横型素子形成領域 １０２，１１２，２０２，２１２，３０２，３１２
一主面 １０３，１０５，１０５ａ，１１３，１１５，１１５
ａ，２０３，２０５，２０５ａ，２１５，２１５ａ
酸化シリコン膜 １０４，３０４ Ｖ溝 １０６，１０６ａ，３０６，３０６ａ 多結晶シリコ
ン膜 １１４，２１４，３１４ 凹部 ２０４ Ｕ溝 ３０３，３０５，３０５ａ，３１５，３１５ａ 絶縁
膜

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】 （１００）の面方位を有し，低濃度の一
    導電型の第１の単結晶シリコン基板の鏡面研磨された一
    主面に、所定の深さを有する素子分離用のＶ字型の溝を
    形成する工程と、 前記溝の表面を含めて，前記第１の単結晶シリコン基板
    の一主面の表面に第１の絶縁膜と前記所定の深さより厚
    い膜厚を有する多結晶シリコン膜とを順次形成する工程
    と、 前記第１の単結晶シリコン基板の一主面が露出するま
    で、前記多結晶シリコン膜および前記第１の絶縁膜を研
    磨する工程と、 （１００）の面方位を有し，高濃度の一導電型の第２の
    単結晶シリコン基板の鏡面研磨された一主面における縦
    型素子の形成される領域を除く領域に、所望の段差を有
    する凹部を形成する工程と、 前記凹部の表面を含めて，前記第２の単結晶シリコン基
    板の一主面の表面に第２の絶縁膜を形成する工程と、 少なくとも前記第２の単結晶シリコン基板の一主面が露
    出し，前記凹部を覆う部分での前記第２の絶縁膜の上面
    と該一主面とが一致するまで、少なくとも該第２の絶縁
    膜を研磨する工程と、 前記溝の表面に残置された前記第１の絶縁膜の露出面が
    前記凹部を覆って残置した前記第２の絶縁膜の表面に直
    接に接触するように、前記第１の単結晶シリコン基板の
    一主面と前記第２の単結晶シリコン基板の一主面とを貼
    り合わせる工程と、 少なくとも前記溝の底部に形成された前記第１の絶縁膜
    が露出するまで、前記第１の単結晶シリコン基板を研磨
    する工程とを有することを特徴とする貼り合わせシリコ
    ン基板の製造方法。
  2. 【請求項２】 前記第１の絶縁膜が、前記第１の単結晶
    シリコン基板の熱酸化による酸化シリコン膜であること
    を特徴とする請求項１記載の貼り合わせシリコン基板の
    製造方法。
  3. 【請求項３】 前記多結晶シリコン膜が、エピタキシャ
    ンル成長装置により形成されることを特徴とする請求項
    １，あるいは請求項２記載の貼り合わせシリコン基板の
    製造方法。
  4. 【請求項４】 所定の面方位を有し，低濃度の一導電型
    の第１の単結晶シリコン基板の鏡面研磨された一主面
    に、所定の幅と所定の深さとを有する素子分離用のＵ字
    型の溝を形成する工程と、 前記第１の単結晶シリコン基板を熱酸化して、少なくと
    も前記所定の幅より厚い膜厚の酸化シリコン膜を該第１
    の単結晶シリコン基板の表面に形成する工程と、 前記第１の単結晶シリコン基板の一主面が露出するま
    で、前記酸化シリコン膜を研磨する工程と、 前記所定の面方位を有し，高濃度の一導電型の第２の単
    結晶シリコン基板の鏡面研磨された一主面における縦型
    素子の形成される領域を除く領域に、所望の段差を有す
    る凹部を形成する工程と、 前記凹部の表面を含めて，前記第２の単結晶シリコン基
    板の一主面の表面に絶縁膜を形成する工程と、 少なくとも前記第２の単結晶シリコン基板の一主面が露
    出し，前記凹部を覆う部分での前記絶縁膜の上面と該一
    主面とが一致するまで、少なくとも該絶縁膜を研磨する
    工程と、 前記溝の表面に残置された前記酸化シリコン膜の露出面
    が前記凹部を覆って残置した前記絶縁膜の表面に直接に
    接触するように、前記第１の単結晶シリコン基板の一主
    面と前記第２の単結晶シリコン基板の一主面とを貼り合
    わせる工程と、 少なくとも前記溝の底部に形成された前記酸化シリコン
    膜が露出するまで、前記第１の単結晶シリコン基板を研
    磨する工程とを有することを特徴とする貼り合わせシリ
    コン基板の製造方法。
JP6177876A 1994-07-29 1994-07-29 貼り合わせシリコン基板の製造方法 Expired - Lifetime JP2624186B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP6177876A JP2624186B2 (ja) 1994-07-29 1994-07-29 貼り合わせシリコン基板の製造方法
US08/506,980 US5573972A (en) 1994-07-29 1995-07-28 Method for manufacturing a silicon bonded wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6177876A JP2624186B2 (ja) 1994-07-29 1994-07-29 貼り合わせシリコン基板の製造方法

Publications (2)

Publication Number Publication Date
JPH0846031A JPH0846031A (ja) 1996-02-16
JP2624186B2 true JP2624186B2 (ja) 1997-06-25

Family

ID=16038608

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6177876A Expired - Lifetime JP2624186B2 (ja) 1994-07-29 1994-07-29 貼り合わせシリコン基板の製造方法

Country Status (2)

Country Link
US (1) US5573972A (ja)
JP (1) JP2624186B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69513469T2 (de) * 1994-06-16 2000-07-06 Nec Corp Silizium-auf-Isolator-Substrat und dessen Herstellungsverfahren
JP2917919B2 (ja) * 1996-06-20 1999-07-12 日本電気株式会社 半導体基板およびその製造方法、並びに半導体素子
US5909626A (en) * 1997-03-28 1999-06-01 Nec Corporation SOI substrate and fabrication process therefor
US5956597A (en) * 1997-09-15 1999-09-21 International Business Machines Corporation Method for producing SOI & non-SOI circuits on a single wafer
DE19810828A1 (de) * 1998-03-12 1999-09-16 Siemens Ag Verfahren zum Bonden von zwei Wafern
WO2000002235A1 (en) * 1998-07-06 2000-01-13 Strasbaugh Method of planarizing integrated circuits
US7153756B1 (en) * 1998-08-04 2006-12-26 Texas Instruments Incorporated Bonded SOI with buried interconnect to handle or device wafer
DE10063794A1 (de) * 2000-12-21 2002-06-27 E & E Elektronik Gmbh Verfahren zur Herstellung von Dünnschichtsensoren, insbesondere Heissfilmanemometern
JP2004103611A (ja) 2002-09-04 2004-04-02 Toshiba Corp 半導体装置及びその製造方法
FR2850487B1 (fr) * 2002-12-24 2005-12-09 Commissariat Energie Atomique Procede de realisation de substrats mixtes et structure ainsi obtenue
KR100949375B1 (ko) * 2007-10-31 2010-03-25 포항공과대학교 산학협력단 미세 와이어 제조 방법, 그리고 미세 와이어를 포함하는 센서 제조 방법
JP6328025B2 (ja) * 2014-10-10 2018-05-23 キヤノン株式会社 シリコン基板の加工方法、液体吐出ヘッド用基板の製造方法、および液体吐出ヘッドの製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0671043B2 (ja) * 1984-08-31 1994-09-07 株式会社東芝 シリコン結晶体構造の製造方法
JPS6276645A (ja) * 1985-09-30 1987-04-08 Toshiba Corp 複合半導体結晶体構造
US4963505A (en) * 1987-10-27 1990-10-16 Nippondenso Co., Ltd. Semiconductor device and method of manufacturing same
US4784970A (en) * 1987-11-18 1988-11-15 Grumman Aerospace Corporation Process for making a double wafer moated signal processor
JPH0429353A (ja) * 1990-05-24 1992-01-31 Sharp Corp 半導体装置
JP3014012B2 (ja) * 1992-03-19 2000-02-28 日本電気株式会社 半導体装置の製造方法
US5374582A (en) * 1994-04-28 1994-12-20 Nec Corporation Laminated substrate for semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
US5573972A (en) 1996-11-12
JPH0846031A (ja) 1996-02-16

Similar Documents

Publication Publication Date Title
JP2624186B2 (ja) 貼り合わせシリコン基板の製造方法
KR19980071515A (ko) 절연층 및 반도체층 사이의 접촉 없이 서로 접착된 반도체웨이퍼로부터 제조되는 적층기판 및 그 제조방법
JPH07153835A (ja) 接合式ｓｏｉ半導体装置及びその製造方法
JPH1032240A (ja) 半導体装置及び半導体装置の製造方法
JPH11145481A (ja) 半導体基板およびその製造方法
JPH0687480B2 (ja) 半導体装置の製造方法
JPH11111839A (ja) 半導体基板およびその製造方法
JP2855639B2 (ja) 半導体装置の製造方法
JP2839088B2 (ja) 半導体装置
JPH09289245A (ja) 半導体装置の製造方法
JPH06163677A (ja) 半導体装置の製造方法
JP2746075B2 (ja) 半導体装置の製造方法
JPH0555358A (ja) 半導体装置の製造方法
JPH1197654A (ja) 半導体基板の製造方法
JPH03270254A (ja) 半導体装置の製造方法
JPH056883A (ja) 半導体基板の製造方法
JPH1050824A (ja) Ｓｏｉ基板の製造方法
JPS61135136A (ja) 半導体装置の製造方法
JPH08330554A (ja) 半導体基板及びその製造方法
JP2674570B2 (ja) Ｓｏ１基板およびその製造方法
JP2914130B2 (ja) 半導体装置
JPH10294360A (ja) 半導体装置の製造方法
JPH065693A (ja) 半導体装置の製造方法
JPH10107138A (ja) 半導体装置の製造方法
JPH07307485A (ja) 光電変換装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970204