JPH065693A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH065693A JPH065693A JP16284192A JP16284192A JPH065693A JP H065693 A JPH065693 A JP H065693A JP 16284192 A JP16284192 A JP 16284192A JP 16284192 A JP16284192 A JP 16284192A JP H065693 A JPH065693 A JP H065693A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- substrate
- isolation insulating
- dielectric isolation
- isolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】
【目的】 ウエハ前処理工程によって生じる、誘電体分
離基板特有の主表面側の凹凸形状による配線の段切れや
パターニング精度の低下という問題を解決し、高精度の
平坦化が可能な誘電体分離基板の製造方法を提供する。 【構成】 従来の製造方法によって形成した誘電体分離
基板101の主表面側の、少なくとも分離絶縁膜104表面露
出部上にエピタキシャル層108を形成し、後の熱酸化・
拡散工程完了後に前記エピタキシャル層108をすべて酸
化して、隣合う単結晶シリコン島が互いに絶縁分離され
るようにしたので、分離絶縁膜104表面露出部分がエッ
チングされることによる窪みの問題がなくなり、更にそ
の後の熱処理工程において、分離絶縁膜104表面露出部
には酸化膜111が成長しないことによる窪みの増加の問
題もなくなる。
離基板特有の主表面側の凹凸形状による配線の段切れや
パターニング精度の低下という問題を解決し、高精度の
平坦化が可能な誘電体分離基板の製造方法を提供する。 【構成】 従来の製造方法によって形成した誘電体分離
基板101の主表面側の、少なくとも分離絶縁膜104表面露
出部上にエピタキシャル層108を形成し、後の熱酸化・
拡散工程完了後に前記エピタキシャル層108をすべて酸
化して、隣合う単結晶シリコン島が互いに絶縁分離され
るようにしたので、分離絶縁膜104表面露出部分がエッ
チングされることによる窪みの問題がなくなり、更にそ
の後の熱処理工程において、分離絶縁膜104表面露出部
には酸化膜111が成長しないことによる窪みの増加の問
題もなくなる。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法、
特に誘電体分離基板の製造方法に関するものである。
特に誘電体分離基板の製造方法に関するものである。
【０００２】
【従来技術】従来の誘電体分離型半導体基板の製造方法
には、例えば特開昭５７−４５２４２号公報等に示され
たものがあり、以下図２（ａ）〜（ｇ）に示した工程断
面図に基づいて説明する。
には、例えば特開昭５７−４５２４２号公報等に示され
たものがあり、以下図２（ａ）〜（ｇ）に示した工程断
面図に基づいて説明する。
【０００３】まず図２（ａ）に示すように、例えば（１
００）結晶方位面を有する単結晶シリコン基板201の主
表面に所望の深さを有するＶ字溝１Ａを異方性エッチン
グ技術を用いて形成する。
００）結晶方位面を有する単結晶シリコン基板201の主
表面に所望の深さを有するＶ字溝１Ａを異方性エッチン
グ技術を用いて形成する。
【０００４】次に図２（ｂ）に示すように、Ｖ字溝１Ａ
を含む単結晶シリコン基板201の表面に分離絶縁膜202
（通常はＳｉＯ2）を形成する。
を含む単結晶シリコン基板201の表面に分離絶縁膜202
（通常はＳｉＯ2）を形成する。
【０００５】次に図２（ｃ）に示すように、分離絶縁膜
202を介して、単結晶シリコン基板201上に支持体層203
を、ほぼ単結晶シリコン基板201と同等の厚さまで成長
させる。
202を介して、単結晶シリコン基板201上に支持体層203
を、ほぼ単結晶シリコン基板201と同等の厚さまで成長
させる。
【０００６】次に、単結晶シリコン基板201の底面に平
行になるように、支持体層203をａ−ａ1の線で示した位
置まで除去することによって、図２（ｄ）に示した状態
を得る。
行になるように、支持体層203をａ−ａ1の線で示した位
置まで除去することによって、図２（ｄ）に示した状態
を得る。
【０００７】次に、単結晶シリコン基板201の反対の主
表面側からｂ−ｂ1の線で示した位置まで研磨除去す
る。この研磨量は通常３００μｍ以上あるので、効率よ
く行うためには荒研磨または研削より、図２（ｅ）の状
態まで研磨除去し、この工程で生じた加工歪層をとる目
的も含めて仕上げ研磨（メカノ ケミカル ポリッシュで
化学エッチング作用を主体とし、かつ小さな粒子による
機械的作用を合わせ持つ）を行う。仕上げ研磨量は通常
１０〜３０μｍである。
表面側からｂ−ｂ1の線で示した位置まで研磨除去す
る。この研磨量は通常３００μｍ以上あるので、効率よ
く行うためには荒研磨または研削より、図２（ｅ）の状
態まで研磨除去し、この工程で生じた加工歪層をとる目
的も含めて仕上げ研磨（メカノ ケミカル ポリッシュで
化学エッチング作用を主体とし、かつ小さな粒子による
機械的作用を合わせ持つ）を行う。仕上げ研磨量は通常
１０〜３０μｍである。
【０００８】このようにして、図２（ｆ）に示すよう
に、単結晶シリコン島201a，201b，201cが互いに分離絶
縁膜202で囲まれた状態を得る。
に、単結晶シリコン島201a，201b，201cが互いに分離絶
縁膜202で囲まれた状態を得る。
【０００９】これ以後の工程は通常の拡散、ＣＶＤ、ホ
トリソ技術を用いて素子を形成し、図２（ｇ）に示す最
終的な半導体集積回路を作る。
トリソ技術を用いて素子を形成し、図２（ｇ）に示す最
終的な半導体集積回路を作る。
【００１０】
【発明が解決しようとする課題】しかしながら、従来の
誘電体分離基板にウエハ前処理工程を施す場合、エッチ
ング工程において例えばウエットエッチング処理によっ
て、図２（ｇ）中の〇印内の要部断面拡大図である図３
に示すように、分離絶縁膜の表面露出部204がエッチン
グされ窪みが形成される。さらに、その後の熱酸化・拡
散工程において、前記分離絶縁膜の表面露出部204には
熱酸化膜205が成長しないため、前記窪み部はより一層
深くなり、その窪み部の深さはエッチング及び酸化の工
程数，条件にもよるが通常１μｍ程度である。
誘電体分離基板にウエハ前処理工程を施す場合、エッチ
ング工程において例えばウエットエッチング処理によっ
て、図２（ｇ）中の〇印内の要部断面拡大図である図３
に示すように、分離絶縁膜の表面露出部204がエッチン
グされ窪みが形成される。さらに、その後の熱酸化・拡
散工程において、前記分離絶縁膜の表面露出部204には
熱酸化膜205が成長しないため、前記窪み部はより一層
深くなり、その窪み部の深さはエッチング及び酸化の工
程数，条件にもよるが通常１μｍ程度である。
【００１１】この窪み部による段差によって、アルミな
どの配線をする際に断線が生じたり、ホトリソ工程にお
いてパターニング精度が低下する等の問題があった。
どの配線をする際に断線が生じたり、ホトリソ工程にお
いてパターニング精度が低下する等の問題があった。
【００１２】本発明は、以上述べた誘電体分離基板のウ
エハ前処理工程によって生じる、主表面側の凹凸形状に
よる配線の段切れやパターニング精度の低下という問題
を解決した、誘電体分離基板の製造方法を提供するもの
である。
エハ前処理工程によって生じる、主表面側の凹凸形状に
よる配線の段切れやパターニング精度の低下という問題
を解決した、誘電体分離基板の製造方法を提供するもの
である。
【００１３】
【課題を解決するための手段】本発明は前記問題点を解
決するために誘電体分離基板の製造方法において、従来
の製造方法によって形成した誘電体分離基板の主表面側
の、少なくとも分離絶絶縁膜が表面に露出している領域
を一定の深さ除去して、底部に前記分離絶縁膜が露出し
た凹溝を形成し、この凹溝上にエピタキシャル成長など
の方法によって選択的に、前記半導体と同一の元素から
成る充填層、例えば前記半導体層が単結晶シリコンであ
ればポリシリコンから成る充填層を形成して前記凹溝を
充填すると共に、後の熱酸化・拡散工程において、前記
誘電体分離基板の主表面側の表面を、前記充填層を含め
て熱酸化し、少なくとも前記充填層下部に存在する前記
分離絶縁膜に到達する酸化絶縁膜を形成して、隣合う単
結晶シリコン島が互いに絶縁分離されるようにしたもの
である。
決するために誘電体分離基板の製造方法において、従来
の製造方法によって形成した誘電体分離基板の主表面側
の、少なくとも分離絶絶縁膜が表面に露出している領域
を一定の深さ除去して、底部に前記分離絶縁膜が露出し
た凹溝を形成し、この凹溝上にエピタキシャル成長など
の方法によって選択的に、前記半導体と同一の元素から
成る充填層、例えば前記半導体層が単結晶シリコンであ
ればポリシリコンから成る充填層を形成して前記凹溝を
充填すると共に、後の熱酸化・拡散工程において、前記
誘電体分離基板の主表面側の表面を、前記充填層を含め
て熱酸化し、少なくとも前記充填層下部に存在する前記
分離絶縁膜に到達する酸化絶縁膜を形成して、隣合う単
結晶シリコン島が互いに絶縁分離されるようにしたもの
である。
【００１４】
【作用】分離絶縁膜表面露出部上にエピタキシャル層を
形成したので、後の熱酸化・拡散工程において誘電体分
離基板の主表面には、単結晶シリコンかポリシリコンの
みが露出しているので、主表面のすべての領域において
同一の条件で酸化が行われるので、均等な膜厚の酸化膜
が形成できる。
形成したので、後の熱酸化・拡散工程において誘電体分
離基板の主表面には、単結晶シリコンかポリシリコンの
みが露出しているので、主表面のすべての領域において
同一の条件で酸化が行われるので、均等な膜厚の酸化膜
が形成できる。
【００１５】
【実施例】本発明の誘電体分離基板の製造方法の実施例
について、図１に基づき説明する。図１（ａ）〜（ｅ）
は、本発明の実施例の工程断面図である。
について、図１に基づき説明する。図１（ａ）〜（ｅ）
は、本発明の実施例の工程断面図である。
【００１６】まず図１（ａ）に示すように、例えば特開
昭５７−４５２４２号公報等に示されている従来の誘電
体分離基板の製造方法によって形成した第１の誘電体分
離基板101の主表面側に、例えばＳｉ3Ｎ4膜等のマスク
材102を形成し、その後、公知のホトリソ・エッチング
技術によって、分離絶縁膜104及び支持体層105の表面露
出部と単結晶シリコン島103の表面の一部が露出した、
開口部106を形成する。
昭５７−４５２４２号公報等に示されている従来の誘電
体分離基板の製造方法によって形成した第１の誘電体分
離基板101の主表面側に、例えばＳｉ3Ｎ4膜等のマスク
材102を形成し、その後、公知のホトリソ・エッチング
技術によって、分離絶縁膜104及び支持体層105の表面露
出部と単結晶シリコン島103の表面の一部が露出した、
開口部106を形成する。
【００１７】次に図１（ｂ）に示すように、マスク材10
2をマスクとして例えば等方性エッチング技術を用い
て、開口部106の主表面側より例えば０．５μｍエッチ
ング除去して凹溝107を形成する。
2をマスクとして例えば等方性エッチング技術を用い
て、開口部106の主表面側より例えば０．５μｍエッチ
ング除去して凹溝107を形成する。
【００１８】尚、このときのエッチング除去する深さ
は、後の拡散工程によって酸化され形成される最終酸化
膜厚の1/2に設定するのが望ましい。これは次工程でこ
の凹溝107中に形成されたポリシリコン層が、酸化され
て最終酸化膜となるわけだが、この最終酸化膜の体積に
占めるＳｉの割合は約５０％であり、上記の様に深さを
設定しておけば、ポリシリコン層が完全に最終酸化膜と
なるからである。もしも、凹溝107の深さ設定が1/2より
も大きいと、最終酸化膜の下部にポリシリコン層が残留
することになる。逆に1/2よりも小さいと、ポリシリコ
ン層の下部に存在する単結晶シリコン島103や支持体層1
05も酸化の対象となり、分離絶縁膜104の領域では酸化
による体積増加が発生しないので、最終酸化膜に凹凸を
形成する場合がある。
は、後の拡散工程によって酸化され形成される最終酸化
膜厚の1/2に設定するのが望ましい。これは次工程でこ
の凹溝107中に形成されたポリシリコン層が、酸化され
て最終酸化膜となるわけだが、この最終酸化膜の体積に
占めるＳｉの割合は約５０％であり、上記の様に深さを
設定しておけば、ポリシリコン層が完全に最終酸化膜と
なるからである。もしも、凹溝107の深さ設定が1/2より
も大きいと、最終酸化膜の下部にポリシリコン層が残留
することになる。逆に1/2よりも小さいと、ポリシリコ
ン層の下部に存在する単結晶シリコン島103や支持体層1
05も酸化の対象となり、分離絶縁膜104の領域では酸化
による体積増加が発生しないので、最終酸化膜に凹凸を
形成する場合がある。
【００１９】次に図１（ｃ）に示すように、前記凹溝10
7が完全に埋まるように、凹溝107の深さの厚さを有する
ポリシリコン層108を形成する。ポリシリコン層108の成
長に際しては、シリコン選択ポリシリコン成長技術を用
いて、例えば生成温度６５０〜７００℃の条件で反応ガ
スとしてＳｉＨ2Ｃｌ2−Ｈ2−ＨＣｌガス系を用いる。
次にマスク材102を除去することにより図１（ｄ）に
示すように分離絶縁膜104がポリシリコン層108で覆われ
た第２の誘電体分離基板109が形成される。
7が完全に埋まるように、凹溝107の深さの厚さを有する
ポリシリコン層108を形成する。ポリシリコン層108の成
長に際しては、シリコン選択ポリシリコン成長技術を用
いて、例えば生成温度６５０〜７００℃の条件で反応ガ
スとしてＳｉＨ2Ｃｌ2−Ｈ2−ＨＣｌガス系を用いる。
次にマスク材102を除去することにより図１（ｄ）に
示すように分離絶縁膜104がポリシリコン層108で覆われ
た第２の誘電体分離基板109が形成される。
【００２０】次に公知のＬＳＩ製造技術を用いて、図１
（ｅ）に示すようにＰ型，Ｎ型の不純物を順次拡散して
形成されたバイポーラ型トランジスタに代表される能動
素子110を形成する。
（ｅ）に示すようにＰ型，Ｎ型の不純物を順次拡散して
形成されたバイポーラ型トランジスタに代表される能動
素子110を形成する。
【００２１】前述の拡散層の形成工程に於いて、単結晶
シリコン島103及びポリシリコン層108の主表面側より熱
酸化膜111が成長する。この時、ポリシリコン層108が全
て酸化されるように、ポリシリコン層108の厚さを設定
しておいたので、隣合う単結晶シリコン島103が分離絶
縁膜104及び熱酸化膜111によって互いに絶縁分離された
誘電体分離型半導体集積装置が形成される。
シリコン島103及びポリシリコン層108の主表面側より熱
酸化膜111が成長する。この時、ポリシリコン層108が全
て酸化されるように、ポリシリコン層108の厚さを設定
しておいたので、隣合う単結晶シリコン島103が分離絶
縁膜104及び熱酸化膜111によって互いに絶縁分離された
誘電体分離型半導体集積装置が形成される。
【００２２】
【発明の効果】以上詳細に説明したように、本発明の製
造方法によれば、誘電体分離基板の主表面側の少なくと
も分離絶縁膜露出部上にポリシリコン層を形成し、後の
熱拡散工程においてポリシリコン層が全て酸化されて隣
合う単結晶シリコン島が互いに絶縁分離されるようにし
たので、ウエハ前処理工程、特にエッチング工程に於い
て、分離絶縁膜表面露出部分がエッチングされることに
よる窪みの問題がなくなり、更にその後の熱処理工程に
於ける分離絶縁膜表面露出部には酸化膜が成長しないこ
とによる窪みの増加の問題もなくなる。よって、誘電体
分離基板特有の主表面側の凹凸がなくなり高精度の平坦
化が可能となる。
造方法によれば、誘電体分離基板の主表面側の少なくと
も分離絶縁膜露出部上にポリシリコン層を形成し、後の
熱拡散工程においてポリシリコン層が全て酸化されて隣
合う単結晶シリコン島が互いに絶縁分離されるようにし
たので、ウエハ前処理工程、特にエッチング工程に於い
て、分離絶縁膜表面露出部分がエッチングされることに
よる窪みの問題がなくなり、更にその後の熱処理工程に
於ける分離絶縁膜表面露出部には酸化膜が成長しないこ
とによる窪みの増加の問題もなくなる。よって、誘電体
分離基板特有の主表面側の凹凸がなくなり高精度の平坦
化が可能となる。
【図１】本発明の実施例の工程断面図である。
【図２】従来の誘電体分離基板の製造方法の工程断面図
である。
である。
【図３】従来の誘電体分離基板の要部断面拡大図であ
る。
る。
101 第１の誘電体分離基板 102 マスク材 103 単結晶シリコン島 104 分離絶縁膜 105 支持体層 106 開口部 107 凹溝 108 ポリシリコン層 109 第２の誘電体分離基板 110 能動素子 111 熱酸化膜
Claims (1)
- 【請求項１】 （ａ）基板の支持体層の上に、分離絶縁
膜によって互いに分離絶縁された、素子形成領域となる
半導体島領域を有する誘電体分離基板を形成する工程
と、 （ｂ）前記誘電体分離基板の、前記分離絶縁膜が表面に
露出している領域を除去して、底部に前記分離絶縁膜が
露出した凹溝を形成する工程と、 （ｃ）前記凹溝上に選択的に、前記半導体と同一の元素
から成る充填層を形成して前記凹溝を充填する工程と、 （ｄ）前記充填層が形成された側の前記誘電体分離基板
表面を、前記充填層を含めて酸化し、少なくとも前記充
填層下部に存在する前記分離絶縁膜に到達する、酸化絶
縁膜を形成する工程とを有することを特徴とする半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16284192A JPH065693A (ja) | 1992-06-22 | 1992-06-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16284192A JPH065693A (ja) | 1992-06-22 | 1992-06-22 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH065693A true JPH065693A (ja) | 1994-01-14 |
Family
ID=15762263
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16284192A Pending JPH065693A (ja) | 1992-06-22 | 1992-06-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH065693A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100319615B1 (ko) * | 1999-04-16 | 2002-01-09 | 김영환 | 반도체 장치에서의 소자격리방법 |
| KR20020049807A (ko) * | 2000-12-20 | 2002-06-26 | 박종섭 | 반도체 디바이스의 소자 분리 방법 |
-
1992
- 1992-06-22 JP JP16284192A patent/JPH065693A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100319615B1 (ko) * | 1999-04-16 | 2002-01-09 | 김영환 | 반도체 장치에서의 소자격리방법 |
| KR20020049807A (ko) * | 2000-12-20 | 2002-06-26 | 박종섭 | 반도체 디바이스의 소자 분리 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5476813A (en) | Method of manufacturing a bonded semiconductor substrate and a dielectric isolated bipolar transistor | |
| US5185286A (en) | Process for producing laminated semiconductor substrate | |
| JP2624186B2 (ja) | 貼り合わせシリコン基板の製造方法 | |
| JPH065693A (ja) | 半導体装置の製造方法 | |
| JP2000036536A (ja) | 半導体素子の素子隔離構造及びその隔離方法 | |
| JPS6038831A (ja) | 半導体装置およびその製造方法 | |
| JPH05343320A (ja) | Ｓｏｉ構造の製造方法 | |
| KR100223276B1 (ko) | 반도체 소자의 제조 방법 | |
| JPH07183370A (ja) | 半導体装置の製造方法 | |
| JPS61135136A (ja) | 半導体装置の製造方法 | |
| JPS59188936A (ja) | 半導体装置の製造方法 | |
| JPS5840337B2 (ja) | 半導体集積回路の製造方法 | |
| KR100303438B1 (ko) | 반도체장치의소자분리방법 | |
| JPS6293954A (ja) | 誘電体分離基板の製造方法 | |
| JPS61184845A (ja) | 相補型絶縁物分離基板の製造方法 | |
| JPS60753A (ja) | 半導体装置の製造方法 | |
| JPS59177941A (ja) | 素子分離領域の製造方法 | |
| JPS60117748A (ja) | 半導体装置の製造方法 | |
| JP2914130B2 (ja) | 半導体装置 | |
| JPH01238033A (ja) | 誘電体分離型半導体基板及びその製造方法 | |
| JPS59177939A (ja) | 素子分離領域の製造方法 | |
| JPH05304203A (ja) | 半導体装置の製造方法 | |
| JPS61112343A (ja) | 半導体装置の製造方法 | |
| JPS6112031A (ja) | 半導体装置の製造方法 | |
| JPH0992715A (ja) | 半導体装置の製造方法 |