JP2004259872A - 基板分割方法 - Google Patents
基板分割方法 Download PDFInfo
- Publication number
- JP2004259872A JP2004259872A JP2003047673A JP2003047673A JP2004259872A JP 2004259872 A JP2004259872 A JP 2004259872A JP 2003047673 A JP2003047673 A JP 2003047673A JP 2003047673 A JP2003047673 A JP 2003047673A JP 2004259872 A JP2004259872 A JP 2004259872A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- groove
- chip
- dividing
- chips
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
【課題】基板をチップに分割するために要するチップ分離領域の面積或いは幅を小さくし、基板をチップ領域として有効利用することができる領域を大きくする。
【解決手段】(110)方位のシリコン単結晶基板1の(110)面の上に絶縁層を2有し、その上に半導体層3を有するSOI基板100に複数のチップ領域とチップ分離領域20とを形成し、ウェットエッチングにより基板100のチップ分離領域20に溝9を形成し、溝9を利用してチップ分離領域20の部分でSOI基板100を複数のチップに分割する。
【選択図】図1
【解決手段】(110)方位のシリコン単結晶基板1の(110)面の上に絶縁層を2有し、その上に半導体層3を有するSOI基板100に複数のチップ領域とチップ分離領域20とを形成し、ウェットエッチングにより基板100のチップ分離領域20に溝9を形成し、溝9を利用してチップ分離領域20の部分でSOI基板100を複数のチップに分割する。
【選択図】図1
Description
【0001】
【発明の属する技術分野】
本発明は、基板を複数のチップに分割する方法に関する。
【0002】
【従来の技術】
半導体基板を複数のチップに分割する際に、通常はダイシングソーを用いた機械的な基板切断方法が用いられる。
【0003】
特開平11−311627号公報には、(100)方位の単結晶シリコンからなるハンドル基板(支持基板)に絶縁層及び単結晶シリコン層を有するSOI基板に形成された複数の半導体チップを分離するためのチップ分離領域にウェットエッチングにより溝を形成し、その後、該溝を利用して押圧力によって該SOI基板を複数の半導体チップに分割する方法が開示されている。ここで、ウェットエッチングは結晶異方性エッチングとなるため、溝の断面はテーパ形状となる。
【0004】
特開2000−183025号公報には、あらかじめSOI構造部の支持基板をすべて除去する薄膜化を実施し、その後に、補強板をSOI構造部に貼り付けてからチップ分離領域をウェットエッチングすることにより、SOI構造部を半導体チップに分割する方法が開示されている。
【0005】
【特許文献1】
特開平11−311627号公報
【特許文献2】
特開2000−183025号公報
【0006】
【発明が解決しようとする課題】
しかしながら、従来のダイシングソーを用いるチップ分割方法では、ブレードの幅とチッピングの影響によりチップ分離領域を40μm以下にすることは困難である。また、ダイシングソーを用いる方法では、複雑な外形形状を有するチップを得ることが困難である。
【0007】
特開平11−311627号公報に記載された(100)方位の単結晶シリコンからなるハンドル基板の結晶異方性エッチングでは、溝がテーパ形状となるため、チップ分離領域を大きく確保しなければならない。
【0008】
特開2000−183025号公報に記載された方法では、チップ分離領域を狭くすることができるが、補強板を貼り付ける工程が必要となる。
【0009】
本発明は、上記の背景に鑑みてなされたものであり、例えば、基板をチップに分割するために要するチップ分離領域の面積或いは幅を小さくし、基板をチップ領域として有効利用することができる領域を大きくすることを目的とする。
【0010】
【課題を解決するための手段】
本発明の第1の側面の基板分割方法は、SOI基板を複数のチップに分割する基板分割方法に係り、該方法は、(110)方位のシリコン単結晶からなるハンドル基板の(110)面の上に絶縁層を有し、その上に半導体層を有するSOI基板に複数のチップ領域とチップ分離領域とを形成する領域定義工程と、ウェットエッチングにより前記ハンドル基板の前記チップ分離領域に溝を形成する溝形成工程と、前記溝を利用して前記チップ分離領域の部分で前記SOI基板を複数のチップに分割する分割工程とを含む。(100)方位のハンドル基板をウェットエッチングすることにより溝を形成する方法によれば、該ハンドル基板の面に対してほぼ垂直に溝が形成されうるので、チップ分離領域を狭くすることができる。また、ウェットエッチングによる溝の形成は、チッピング等のダメージをなくす他、チップ分離領域の配置(チップ領域の形状)の自由度の向上に寄与しうる。
【0011】
本発明の好適な実施の形態によれば、前記溝形成工程では、例えば、前記SOI基板の裏面側から前記ハンドル基板の前記チップ分離領域に溝を形成することができる。この場合において、前記分割工程では、例えば、前記SOI基板の裏面側から前記ハンドル基板をウェットエッチングして前記ハンドル基板を薄化するとともに前記溝を深くして前記SOI基板を複数のチップに分割することができる。
【0012】
本発明の好適な実施の形態によれば、前記ウェットエッチングは、例えば、水酸化カリウム、テトラメチル水酸化アンモニウム(TMAH)、エチレンジアミン・ピロカテコール(EDP)のいずれかを含むエッチング液を用いて実施することができる。
【0013】
本発明の好適な実施の形態によれば、前記分割工程では、前記溝を起点として前記チップ分離領域において前記ハンドル基板のへき開面に沿って前記ハンドル基板を分割し、これにより前記SOI基板を複数のチップに分割することができる。
【0014】
本発明の好適な実施の形態によれば、本発明の基板分割方法は、前記分割工程の前に、前記チップ分離領域における前記半導体層及び前記絶縁層を除去する除去工程を更に含むことが好ましい。
【0015】
本発明の好適な実施の形態によれば、前記溝形成工程では、前記SOI基板の表面側から前記ハンドル基板の前記チップ分離領域に溝を形成することもできる。このような実施の形態においても、前記溝形成工程における前記ウェットエッチングは、水酸化カリウム、テトラメチル水酸化アンモニウム(TMAH)、エチレンジアミン・ピロカテコール(EDP)のいずれかを含むエッチング液を用いて実施することが好ましく、また、前記溝形成工程の前に、前記チップ分離領域における前記半導体層及び前記絶縁層を除去する除去工程を更に含むことが好ましい。また、前記分割工程では、前記溝を起点として前記チップ分離領域において前記ハンドル基板のへき開面に沿って前記ハンドル基板を分割し、これにより前記SOI基板を複数のチップに分割することができる。
【0016】
本発明の第2の側面の基板分割方法は、基板を複数のチップに分割する基板分割方法に係り、該方法は、(100)方位のシリコン単結晶基板に複数のチップ領域とチップ分離領域とを形成する領域定義工程と、ドライエッチングにより前記基板の前記チップ分離領域に溝を形成する溝形成工程と、前記溝を起点として前記チップ分離領域において前記基板のへき開面に沿って前記基板を分割し、これにより前記基板を複数のチップに分割する分割工程とを含む。(100)方位のシリコン単結晶基板に溝を形成するためのドライエッチング法を適用することにより、該基板の面に対してほぼ垂直に溝が形成されうるので、チップ分離領域を狭くすることができる。また、ドライエッチングによる溝の形成は、チッピング等のダメージをなくす他、チップ分離領域の配置(チップ領域の形状)の自由度の向上に寄与しうる。
【0017】
ここで、本発明の好適な実施の形態によれば、前記溝形成工程では、前記基板の表面側から前記基板に前記溝を形成してもよいし、前記基板の裏面側から前記基板に前記溝を形成してもよい。
【0018】
本発明の第3の側面の基板分割方法は、SOI基板を複数のチップに分割する基板分割方法に係り、該方法は、(100)方位のシリコン単結晶からなるハンドル基板の(100)面の上に絶縁層を有し、その上に半導体層を有するSOI基板に複数のチップ領域とチップ分離領域とを形成する領域定義工程と、ドライエッチングにより前記ハンドル基板の前記チップ分離領域に溝を形成する溝形成工程と、前記溝を起点として前記チップ分離領域において前記ハンドル基板のへき開面に沿って前記ハンドル基板を分割し、これにより前記SOI基板を複数のチップに分割する分割工程とを含む。(100)方位のハンドル基板に溝を形成するためのドライエッチング法を適用することにより、該ハンドル基板の面に対してほぼ垂直に溝が形成されうるので、チップ分離領域を狭くすることができる。また、ドライエッチングによる溝の形成は、チッピング等のダメージをなくす他、チップ分離領域の配置(チップ領域の形状)の自由度の向上に寄与しうる。
【0019】
ここで、本発明の好適な実施の形態によれば、前記溝形成工程では、前記SOI基板の表面側から前記ハンドル基板に前記溝を形成してもよいし、前記SOI基板の裏面側から前記ハンドル基板に前記溝を形成してもよい。
【0020】
【発明の実施の形態】
以下、図面を参照しながら本発明の好適な実施形態について説明する。
【0021】
図1は、本発明の第1の実施の形態の基板分割方法を示す断面図である。なお、図1では、基板の一部のみが抜き出して描かれている。
【0022】
図1(a)は、ハンドル基板(支持基板)1としての(110)方位の単結晶シリコン基板に対して活性層としての単結晶シリコン層3が埋め込みシリコン酸化膜2を介して結合されたSOI基板に通常の半導体プロセスで集積回路(チップ領域)が形成された基板100の断面図を模式的に示している。ここで、埋め込みシリコン酸化膜2の上に単結晶シリコン層3を有するSOI基板は、例えば、多孔質層等の分離層の上に単結晶シリコン層を有し、その上にシリコン酸化膜を有するシード基板を該シリコン酸化膜を挟んでハンドル基板に結合して結合基板を作製し、その後、分離層の部分で結合基板を分割することにより製造されうる。このような方法は、はり合わせ法或いは結合法と呼ばれ、例えばELTRANプロセスにおいて採用されている。
【0023】
図1(a)の集積回路には、シリコン酸化膜6上の金属配線層5にシリコン窒化膜(SiN)又はシリコンオキシナイトライド膜(SiON)等のパシベーション膜4が被服されている。
【0024】
基板100の裏面には、例えば、シリコン酸化膜6の形成工程のような集積回路形成プロセスにおいてシリコン酸化膜7が形成されうる。
【0025】
基板100には、複数の半導体チップ領域とそれらを分離するためのチップ分離領域20が形成或いは定義されている。チップ分離領域20における基板表面の溝8は、パシベーション膜4を成膜する前に、単結晶シリコン層3及び埋め込みシリコン酸化膜2をドライエッチングすることにより形成することができる。溝8は、層間絶縁膜又は金属配線層のような層をドライエッチングする際に同時に形成することができ、このような方法によれば、工程を増やすことなく溝8を形成することができる。
【0026】
溝8の形成に次いでパシベーション膜4を成膜した後、アルミパッド領域を開口するドライエッチング工程において溝8底部のパシベーション膜4も同時に開口させることができる。
【0027】
次に、基板100裏面におけるチップ分離領域20にフォトリソグラフィープロセスを使って開口を形成する。ここで、フォトリソグラフィープロセスにおけるフォトレジストへのパターンの焼き付けに要求されるアライメント精度は±1μm程度で十分であるので、一般的な裏面アライナーを使用することができる。
【0028】
次に、現像によりパターン化されたフォトレジストをマスクとして、フッ化水素酸あるいはバッファードフッ化水素酸等のエッチング液を使ってシリコン酸化膜7をエッチングする。次いで、フォトレジストを除去した後、シリコン酸化膜7をマスクとして、ウェットエッチングにより溝9をハンドル基板1に形成する。このウェットエッチングは、例えば、水酸化カリウム、テトラメチル水酸化アンモニウム(TMAH)又はエチレンジアミン・ピロカテコール(EDP)等のアルカリ水溶液をエッチング液として用いた結晶異方性エッチングとすることができる。図1(b)は、基板100裏面に結晶異方性エッチングによって所望の深さのガイド溝9を形成した状態の基板100の断面図である。
【0029】
ここで、この実施の形態によれば、ハンドル基板1として(110)方位の単結晶シリコン基板を採用しているので、ウェットエッチングにより形成される溝9の断面は、垂直形状になり(すなわち、基板の表面或いは裏面に対してほぼ垂直な方向に基板が抉られる)、溝9の形成のために要するチップ分離領域20の幅を例えば10μm幅以下まで小さくすることができる。
【0030】
次に、基板100裏面のシリコン酸化膜7をその全面にわたって除去し、上記のアルカリ水溶液で再度ウェットエッチングを行うことによって、図1(c)のように半導体チップを分割する。このウェットエッチングでは、半導体チップへの分割と同時に半導体チップ領域(集積回路が形成された領域)の支持基板1も所望の厚さまで薄化される。ここで、ウェットエッチングで基板を半導体チップに分割する際、基板表面にテープ等を貼ってチップを固定しておくことが望ましい。
【0031】
このようにウェットエッチングによって基板を個々のチップに分割する方法によれば、ダイシングソーを使用する場合に生じうるチッピングダメージがなく、高い信頼性で基板をチップ化することができる。
【0032】
上記のプロセスにおいて、基板表面の溝8を形成する際に埋め込みシリコン酸化膜2を残しておき、これを基板裏面からのエッチング停止層として使用すると、ウェットエッチング薬液に対する基板表面のダメージを少なくすることができる。
【0033】
半導体チップを薄膜化する必要がない場合は、裏面のシリコン酸化膜7をマスクとしたウェットエッチング工程において基板を半導体チップに分割してもよい。
【0034】
図2は、SOI基板11における半導体チップ(半導体チップ領域)13のレイアウトの一例を示す平面図である。図1に示す断面図は、例えば図2中の”A”を付した部分の断面に相当する。図1に示す分割方法によれば、図2に示すような複雑なチップ分割ライン(チップ分離領域)12を定義した場合においても、容易に基板11を個々の半導体チップ13に分割することができる。ここで、図2に示すような半導体チップのレイアウトは、半導体チップの収量増加を目的として、行間又は列間において、半導体チップの境界(チップ分割ライン12)の位置がずれている。このようなレイアウトは、基板11の周辺部を有効に利用するために優れている反面、一般的なダイシングソーによるチップ化には不向きである。
【0035】
図3(a)、(b)は、複雑な外形形状を有する半導体チップ13の例を示した平面図である。図3(a)に示すように半導体チップ13の方向性をチップ外形形状で認識するために、方向認識マーク14を形成するなど、不要部分を切り欠くような場合においても、図1に示す分割方法によれば、容易に基板をチップ化することができる。また、図1に示す分割方法は、図3(b)に示すように、例えば、不要なTEG領域15を取り除いてパッケージをシュリンクするような場合にも好適である。
【0036】
図4は、本発明の第2の実施の形態の基板分割方法を説明するための図である。なお、図4では、基板の一部のみが抜き出して描かれている。
【0037】
まず、ハンドル基板(支持基板)1としての(110)方位の単結晶シリコン基板に対して活性層としての単結晶シリコン層3が埋め込みシリコン酸化膜2を介して結合されたSOI基板に通常の半導体プロセスで集積回路を形成する。ここで、埋め込みシリコン酸化膜2の上に単結晶シリコン層3を有するSOI基板は、前述のように、はり合わせ法或いは結合法と呼ばれる方法により製造されうる。
【0038】
図4中の集積回路には、シリコン酸化膜6上の金属配線層5にシリコン窒化膜(SiN)、シリコンオキシナイトライド膜(SiON)等のパシベーション膜4が被服されている。
【0039】
基板200には、複数の半導体チップ領域とそれらを分離するためのチップ分離領域20が定義されている。チップ分離領域20における基板表面側の溝8は、パシベーション膜4を成膜する前に、単結晶シリコン層3及び埋め込みシリコン酸化膜2をドライエッチングすることにより形成することができる。
【0040】
溝8の形成に次いでパシベーション膜4を成膜した後、アルミパッド領域及び溝8の底部のパシベーション膜4を開口する。その後、溝8の領域に開口部を有するようにパターニングされたフォトレジスト膜を形成する。
【0041】
次に、このフォトレジスト膜をマスクとしてウェットエッチングによって支持基板1にガイド溝9を開口する。このウェットエッチングは、例えば、水酸化カリウム、テトラメチル水酸化アンモニウム(TMAH)又はエチレンジアミン・ピロカテコール(EDP)等のアルカリ水溶液をエッチング液として用いた結晶異方性エッチングとすることができる。ここで、ハンドル基板1は、(110)面がエッチング用の開口に面しているので、ウェットエッチングによって形成されるエッチング断面は垂直形状となり、溝9の形成のために要するチップ分離領域20の幅を例えば10μm幅以下まで小さくすることができる。エッチングガイド溝9の深さは、例えば50μm以上とすることが望ましい。
【0042】
次いで、フォトレジストを除去した後、所望の厚さになるまで基板200の裏面を研磨し、基板200に押圧荷重を加えることによりガイド溝9を起点として、支持基板1のへき開面に沿って破断部10で支持基板1を破断させる。これにより、基板200が半導体チップに分割される。
【0043】
上記の第2の実施の形態では、シード基板と(110)方位のハンドル基板とを結合させる方法によって得られる結合SOI基板を用いているが、ハンドル基板として(100)方位の単結晶シリコン基板を採用してもよい。この場合、へき開面で基板を破断させるための起点となるガイド溝9をドライエッチングによって形成することが好ましい。この理由は、ハンドル基板として(100)方位の単結晶シリコン基板を採用した場合にガイド溝9をウェットエッチングによって形成すると、前述のように、形成されるガイド溝が結晶異方性エッチングによりテーパ形状になるからである。
【0044】
更に、SOI基板ではなく、(100)方位の通常の単結晶シリコン基板に複数のチップを形成し、これをチップ化してもよい。この場合も、上記と同様の理由により、へき開面で基板を破断させる起点となるガイド溝9をドライエッチングによって形成することが好ましい。
【0045】
図5は、本発明の第3の実施の形態の基板分割方法を説明するための図である。なお、図5では、基板の一部のみが抜き出して描かれている。図4に示す第2の実施の形態では、基板の表面側から溝9を形成するが、図5に示す第3の実施の形態では、基板の裏面側から溝9を形成する。
【0046】
まず、(110)方位の単結晶シリコン支持基板1に対して活性層としての単結晶シリコン層3が埋め込みシリコン酸化膜2を介して結合されたSOI基板に通常の半導体プロセスで集積回路を形成する。ここで、埋め込みシリコン酸化膜2の上に単結晶シリコン層3を有するSOI基板は、前述のように、はり合わせ法或いは結合法と呼ばれる方法により製造されうる。
【0047】
図5中の集積回路には、シリコン酸化膜6上の金属配線層5にシリコン窒化膜(SiN)、シリコンオキシナイトライド膜(SiON)等のパシベーション膜4が被服されている。
【0048】
基板200には、複数の半導体チップ領域とそれらを分離するためのチップ分離領域20が定義されている。チップ分離領域20における基板表面側の溝8は、パシベーション膜4を成膜する前に、単結晶シリコン層3及び埋め込みシリコン酸化膜2をドライエッチングすることにより形成することができる。
【0049】
この実施の形態では、基板300裏面側のチップ分離領域20にガイド溝9を形成する。ガイド溝9は、基板300裏面に、チップ分離領域20に開口を有するパターニングされたフォトレジストを形成し、この開口を通して基板300裏面をウェットエッチングすることにより形成されうる。このウェットエッチングは、例えば、水酸化カリウム、テトラメチル水酸化アンモニウム(TMAH)又はエチレンジアミン・ピロカテコール(EDP)等のアルカリ水溶液をエッチング液として用いた結晶異方性エッチングとすることができる。ここで、ハンドル基板1は、(110)面がエッチング用の開口に面しているので、ウェットエッチングによって形成されるエッチング断面は垂直形状となり、溝9の形成のために要するチップ分離領域20の幅を例えば10μm幅以下まで小さくすることができる。ガイド溝9の深さは、例えば50μm以上とすることが望ましい。
【0050】
次いで、フォトレジストを除去した後、所望の厚さになるまで基板300の裏面を研磨し、その後、基板300に押圧荷重を加えることによりガイド溝9を起点としてへき開面に沿って基板300を破断部10で破断させて基板300を半導体チップに分割することができる。基板表面の絶縁膜等はあらかじめ溝8によって分断されているため、破断部10を破断する際に膜はがれなどのダメージを引き起こすことはない。
【0051】
ここで、(110)方位のシリコン単結晶の支持基板1と活性層としての単結晶シリコン3とが埋め込みシリコン酸化膜2を介してへき開面が一致するように結合して形成されたSOI基板を採用すれば、基板表面に溝8を設ける必要はない。
【0052】
上記の第3の実施の形態では、シード基板と(110)方位のハンドル基板とを結合させる方法によって得られる結合SOI基板を用いているが、ハンドル基板として(100)方位の単結晶シリコン基板を採用してもよい。この場合、へき開面で基板を破断させる起点となるガイド溝9をドライエッチングによって形成することが好ましい。ハンドル基板として(100)方位の単結晶シリコン基板を採用した場合、ガイド溝9をウェットエッチングによって形成すると、前述のように、形成されるガイド溝が結晶異方性エッチングによりテーパ形状になるからである。
【0053】
更に、SOI基板ではなく、(100)方位の単結晶シリコン基板に複数のチップを形成し、これをチップ化してもよい。この場合も、上記と同様の理由により、へき開面で基板を破断させる起点となるガイド溝9をドライエッチングによって形成することが好ましい。
【0054】
【発明の効果】
本発明によれば、例えば、基板をチップに分割するために要するチップ分離領域の面積或いは幅を小さくし、基板をチップ領域として有効利用することができる領域を大きくすることできる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態の基板分割方法を説明するための模式的断面図である。
【図2】半導体チップの高効率レイアウト例を示す平面図である。
【図3】複雑な外形形状の半導体チップを例示的に示す平面図である。
【図4】本発明の第2の実施の形態の基板分割方法を説明するための模式的断面図である。
【図5】本発明の第3の実施の形態の基板分割方法を説明するための模式的断面図である。
【符号の説明】
1 (110)面を有する単結晶シリコン支持基板
2 埋め込みシリコン酸化膜
3 単結晶シリコン層
4 パシベーション膜
5 金属配線層
6 シリコン酸化膜
7 シリコン酸化膜
8 溝
9 溝
10 破断部
11 SOI基板
12 チップ分離領域ライン
13 半導体チップ(半導体チップ領域)
14 方向認識マーク
15 TEG領域
20 チップ分離領域
【発明の属する技術分野】
本発明は、基板を複数のチップに分割する方法に関する。
【0002】
【従来の技術】
半導体基板を複数のチップに分割する際に、通常はダイシングソーを用いた機械的な基板切断方法が用いられる。
【0003】
特開平11−311627号公報には、(100)方位の単結晶シリコンからなるハンドル基板(支持基板)に絶縁層及び単結晶シリコン層を有するSOI基板に形成された複数の半導体チップを分離するためのチップ分離領域にウェットエッチングにより溝を形成し、その後、該溝を利用して押圧力によって該SOI基板を複数の半導体チップに分割する方法が開示されている。ここで、ウェットエッチングは結晶異方性エッチングとなるため、溝の断面はテーパ形状となる。
【0004】
特開2000−183025号公報には、あらかじめSOI構造部の支持基板をすべて除去する薄膜化を実施し、その後に、補強板をSOI構造部に貼り付けてからチップ分離領域をウェットエッチングすることにより、SOI構造部を半導体チップに分割する方法が開示されている。
【0005】
【特許文献1】
特開平11−311627号公報
【特許文献2】
特開2000−183025号公報
【0006】
【発明が解決しようとする課題】
しかしながら、従来のダイシングソーを用いるチップ分割方法では、ブレードの幅とチッピングの影響によりチップ分離領域を40μm以下にすることは困難である。また、ダイシングソーを用いる方法では、複雑な外形形状を有するチップを得ることが困難である。
【0007】
特開平11−311627号公報に記載された(100)方位の単結晶シリコンからなるハンドル基板の結晶異方性エッチングでは、溝がテーパ形状となるため、チップ分離領域を大きく確保しなければならない。
【0008】
特開2000−183025号公報に記載された方法では、チップ分離領域を狭くすることができるが、補強板を貼り付ける工程が必要となる。
【0009】
本発明は、上記の背景に鑑みてなされたものであり、例えば、基板をチップに分割するために要するチップ分離領域の面積或いは幅を小さくし、基板をチップ領域として有効利用することができる領域を大きくすることを目的とする。
【0010】
【課題を解決するための手段】
本発明の第1の側面の基板分割方法は、SOI基板を複数のチップに分割する基板分割方法に係り、該方法は、(110)方位のシリコン単結晶からなるハンドル基板の(110)面の上に絶縁層を有し、その上に半導体層を有するSOI基板に複数のチップ領域とチップ分離領域とを形成する領域定義工程と、ウェットエッチングにより前記ハンドル基板の前記チップ分離領域に溝を形成する溝形成工程と、前記溝を利用して前記チップ分離領域の部分で前記SOI基板を複数のチップに分割する分割工程とを含む。(100)方位のハンドル基板をウェットエッチングすることにより溝を形成する方法によれば、該ハンドル基板の面に対してほぼ垂直に溝が形成されうるので、チップ分離領域を狭くすることができる。また、ウェットエッチングによる溝の形成は、チッピング等のダメージをなくす他、チップ分離領域の配置(チップ領域の形状)の自由度の向上に寄与しうる。
【0011】
本発明の好適な実施の形態によれば、前記溝形成工程では、例えば、前記SOI基板の裏面側から前記ハンドル基板の前記チップ分離領域に溝を形成することができる。この場合において、前記分割工程では、例えば、前記SOI基板の裏面側から前記ハンドル基板をウェットエッチングして前記ハンドル基板を薄化するとともに前記溝を深くして前記SOI基板を複数のチップに分割することができる。
【0012】
本発明の好適な実施の形態によれば、前記ウェットエッチングは、例えば、水酸化カリウム、テトラメチル水酸化アンモニウム(TMAH)、エチレンジアミン・ピロカテコール(EDP)のいずれかを含むエッチング液を用いて実施することができる。
【0013】
本発明の好適な実施の形態によれば、前記分割工程では、前記溝を起点として前記チップ分離領域において前記ハンドル基板のへき開面に沿って前記ハンドル基板を分割し、これにより前記SOI基板を複数のチップに分割することができる。
【0014】
本発明の好適な実施の形態によれば、本発明の基板分割方法は、前記分割工程の前に、前記チップ分離領域における前記半導体層及び前記絶縁層を除去する除去工程を更に含むことが好ましい。
【0015】
本発明の好適な実施の形態によれば、前記溝形成工程では、前記SOI基板の表面側から前記ハンドル基板の前記チップ分離領域に溝を形成することもできる。このような実施の形態においても、前記溝形成工程における前記ウェットエッチングは、水酸化カリウム、テトラメチル水酸化アンモニウム(TMAH)、エチレンジアミン・ピロカテコール(EDP)のいずれかを含むエッチング液を用いて実施することが好ましく、また、前記溝形成工程の前に、前記チップ分離領域における前記半導体層及び前記絶縁層を除去する除去工程を更に含むことが好ましい。また、前記分割工程では、前記溝を起点として前記チップ分離領域において前記ハンドル基板のへき開面に沿って前記ハンドル基板を分割し、これにより前記SOI基板を複数のチップに分割することができる。
【0016】
本発明の第2の側面の基板分割方法は、基板を複数のチップに分割する基板分割方法に係り、該方法は、(100)方位のシリコン単結晶基板に複数のチップ領域とチップ分離領域とを形成する領域定義工程と、ドライエッチングにより前記基板の前記チップ分離領域に溝を形成する溝形成工程と、前記溝を起点として前記チップ分離領域において前記基板のへき開面に沿って前記基板を分割し、これにより前記基板を複数のチップに分割する分割工程とを含む。(100)方位のシリコン単結晶基板に溝を形成するためのドライエッチング法を適用することにより、該基板の面に対してほぼ垂直に溝が形成されうるので、チップ分離領域を狭くすることができる。また、ドライエッチングによる溝の形成は、チッピング等のダメージをなくす他、チップ分離領域の配置(チップ領域の形状)の自由度の向上に寄与しうる。
【0017】
ここで、本発明の好適な実施の形態によれば、前記溝形成工程では、前記基板の表面側から前記基板に前記溝を形成してもよいし、前記基板の裏面側から前記基板に前記溝を形成してもよい。
【0018】
本発明の第3の側面の基板分割方法は、SOI基板を複数のチップに分割する基板分割方法に係り、該方法は、(100)方位のシリコン単結晶からなるハンドル基板の(100)面の上に絶縁層を有し、その上に半導体層を有するSOI基板に複数のチップ領域とチップ分離領域とを形成する領域定義工程と、ドライエッチングにより前記ハンドル基板の前記チップ分離領域に溝を形成する溝形成工程と、前記溝を起点として前記チップ分離領域において前記ハンドル基板のへき開面に沿って前記ハンドル基板を分割し、これにより前記SOI基板を複数のチップに分割する分割工程とを含む。(100)方位のハンドル基板に溝を形成するためのドライエッチング法を適用することにより、該ハンドル基板の面に対してほぼ垂直に溝が形成されうるので、チップ分離領域を狭くすることができる。また、ドライエッチングによる溝の形成は、チッピング等のダメージをなくす他、チップ分離領域の配置(チップ領域の形状)の自由度の向上に寄与しうる。
【0019】
ここで、本発明の好適な実施の形態によれば、前記溝形成工程では、前記SOI基板の表面側から前記ハンドル基板に前記溝を形成してもよいし、前記SOI基板の裏面側から前記ハンドル基板に前記溝を形成してもよい。
【0020】
【発明の実施の形態】
以下、図面を参照しながら本発明の好適な実施形態について説明する。
【0021】
図1は、本発明の第1の実施の形態の基板分割方法を示す断面図である。なお、図1では、基板の一部のみが抜き出して描かれている。
【0022】
図1(a)は、ハンドル基板(支持基板)1としての(110)方位の単結晶シリコン基板に対して活性層としての単結晶シリコン層3が埋め込みシリコン酸化膜2を介して結合されたSOI基板に通常の半導体プロセスで集積回路(チップ領域)が形成された基板100の断面図を模式的に示している。ここで、埋め込みシリコン酸化膜2の上に単結晶シリコン層3を有するSOI基板は、例えば、多孔質層等の分離層の上に単結晶シリコン層を有し、その上にシリコン酸化膜を有するシード基板を該シリコン酸化膜を挟んでハンドル基板に結合して結合基板を作製し、その後、分離層の部分で結合基板を分割することにより製造されうる。このような方法は、はり合わせ法或いは結合法と呼ばれ、例えばELTRANプロセスにおいて採用されている。
【0023】
図1(a)の集積回路には、シリコン酸化膜6上の金属配線層5にシリコン窒化膜(SiN)又はシリコンオキシナイトライド膜(SiON)等のパシベーション膜4が被服されている。
【0024】
基板100の裏面には、例えば、シリコン酸化膜6の形成工程のような集積回路形成プロセスにおいてシリコン酸化膜7が形成されうる。
【0025】
基板100には、複数の半導体チップ領域とそれらを分離するためのチップ分離領域20が形成或いは定義されている。チップ分離領域20における基板表面の溝8は、パシベーション膜4を成膜する前に、単結晶シリコン層3及び埋め込みシリコン酸化膜2をドライエッチングすることにより形成することができる。溝8は、層間絶縁膜又は金属配線層のような層をドライエッチングする際に同時に形成することができ、このような方法によれば、工程を増やすことなく溝8を形成することができる。
【0026】
溝8の形成に次いでパシベーション膜4を成膜した後、アルミパッド領域を開口するドライエッチング工程において溝8底部のパシベーション膜4も同時に開口させることができる。
【0027】
次に、基板100裏面におけるチップ分離領域20にフォトリソグラフィープロセスを使って開口を形成する。ここで、フォトリソグラフィープロセスにおけるフォトレジストへのパターンの焼き付けに要求されるアライメント精度は±1μm程度で十分であるので、一般的な裏面アライナーを使用することができる。
【0028】
次に、現像によりパターン化されたフォトレジストをマスクとして、フッ化水素酸あるいはバッファードフッ化水素酸等のエッチング液を使ってシリコン酸化膜7をエッチングする。次いで、フォトレジストを除去した後、シリコン酸化膜7をマスクとして、ウェットエッチングにより溝9をハンドル基板1に形成する。このウェットエッチングは、例えば、水酸化カリウム、テトラメチル水酸化アンモニウム(TMAH)又はエチレンジアミン・ピロカテコール(EDP)等のアルカリ水溶液をエッチング液として用いた結晶異方性エッチングとすることができる。図1(b)は、基板100裏面に結晶異方性エッチングによって所望の深さのガイド溝9を形成した状態の基板100の断面図である。
【0029】
ここで、この実施の形態によれば、ハンドル基板1として(110)方位の単結晶シリコン基板を採用しているので、ウェットエッチングにより形成される溝9の断面は、垂直形状になり(すなわち、基板の表面或いは裏面に対してほぼ垂直な方向に基板が抉られる)、溝9の形成のために要するチップ分離領域20の幅を例えば10μm幅以下まで小さくすることができる。
【0030】
次に、基板100裏面のシリコン酸化膜7をその全面にわたって除去し、上記のアルカリ水溶液で再度ウェットエッチングを行うことによって、図1(c)のように半導体チップを分割する。このウェットエッチングでは、半導体チップへの分割と同時に半導体チップ領域(集積回路が形成された領域)の支持基板1も所望の厚さまで薄化される。ここで、ウェットエッチングで基板を半導体チップに分割する際、基板表面にテープ等を貼ってチップを固定しておくことが望ましい。
【0031】
このようにウェットエッチングによって基板を個々のチップに分割する方法によれば、ダイシングソーを使用する場合に生じうるチッピングダメージがなく、高い信頼性で基板をチップ化することができる。
【0032】
上記のプロセスにおいて、基板表面の溝8を形成する際に埋め込みシリコン酸化膜2を残しておき、これを基板裏面からのエッチング停止層として使用すると、ウェットエッチング薬液に対する基板表面のダメージを少なくすることができる。
【0033】
半導体チップを薄膜化する必要がない場合は、裏面のシリコン酸化膜7をマスクとしたウェットエッチング工程において基板を半導体チップに分割してもよい。
【0034】
図2は、SOI基板11における半導体チップ(半導体チップ領域)13のレイアウトの一例を示す平面図である。図1に示す断面図は、例えば図2中の”A”を付した部分の断面に相当する。図1に示す分割方法によれば、図2に示すような複雑なチップ分割ライン(チップ分離領域)12を定義した場合においても、容易に基板11を個々の半導体チップ13に分割することができる。ここで、図2に示すような半導体チップのレイアウトは、半導体チップの収量増加を目的として、行間又は列間において、半導体チップの境界(チップ分割ライン12)の位置がずれている。このようなレイアウトは、基板11の周辺部を有効に利用するために優れている反面、一般的なダイシングソーによるチップ化には不向きである。
【0035】
図3(a)、(b)は、複雑な外形形状を有する半導体チップ13の例を示した平面図である。図3(a)に示すように半導体チップ13の方向性をチップ外形形状で認識するために、方向認識マーク14を形成するなど、不要部分を切り欠くような場合においても、図1に示す分割方法によれば、容易に基板をチップ化することができる。また、図1に示す分割方法は、図3(b)に示すように、例えば、不要なTEG領域15を取り除いてパッケージをシュリンクするような場合にも好適である。
【0036】
図4は、本発明の第2の実施の形態の基板分割方法を説明するための図である。なお、図4では、基板の一部のみが抜き出して描かれている。
【0037】
まず、ハンドル基板(支持基板)1としての(110)方位の単結晶シリコン基板に対して活性層としての単結晶シリコン層3が埋め込みシリコン酸化膜2を介して結合されたSOI基板に通常の半導体プロセスで集積回路を形成する。ここで、埋め込みシリコン酸化膜2の上に単結晶シリコン層3を有するSOI基板は、前述のように、はり合わせ法或いは結合法と呼ばれる方法により製造されうる。
【0038】
図4中の集積回路には、シリコン酸化膜6上の金属配線層5にシリコン窒化膜(SiN)、シリコンオキシナイトライド膜(SiON)等のパシベーション膜4が被服されている。
【0039】
基板200には、複数の半導体チップ領域とそれらを分離するためのチップ分離領域20が定義されている。チップ分離領域20における基板表面側の溝8は、パシベーション膜4を成膜する前に、単結晶シリコン層3及び埋め込みシリコン酸化膜2をドライエッチングすることにより形成することができる。
【0040】
溝8の形成に次いでパシベーション膜4を成膜した後、アルミパッド領域及び溝8の底部のパシベーション膜4を開口する。その後、溝8の領域に開口部を有するようにパターニングされたフォトレジスト膜を形成する。
【0041】
次に、このフォトレジスト膜をマスクとしてウェットエッチングによって支持基板1にガイド溝9を開口する。このウェットエッチングは、例えば、水酸化カリウム、テトラメチル水酸化アンモニウム(TMAH)又はエチレンジアミン・ピロカテコール(EDP)等のアルカリ水溶液をエッチング液として用いた結晶異方性エッチングとすることができる。ここで、ハンドル基板1は、(110)面がエッチング用の開口に面しているので、ウェットエッチングによって形成されるエッチング断面は垂直形状となり、溝9の形成のために要するチップ分離領域20の幅を例えば10μm幅以下まで小さくすることができる。エッチングガイド溝9の深さは、例えば50μm以上とすることが望ましい。
【0042】
次いで、フォトレジストを除去した後、所望の厚さになるまで基板200の裏面を研磨し、基板200に押圧荷重を加えることによりガイド溝9を起点として、支持基板1のへき開面に沿って破断部10で支持基板1を破断させる。これにより、基板200が半導体チップに分割される。
【0043】
上記の第2の実施の形態では、シード基板と(110)方位のハンドル基板とを結合させる方法によって得られる結合SOI基板を用いているが、ハンドル基板として(100)方位の単結晶シリコン基板を採用してもよい。この場合、へき開面で基板を破断させるための起点となるガイド溝9をドライエッチングによって形成することが好ましい。この理由は、ハンドル基板として(100)方位の単結晶シリコン基板を採用した場合にガイド溝9をウェットエッチングによって形成すると、前述のように、形成されるガイド溝が結晶異方性エッチングによりテーパ形状になるからである。
【0044】
更に、SOI基板ではなく、(100)方位の通常の単結晶シリコン基板に複数のチップを形成し、これをチップ化してもよい。この場合も、上記と同様の理由により、へき開面で基板を破断させる起点となるガイド溝9をドライエッチングによって形成することが好ましい。
【0045】
図5は、本発明の第3の実施の形態の基板分割方法を説明するための図である。なお、図5では、基板の一部のみが抜き出して描かれている。図4に示す第2の実施の形態では、基板の表面側から溝9を形成するが、図5に示す第3の実施の形態では、基板の裏面側から溝9を形成する。
【0046】
まず、(110)方位の単結晶シリコン支持基板1に対して活性層としての単結晶シリコン層3が埋め込みシリコン酸化膜2を介して結合されたSOI基板に通常の半導体プロセスで集積回路を形成する。ここで、埋め込みシリコン酸化膜2の上に単結晶シリコン層3を有するSOI基板は、前述のように、はり合わせ法或いは結合法と呼ばれる方法により製造されうる。
【0047】
図5中の集積回路には、シリコン酸化膜6上の金属配線層5にシリコン窒化膜(SiN)、シリコンオキシナイトライド膜(SiON)等のパシベーション膜4が被服されている。
【0048】
基板200には、複数の半導体チップ領域とそれらを分離するためのチップ分離領域20が定義されている。チップ分離領域20における基板表面側の溝8は、パシベーション膜4を成膜する前に、単結晶シリコン層3及び埋め込みシリコン酸化膜2をドライエッチングすることにより形成することができる。
【0049】
この実施の形態では、基板300裏面側のチップ分離領域20にガイド溝9を形成する。ガイド溝9は、基板300裏面に、チップ分離領域20に開口を有するパターニングされたフォトレジストを形成し、この開口を通して基板300裏面をウェットエッチングすることにより形成されうる。このウェットエッチングは、例えば、水酸化カリウム、テトラメチル水酸化アンモニウム(TMAH)又はエチレンジアミン・ピロカテコール(EDP)等のアルカリ水溶液をエッチング液として用いた結晶異方性エッチングとすることができる。ここで、ハンドル基板1は、(110)面がエッチング用の開口に面しているので、ウェットエッチングによって形成されるエッチング断面は垂直形状となり、溝9の形成のために要するチップ分離領域20の幅を例えば10μm幅以下まで小さくすることができる。ガイド溝9の深さは、例えば50μm以上とすることが望ましい。
【0050】
次いで、フォトレジストを除去した後、所望の厚さになるまで基板300の裏面を研磨し、その後、基板300に押圧荷重を加えることによりガイド溝9を起点としてへき開面に沿って基板300を破断部10で破断させて基板300を半導体チップに分割することができる。基板表面の絶縁膜等はあらかじめ溝8によって分断されているため、破断部10を破断する際に膜はがれなどのダメージを引き起こすことはない。
【0051】
ここで、(110)方位のシリコン単結晶の支持基板1と活性層としての単結晶シリコン3とが埋め込みシリコン酸化膜2を介してへき開面が一致するように結合して形成されたSOI基板を採用すれば、基板表面に溝8を設ける必要はない。
【0052】
上記の第3の実施の形態では、シード基板と(110)方位のハンドル基板とを結合させる方法によって得られる結合SOI基板を用いているが、ハンドル基板として(100)方位の単結晶シリコン基板を採用してもよい。この場合、へき開面で基板を破断させる起点となるガイド溝9をドライエッチングによって形成することが好ましい。ハンドル基板として(100)方位の単結晶シリコン基板を採用した場合、ガイド溝9をウェットエッチングによって形成すると、前述のように、形成されるガイド溝が結晶異方性エッチングによりテーパ形状になるからである。
【0053】
更に、SOI基板ではなく、(100)方位の単結晶シリコン基板に複数のチップを形成し、これをチップ化してもよい。この場合も、上記と同様の理由により、へき開面で基板を破断させる起点となるガイド溝9をドライエッチングによって形成することが好ましい。
【0054】
【発明の効果】
本発明によれば、例えば、基板をチップに分割するために要するチップ分離領域の面積或いは幅を小さくし、基板をチップ領域として有効利用することができる領域を大きくすることできる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態の基板分割方法を説明するための模式的断面図である。
【図2】半導体チップの高効率レイアウト例を示す平面図である。
【図3】複雑な外形形状の半導体チップを例示的に示す平面図である。
【図4】本発明の第2の実施の形態の基板分割方法を説明するための模式的断面図である。
【図5】本発明の第3の実施の形態の基板分割方法を説明するための模式的断面図である。
【符号の説明】
1 (110)面を有する単結晶シリコン支持基板
2 埋め込みシリコン酸化膜
3 単結晶シリコン層
4 パシベーション膜
5 金属配線層
6 シリコン酸化膜
7 シリコン酸化膜
8 溝
9 溝
10 破断部
11 SOI基板
12 チップ分離領域ライン
13 半導体チップ(半導体チップ領域)
14 方向認識マーク
15 TEG領域
20 チップ分離領域
Claims (1)
- SOI基板を複数のチップに分割する基板分割方法であって、
(110)方位のシリコン単結晶からなるハンドル基板の(110)面の上に絶縁層を有し、その上に半導体層を有するSOI基板に複数のチップ領域とチップ分離領域とを形成する領域定義工程と、
ウェットエッチングにより前記ハンドル基板の前記チップ分離領域に溝を形成する溝形成工程と、
前記溝を利用して前記チップ分離領域の部分で前記SOI基板を複数のチップに分割する分割工程と、
を含むことを特徴とする基板分割方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003047673A JP2004259872A (ja) | 2003-02-25 | 2003-02-25 | 基板分割方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003047673A JP2004259872A (ja) | 2003-02-25 | 2003-02-25 | 基板分割方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004259872A true JP2004259872A (ja) | 2004-09-16 |
Family
ID=33113864
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003047673A Withdrawn JP2004259872A (ja) | 2003-02-25 | 2003-02-25 | 基板分割方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004259872A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006315306A (ja) * | 2005-05-13 | 2006-11-24 | Sony Corp | 液体吐出ヘッドの製造方法、液体吐出ヘッド及び液体吐出装置 |
KR100786740B1 (ko) * | 2005-06-17 | 2007-12-18 | 세이코 엡슨 가부시키가이샤 | 반도체 장치의 제조 방법, 반도체 장치, 회로 기판 및 전자기기 |
JP2008544549A (ja) * | 2005-06-22 | 2008-12-04 | フリースケール セミコンダクター インコーポレイテッド | 化学的ダイ単一化技法 |
JP2008300870A (ja) * | 2008-08-18 | 2008-12-11 | Oki Data Corp | 半導体装置の製造方法、および半導体製造装置 |
JP2015133460A (ja) * | 2014-01-16 | 2015-07-23 | 株式会社ディスコ | ウェーハの分割方法 |
JP2016213385A (ja) * | 2015-05-12 | 2016-12-15 | 株式会社東芝 | 半導体チップの製造方法 |
WO2018180952A1 (ja) * | 2017-03-29 | 2018-10-04 | パナソニックIpマネジメント株式会社 | 窒化物半導体発光素子、窒化物半導体発光素子の製造方法及び窒化物半導体発光装置 |
US10224209B2 (en) | 2015-09-01 | 2019-03-05 | Kabushiki Kaisha Toshiba | Etching method, article manufacturing method, and etching apparatus |
-
2003
- 2003-02-25 JP JP2003047673A patent/JP2004259872A/ja not_active Withdrawn
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006315306A (ja) * | 2005-05-13 | 2006-11-24 | Sony Corp | 液体吐出ヘッドの製造方法、液体吐出ヘッド及び液体吐出装置 |
KR100786740B1 (ko) * | 2005-06-17 | 2007-12-18 | 세이코 엡슨 가부시키가이샤 | 반도체 장치의 제조 방법, 반도체 장치, 회로 기판 및 전자기기 |
JP2008544549A (ja) * | 2005-06-22 | 2008-12-04 | フリースケール セミコンダクター インコーポレイテッド | 化学的ダイ単一化技法 |
JP2008300870A (ja) * | 2008-08-18 | 2008-12-11 | Oki Data Corp | 半導体装置の製造方法、および半導体製造装置 |
JP2015133460A (ja) * | 2014-01-16 | 2015-07-23 | 株式会社ディスコ | ウェーハの分割方法 |
JP2016213385A (ja) * | 2015-05-12 | 2016-12-15 | 株式会社東芝 | 半導体チップの製造方法 |
US10224209B2 (en) | 2015-09-01 | 2019-03-05 | Kabushiki Kaisha Toshiba | Etching method, article manufacturing method, and etching apparatus |
WO2018180952A1 (ja) * | 2017-03-29 | 2018-10-04 | パナソニックIpマネジメント株式会社 | 窒化物半導体発光素子、窒化物半導体発光素子の製造方法及び窒化物半導体発光装置 |
JPWO2018180952A1 (ja) * | 2017-03-29 | 2020-02-06 | パナソニックIpマネジメント株式会社 | 窒化物半導体発光素子、窒化物半導体発光素子の製造方法及び窒化物半導体発光装置 |
JP7146736B2 (ja) | 2017-03-29 | 2022-10-04 | ヌヴォトンテクノロジージャパン株式会社 | 窒化物半導体発光素子の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7838323B2 (en) | Method for fabricating semiconductor device | |
JP5208626B2 (ja) | 半導体回路構造製造方法 | |
US7674689B2 (en) | Method of making an integrated circuit including singulating a semiconductor wafer | |
JP2836334B2 (ja) | 高出力半導体装置の製造方法 | |
KR101094450B1 (ko) | 플라즈마를 이용한 다이싱 방법 | |
JPH1074855A (ja) | 半導体素子のパッケージング方法 | |
US6955976B2 (en) | Method for dicing wafer stacks to provide access to interior structures | |
JP2006344816A (ja) | 半導体チップの製造方法 | |
US10384934B2 (en) | MEMS device and method of manufacturing a MEMS device | |
US7214568B2 (en) | Semiconductor device configured for reducing post-fabrication damage | |
JP2004259872A (ja) | 基板分割方法 | |
US9064950B2 (en) | Fabrication method for a chip package | |
JP2006062002A (ja) | 半導体装置の個片化方法 | |
JP5568824B2 (ja) | 半導体装置の製造方法 | |
JP4258099B2 (ja) | 半導体圧力センサの製造方法 | |
EP0776029A1 (en) | Improvements in or relating to semiconductor chip separation | |
JP2007165789A (ja) | 半導体装置の製造方法 | |
JP2001358345A (ja) | 半導体圧力センサの製造方法 | |
JP4046645B2 (ja) | 半導体デバイス及びその製造方法 | |
JP2009130128A (ja) | ウエハの分割方法 | |
US20110039397A1 (en) | Structures and methods to separate microchips from a wafer | |
JP2943950B2 (ja) | 半導体装置と、その製造方法 | |
JP2000195825A (ja) | 半導体装置の製造方法 | |
JPH0521597A (ja) | 半導体素子の製造方法 | |
JP2913724B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060509 |