JP2016213385A - 半導体チップの製造方法 - Google Patents

半導体チップの製造方法 Download PDF

Info

Publication number
JP2016213385A
JP2016213385A JP2015097629A JP2015097629A JP2016213385A JP 2016213385 A JP2016213385 A JP 2016213385A JP 2015097629 A JP2015097629 A JP 2015097629A JP 2015097629 A JP2015097629 A JP 2015097629A JP 2016213385 A JP2016213385 A JP 2016213385A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
manufacturing
catalyst
semiconductor chip
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015097629A
Other languages
English (en)
Other versions
JP6444805B2 (ja
Inventor
佑策 浅野
Yusaku Asano
佑策 浅野
圭一郎 松尾
Keiichiro Matsuo
圭一郎 松尾
下川 一生
Kazuo Shimokawa
一生 下川
樋口 和人
Kazuto Higuchi
和人 樋口
伊藤 寿
Hisashi Ito
寿 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2015097629A priority Critical patent/JP6444805B2/ja
Publication of JP2016213385A publication Critical patent/JP2016213385A/ja
Application granted granted Critical
Publication of JP6444805B2 publication Critical patent/JP6444805B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Weting (AREA)
  • Dicing (AREA)

Abstract

【課題】高い生産性で半導体チップを製造可能とする方法を提供する。
【解決手段】半導体基板上に複数のマスク層20を互いから離間するように形成して、半導体基板のうち複数のマスク層によって覆われた複数の第1部分11と、半導体基板のうち露出した領域である第2部分12とを規定し、第2部分上に触媒31からなる不連続層を形成し、触媒の存在下で前記第2部分を部分的にエッチングして、第2部分の機械的強度を低減させる。その後、第2部分の位置で半導体基板を機械的手法によって切断する。
【選択図】図6

Description

本発明の実施形態は、半導体チップの製造方法に関する。
半導体基板のチップへの個片化には、回転するブレードによりウエハを機械的に切断するブレードダイシングが一般的に用いられている。ブレードダイシングでは、半導体基板に複数のダイシング溝を順次形成して、半導体基板をチップへと個片化する。このため、ブレードダイシングには、チップサイズを小さくして、ダイシング溝の数を多くすると、溝の数に比例してダイシング時間が長くなるという問題がある。
ところで、近年、MacEtch(Metal-Assisted Chemical Etching)法が注目を集めている。MacEtch法では、例えば、半導体基板上に貴金属からなる不連続膜を形成し、この貴金属を触媒として用いてエッチングを行う。MacEtch法によれば、例えば、高アスペクト比の深い孔を単結晶基板に形成することができる。
特開2004−259872号 特表2013−527103号 特開2011−101009号 米国特許第6790785号 米国特許第8278191号
本発明が解決しようとする課題は、高い生産性で半導体チップを製造可能とする方法を提供することにある。
第1側面によれば、半導体チップの製造方法は、半導体基板上に複数のマスク層を互いから離間するように形成して、前記半導体基板のうち前記複数のマスク層によって覆われた複数の第1部分と、前記半導体基板のうち露出した領域である第2部分とを規定することと、前記第2部分上に触媒からなる不連続層を形成することと、前記触媒の存在下で前記第2部分を部分的にエッチングして、前記第2部分の機械的強度を低減させることと、その後、前記第2部分の位置で前記半導体基板を機械的手法によって切断することとを含む。
第2側面によれば、半導体チップの製造方法は、半導体基板の一方の主面に絶縁層又は金属層を形成することと、前記絶縁層又は金属層上に剥離シートを貼り付けることと、前記半導体基板の他方の主面に複数のマスク層を形成して、前記半導体基板のうち前記複数のマスク層によって覆われた複数の第1部分と、前記半導体基板のうち露出した領域である第2部分とを規定することと、前記第2部分上に触媒からなる層を形成することと、前記触媒の存在下で前記第2部分に対してエッチングを行い、前記第2部分の位置に、底部の少なくとも一部が前記絶縁層又は金属層に到達した溝を形成することと、前記溝の位置で前記絶縁層又は金属層を前記エッチングとは異なる加工処理に供して、前記絶縁層又は金属層を分割することとを含む。
第3側面によれば、半導体チップの製造方法は、半導体基板上に複数のマスク層を形成して、前記半導体基板のうち前記複数のマスク層によって覆われた複数の第1部分と、前記半導体基板のうち露出した領域である第2部分とを規定することと、前記第2部分上に第1触媒からなる不連続層を形成することと、前記第1触媒の存在下で前記第2部分をエッチングして、前記第2部分の一部を除去することと、その後、前記第2部分の残留部に第2触媒からなる層を形成することと、前記第2触媒の存在下で前記残留部をエッチングして、前記残留部を除去することとを含む。
第1実施形態に係る製造方法において使用する半導体基板を概略的に示す平面図。 図1に示す半導体基板の断面図。 第1実施形態に係る製造方法における触媒層形成工程を概略的に示す断面図。 図3に示す構造の平面図。 第1実施形態に係る製造方法において異方性エッチング工程を開始した時点における構造を概略的に示す断面図。 第1実施形態に係る製造方法において異方性エッチング工程を終了した時点における構造を概略的に示す断面図。 第1実施形態に係る製造方法の異方性エッチング工程によって得られる構造の一例を概略的に示す断面図。 図7に示す構造の平面図。 第1実施形態に係る製造方法の異方性エッチング工程によって得られる構造の更に他の例を概略的に示す断面図。 図9に示す構造の平面図。 第1実施形態に係る製造方法の機械的切断工程によって得られる構造を概略的に示す断面図。 第2実施形態に係る製造方法において使用する半導体基板を概略的に示す断面図。 第2実施形態に係る製造方法の異方性エッチング工程によって得られる構造の一例を概略的に示す断面図。 第2実施形態に係る製造方法の残留部除去工程によって得られる構造の一例を概略的に示す断面図。 比較例に係る製造方法において使用する半導体基板を概略的に示す断面図。 比較例に係る製造方法の異方性エッチング工程によって得られる構造の一例を概略的に示す断面図。 比較例に係る製造方法の残留部除去工程によって得られる構造の一例を概略的に示す断面図。 ブレードダイシングによって得られる半導体チップの一例を概略的に示す断面図。 比較例に係る製造方法によって得られる半導体チップの一例を概略的に示す断面図。 第2実施形態に係る製造方法によって得られる半導体チップの一例を概略的に示す断面図。 第3実施形態に係る製造方法において使用する半導体基板を概略的に示す断面図。 第3実施形態に係る製造方法の異方性エッチング工程によって得られる構造の一例を概略的に示す断面図。 第3実施形態に係る製造方法の残留部除去工程によって得られる構造の一例を概略的に示す断面図。 第3実施形態に係る製造方法によって得られる半導体チップの一例を概略的に示す断面図。 第4実施形態に係る製造方法において使用する半導体基板を概略的に示す断面図。 第4実施形態に係る製造方法の異方性エッチング工程によって得られる構造の一例を概略的に示す断面図。 第4実施形態に係る製造方法において残留部を除去するために形成する触媒層を概略的に示す断面図。 第4実施形態に係る製造方法の残留部除去工程によって得られる構造の一例を概略的に示す断面図。
以下、実施形態について、図面を参照しながら詳細に説明する。なお、同様又は類似した機能を発揮する構成要素には全ての図面を通じて同一の参照符号を付し、重複する説明は省略する。
<第1実施形態>
第1実施形態に係る半導体チップの製造方法では、先ず、図1及び図2に示す半導体基板10を準備する。
半導体基板10は、例えば、Si、Ge、GaAs及びGaNなどのIII族元素とV族元素との化合物からなる半導体、並びにSiCから選択される材料からなる半導体ウエハである。なお、ここで使用する用語「族」は、短周期型周期表の「族」である。
半導体基板10には、不純物がドープされていてもよく、トランジスタやダイオードなどの半導体素子が形成されていてもよい。また、半導体基板10の主面は、半導体の何れの結晶面に対して平行であってもよい。
次に、半導体基板10上に、複数のマスク層20を形成する。
マスク層20は、互いから離間しており、複数の第1部分11と第2部分12とを規定している。第1部分11は、半導体基板10のうちマスク層20によって覆われた部分である。第2部分12は、半導体基板10のうちマスク層20によって覆われていない部分、即ち、露出した部分である。ここで説明する方法では、半導体基板10を第2部分12の位置で切断する。
マスク層20の材料としては、後述する触媒が付着するのを抑制できるものであれば、任意の材料を用いることができる。そのような材料としては、例えば、ポリイミド、フッ素樹脂、フェノール樹脂、アクリル樹脂、及びノボラック樹脂などの有機材料や、酸化シリコンや窒化シリコンなどの無機材料が挙げられる。
マスク層20は、例えば、既存の半導体プロセスによって形成することができる。有機材料からなるマスク層20は、例えば、フォトリソグラフィによって形成することができる。無機材料からなるマスク層20は、例えば、気相堆積法による絶縁層の成膜と、フォトリソグラフィによるマスクの形成と、エッチングによる絶縁層のパターニングとによって形成することができる。或いは、無機材料からなるマスク層20は、半導体基板10の表面領域の酸化又は窒化と、フォトリソグラフィによるマスクの形成と、エッチングによる絶縁層のパターニングとによって形成することができる。
図2に示すように、半導体基板10の裏面には、ダイシングシートである剥離シート50を剥離可能に貼り付けておくことが好ましい。この場合、半導体基板10を半導体チップへと個片化したときに、これら半導体チップを剥離シート50に保持させることができる。なお、剥離シート50は、マスク層20を形成する前に半導体基板10に貼り付けてもよく、マスク層20を形成した後に半導体基板10に貼り付けてもよい。
次いで、図3及び図4に示すように、第2部分12上に触媒層30を形成する。触媒層30は、不連続層であって、貴金属から各々がなる複数の触媒粒子31の集合体である。触媒層30として不連続層を用いることで、連続膜からなる触媒層を用いた場合に比べて、後述するエッチング液40が触媒層30と半導体基板10の間に浸入する経路を短くすることができ、加工均一性を向上させることができる。
触媒層30は、それと接している第2部分12を構成している半導体の酸化反応を活性化させるために用いる。貴金属は、例えば、Au、Ag、Pt、Pd、及びそれらの組み合わせから選択することができる。
触媒粒子31の形状は、球状が好ましい。触媒粒子31は、他の形状、例えば棒状又は板状であっても構わない。触媒粒子31の粒径は、第2部分12の幅よりも十分に小さければ、特に限定されない。触媒粒子31の粒径は、例えば、数十nm乃至数百nmの範囲内にあり、典型的には、50nm乃至200nmの範囲内にある。また、触媒層30の上面を走査電子顕微鏡(SEM)により10000倍乃至100000倍の倍率で観察した場合、触媒粒子31の合計面積が視野の面積に占める割合、即ち、被覆率は、例えば、50%乃至90%の範囲内にあり、典型的には、75%乃至85%の範囲内にある。
なお、ここで、「粒径」は、以下の方法により得られる値である。先ず、触媒層30の主面をSEMで撮影する。倍率は、10000倍乃至100000倍の範囲内とする。次に、画像の中から全体が見えている粒子31を選び、これら粒子31の各々について面積を求める。次いで、各粒子31が球形であると仮定し、先の面積から粒子31の直径を求める。この直径を、粒子31の粒径とする。
触媒層30は、例えば、電解めっき、還元めっき、又は置換めっきによって形成することができる。触媒層30は、貴金属粒子を含む分散液の塗布、又は、蒸着及びスパッタリング等の気相堆積法を用いてもよい。これら手法の中でも、置換めっきは、第2部分12に貴金属を直接的且つ一様に析出させることができるため特に好ましい。
置換めっきによる貴金属の析出には、例えば、硝酸銀溶液を用いることができる。以下に、このプロセスの一例を説明する。
置換めっき液は、例えば、硝酸銀溶液とフッ化水素酸と水との混合液である。フッ化水素酸は、半導体基板10の表面の自然酸化膜を除去する作用を有している。
半導体基板10を置換めっき液中に浸漬させると、半導体基板10の表面の自然酸化膜が除去されるのに加え、半導体基板10の表面のうちマスク層20によって覆われていない領域に、貴金属、ここでは銀が析出する。これにより、触媒層30が得られる。
置換めっき液中における硝酸銀濃度は、0.001mol/L乃至0.01mol/Lの範囲内にあることが好ましい。また、置換めっき液中におけるフッ化水素酸濃度は、0.1mol/L乃至6.5mol/Lの範囲内にあることが好ましい。
次に、図5に示すように、マスク層20及び触媒層30を形成した半導体基板10を、エッチング液40に浸漬させる。エッチング液40は、例えば、フッ化水素酸と酸化剤とを含んでいる。
このようなエッチング液40を使用した場合、第2部分12のうち触媒粒子31と近接している領域においてのみ半導体が酸化され、これによって生じた酸化物はフッ化水素酸により溶解除去される。そのため、触媒粒子31と近接している部分のみが選択的にエッチングされる。触媒粒子31は、化学的に変化せず、エッチングの進行とともに下方へ移動し、そこで上記と同様のエッチングが行われる。その結果、図6に示すように、第2部分12のうち触媒粒子31の下方において、半導体基板10の上面に対して垂直な方向にエッチングが進む。他方、第2部分12のうち触媒粒子31間の隙間に対応した部分ではエッチングが進行しない。その結果、第2部分12には、図7及び図8に示すように、上方において開口し、下方へ向けて延びた多数の孔である除去部12aが形成され、第2部分12には、残留部12bが残る。
なお、場合によっては、除去部12aとして、半導体基板10の裏面にまで到達していない孔を形成してもよい。その場合、半導体基板10の表面を基準とした厚さ方向における孔の到達距離は、半導体基板10の厚さの50%以上とすることが好ましく、80%以上とすることがより好ましい。
また、触媒粒子31の粒径や被覆率によっては、図9及び図10に示すように、第2部分12には、複数の針状部を底部に有する溝が形成される。即ち、残留部12bは、上面に複数の針状部を有する薄層となる。この薄層の厚さは、半導体基板10の厚さの50乃至100%の範囲内とすることが好ましく、80乃至100%とすることがより好ましい。
除去部12aを形成する前の第2部分12の体積に対する除去部12aの体積の比は、50以上100%未満の範囲内とすることが好ましく、80以上100%未満の範囲内とすることがより好ましい。
エッチング液40におけるフッ化水素の濃度は、1mol/L乃至20mol/Lの範囲内にあることが好ましく、5mol/L乃至10mol/Lの範囲内にあることがより好ましく、3mol/L乃至7mol/Lの範囲内にあることが更に好ましい。フッ化水素濃度が低い場合、高いエッチングレートを達成することが難しい。フッ化水素濃度が高い場合、過剰なサイドエッチングを生じる可能性がある。
酸化剤は、例えば、過酸化水素、硝酸、AgNO3、KAuCl4、HAuCl4、K2PtCl6、H2PtCl6、Fe(NO33、Ni(NO32、Mg(NO32、Na228、K228、KMnO4、及びK2Cr27から選択することができる。有害な副生成物が発生せず、半導体素子の汚染も生じないことから、酸化剤としては過酸化水素が好ましい。
エッチング液40における酸化剤の濃度は、0.2mol/L乃至8mol/Lの範囲内にあることが好ましく、2mol/L乃至4mol/Lの範囲内にあることがより好ましく、3mol/L乃至4mol/Lの範囲内にあることが更に好ましい。
次に、第2部分12の位置で、半導体基板10を機械的手法によって切断する。例えば、ダイシングブレードなどで第2部分12を研削して、第2部分12の位置で半導体基板10を切断する。或いは、例えば、第2部分12の位置で半導体基板10を折るか、第1部分11及び第2部分12の何れか一方に対して半導体基板10の厚さ方向に圧力を加えるか、又は、隣り合った第1部分11をそれらの配列方向に引っ張ることにより、第2部分12の位置で半導体基板10を破断させる。
以上のようにして、半導体基板10を、図11に示す複数の半導体チップ10’へと個片化する。
上述した方法では、化学的プロセスと機械的プロセスとを組み合わせて、半導体基板10を複数の半導体チップへと個片化する。
化学的プロセスによれば、第2部分12の機械的強度を低下させることができる。特に、第2部分12の全ての領域に対して、機械的強度を同時に、すなわち1回の化学的プロセスによって、低下させることも可能である。
機械的プロセスでは、第2部分12の機械的強度を予め低下させているため、半導体基板10は機械的手法によって容易且つ高速に切断することができる。従って、この方法によると、高い生産性で半導体チップを製造可能とすることができる。また、この方法では、機械的手法による半導体基板10の切断にダイシングブレードを使用する場合、ダイシングブレードの磨耗や破損を生じ難い。さらに、この方法によれば半導体基板10に化学的プロセスでは除去できない層が存在していても、続く機械的プロセスで割断することが可能となる。
この方法により得られる半導体チップは、その側面に残留部12bの一部を有していることがある。この部分は、半導体チップ本体を衝撃等から保護する保護層としての役割を果たし得る。
<第2実施形態>
次に、第2実施形態に係る半導体チップの製造方法について説明する。なお、各工程の条件等は、断り書きがない限り、第1実施形態において説明したものと同様である。
第2実施形態に係る半導体チップの製造方法では、先ず、図1及び図2を参照しながら説明した半導体基板10を準備する。
ここでは、図12に示すように、この半導体基板10の表面領域には、半導体素子13を形成する。また、半導体基板10の半導体素子13を形成した主面には、絶縁層14を形成する。絶縁層は、例えば、酸化シリコンや窒化シリコンなどの無機材料からなる。そして、半導体基板10の裏面には、図1及び図2を参照しながら説明したマスク層20を形成する。
次に、絶縁層14に、剥離シート50を剥離可能に貼り付ける。典型的には、剥離シート50は、半導体基板10の絶縁層14を形成した面全体を覆うように、絶縁層14に貼り付ける。剥離シート50は、マスク層20を形成した後に絶縁層14に貼り付けてもよく、マスク層20を形成する前に絶縁層14に貼り付けてもよい。
次いで、図3乃至図10を参照しながら説明した、MacEtch法を利用した化学的プロセスを実施する。ここでは、図13に示すように、この化学的プロセスにより、第2部分12の位置に、底部の少なくとも一部が絶縁層14に到達した溝を形成する。なお、ここでは、残留部12bは、例えば、半導体基板10の厚さ方向に各々が延びた複数の針状部である。この化学的プロセスは、残留部12bを生じないように行ってもよい。即ち、この化学的プロセスにより、底部の全体が絶縁層14に到達した溝を形成してもよい。
続いて、溝の位置で、絶縁層14を、上記の化学的プロセスとは異なる処理に供して分割する。例えば、溝の位置で絶縁層14を等方性エッチングに供する。これにより、絶縁層14のうち溝の底部に位置した部分は除去され、残留部12bも除去される。また、場合によっては、この等方性エッチングにより、マスク層20も除去される。
このようにして、図14に示すように、半導体基板10を複数の半導体チップ10’へと個片化する。その後、分割した絶縁層14から剥離シート50を剥離する。以上のようにして、複数の半導体チップ10’を得る。
この方法では、化学的プロセスのみで、半導体基板10を複数の半導体チップ10’へと個片化する。また、この方法では、MacEtch法を利用した化学的プロセスでは除去されない可能性がある残留部12bを、絶縁層14を分割するための等方性エッチングによって除去する。等方性エッチングでは、例えば、シリコンを含有した絶縁体は、シリコンよりもエッチングし易い条件とすることができる。従って、この方法によると、高い生産性で半導体チップを製造可能とすることができる。
また、この方法では、機械的強度に優れた半導体チップ10’が得られる。これについて、図15乃至図20を参照しながら説明する。
図15乃至図17に示す方法は、比較例に係る方法である。この方法では、先ず、図1及び図2を参照しながら説明した半導体基板10を準備する。図15に示すように、この半導体基板10の表面領域には、半導体素子13を形成する。また、半導体基板10の半導体素子13を形成した主面には、図1及び図2を参照しながら説明したマスク層20を形成する。そして、半導体基板10の裏面に、剥離シート50を剥離可能に貼り付ける。
次いで、図3乃至図10を参照しながら説明した、MacEtch法を利用した化学的プロセスを実施する。これにより、図16に示す構造を得る。なお、ここでは、残留部12bは、例えば、半導体基板10の厚さ方向に各々が延びた複数の針状部である。
続いて、残留部12bを、等方性エッチングにより除去する。このようにして、図17に示すように、半導体基板10を複数の半導体チップ10’へと個片化する。
その後、半導体チップ10’を剥離シート50から剥離する。以上のようにして、複数の半導体チップ10’を得る。
ダイシングブレードを用いた研削のみによって半導体基板10を複数の半導体チップ10’へと個片化した場合、図18に示すように、側面に多数の凹部を有している半導体チップ10’が得られる。これら凹部は、クラックの起点となり得る。
図15乃至図17を参照しながら説明した方法では、上記の通り、等方性エッチングによって残留部12bを除去する。この等方性エッチングは、除去部12aだけでなく、第1部分11のうち溝の側壁を構成している部分も除去し得る。そのため、例えば図19に示すように、マスク層の一部である絶縁層20が半導体チップ本体である第1部分11の側面に対して突き出た構造の半導体チップ10’が得られる。そのような構造では、絶縁層20の剥離などを生じ易い。
これに対し、図12乃至図14を参照しながら説明した方法では、絶縁層14のうち溝の底部に位置した部分を等方性エッチングによって除去し、これにより、残留部12bも除去する。この等方性エッチングにより、絶縁層14のサイドエッチングを生じるが、第1部分11のサイドエッチングは殆ど生じない。従って、この方法によると、図20に示すように、絶縁層14の端面が第1部分11の側面に対して引っ込んだ構造が得られる。このような構造は、絶縁層20の剥離や破損などを生じ難い。
<第3実施形態>
次に、第3実施形態に係る半導体チップの製造方法について説明する。なお、各工程の条件等は、断り書きがない限り、第1実施形態において説明したものと同様である。
第3実施形態に係る半導体チップの製造方法では、先ず、図1及び図2を参照しながら説明した半導体基板10を準備する。
ここでは、半導体基板10に半導体素子を形成する。また、図21に示すように、この半導体基板10の裏面に、金属層15を形成する。金属層15は、単体金属又は合金からなる。そして、半導体基板10の表面に、図1及び図2を参照しながら説明したマスク層20を形成する。
次に、金属層15に、剥離シート50を剥離可能に貼り付ける。典型的には、剥離シート50は、半導体基板10の金属層15を形成した面全体を覆うように、金属層15に貼り付ける。剥離シート50は、マスク層20を形成した後に金属層15に貼り付けてもよく、マスク層20を形成する前に金属層15に貼り付けてもよい。
次いで、図3乃至図10を参照しながら説明した、MacEtch法を利用した化学的プロセスを実施する。ここでは、図22に示すように、この化学的プロセスにより、第2部分12の位置に、底部の少なくとも一部が金属層15に到達した溝を形成する。なお、ここでは、残留部12bは、例えば、半導体基板10の厚さ方向に各々が延びた複数の針状部である。この化学的プロセスは、残留部12bを生じないように行ってもよい。即ち、この化学的プロセスにより、底部の全体が金属層15に到達した溝を形成してもよい。
続いて、溝の位置で、金属層15を、上記の化学的プロセスとは異なる処理に供して分割する。例えば、溝の位置で金属層15を等方性エッチングに供する。これにより、金属層15のうち溝の底部に位置した部分は除去され、残留部12bも除去される。
このようにして、図23に示すように、半導体基板10を複数の半導体チップ10’へと個片化する。その後、分割した金属層15から剥離シート50を剥離する。以上のようにして、複数の半導体チップ10’を得る。
この方法では、化学的プロセスのみで、半導体基板10を複数の半導体チップ10’へと個片化する。また、この方法では、MacEtch法を利用した化学的プロセスでは除去されない可能性がある残留部12bを、金属層15を分割するための等方性エッチングによって除去する。等方性エッチングでは、例えば、金属はシリコンよりもエッチングし易い条件とすることができる。従って、この方法によると、高い生産性で半導体チップを製造可能とすることができる。
また、この方法では、機械的強度に優れた半導体チップ10’が得られる。即ち、この方法では、金属層15のうち溝の底部に位置した部分を等方性エッチングによって除去し、これにより、残留部12bも除去する。この等方性エッチングにより、金属層15のサイドエッチングを生じるが、第1部分11のサイドエッチングは殆ど生じない。従って、この方法によると、図24に示すように、金属層15の端面が第1部分11の側面に対して引っ込んだ構造が得られる。このような構造は、金属層15の剥離や破損などを生じ難い。
<第4実施形態>
次に、第4実施形態に係る半導体チップの製造方法について説明する。なお、各工程の条件等は、断り書きがない限り、第1実施形態において説明したものと同様である。
第4実施形態に係る半導体チップの製造方法では、先ず、図1及び図2を参照しながら説明した半導体基板10を準備する。
ここでは、図25に示すように、この半導体基板10の表面領域には、半導体素子13を形成する。また、半導体基板10の半導体素子13を形成した主面には、図1及び図2を参照しながら説明したマスク層20を形成する。そして、半導体基板10の裏面に、剥離シート50を剥離可能に貼り付ける。剥離シート50は、マスク層20を形成した後に半導体基板10に貼り付けてもよく、マスク層20を形成する前に半導体基板10に貼り付けてもよい。
次に、図3乃至図10を参照しながら説明した、MacEtch法を利用した化学的プロセスを実施する。ここでは、除去部12aとして、半導体基板10の裏面にまで到達した孔を形成する。これにより、図26に示す構造を得る。
続いて、MacEtch法を利用した化学的プロセスを再度実施する。即ち、先ず、触媒層30について説明したのと同様の方法により、図27に示す触媒層30’を形成する。触媒層30’は、残留部12bの露出面のほぼ全体を覆うように形成する。次いで、上述したエッチング液を用いたエッチング処理を行う。これにより、残留部12bを除去する。このようにして、図28に示すように、半導体基板10を複数の半導体チップ10’へと個片化する。
その後、半導体チップ10’を剥離シート50から剥離する。以上のようにして、複数の半導体チップ10’を得る。
この方法では、化学的プロセスのみで、半導体基板10を複数の半導体チップ10’へと個片化する。また、この方法では、MacEtch法を利用した1回目の化学的プロセスでは除去されない残留部12bを、MacEtch法を利用した2回目の化学的プロセスでは除去する。MacEtch法を利用した2回目の化学的プロセスでは、触媒層30’を、残留部12bの露出面のほぼ全体を覆うように形成する。隣り合った除去部12a間の距離は非常に短いため、残留部12bは容易且つ高速に除去できる。従って、この方法によると、高い生産性で半導体チップを製造することが可能となる。
また、この方法では、2回目の化学プロセスにおいて硝酸などを含む等方性エッチング液を使用する必要はなく、1回目のプロセスと同じ薬液系で処理可能なため、プロセスの管理が容易である。
第1乃至第4実施形態では、エッチング液を用いてMacEtchを行っているが、エッチングガスを用いてMacEtchを行ってもよい。また、等方性エッチングについても、エッチング液の代わりに、エッチングガスを用いてもよい。即ち、薬液を用いた湿式エッチングを行う代わりに、例えば、プラズマガスを用いた乾式エッチングを行ってもよい。
第2及び第3実施形態では、MacEtchの後に等方性エッチングを行っているが、この等方性エッチングの代わりに、第1実施形態において説明した機械的手法による切断を行ってもよい。即ち、第1実施形態において使用する半導体基板として、第2又は第3実施形態において説明したものを使用してもよい。
なお、本発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
10…半導体基板;10’…半導体チップ;11…第1部分;12…第2部分;12a…除去部;12b…残留部;14…絶縁層;15…金属層;20…マスク層;30…触媒層;30’…触媒層;31…触媒粒子;40…エッチング液;50…剥離シート。

Claims (12)

  1. 半導体基板上に複数のマスク層を互いから離間するように形成して、前記半導体基板のうち前記複数のマスク層によって覆われた複数の第1部分と、前記半導体基板のうち露出した領域である第2部分とを規定することと、
    前記第2部分上に触媒からなる不連続層を形成することと、
    前記触媒の存在下で前記第2部分を部分的にエッチングして、前記第2部分の機械的強度を低減させることと、
    その後、前記第2部分の位置で前記半導体基板を機械的手法によって切断することと
    を含んだ半導体チップの製造方法。
  2. 前記機械的手法はダイシングブレードを用いた方法である請求項1に記載の半導体チップの製造方法。
  3. 前記機械的手法は半導体基板の厚さ方向に圧力を加える方法である請求項1に記載の半導体チップの製造方法。
  4. 前記機械的手法は前記複数の第1部分の配列方向に引っ張る方法である請求項1に記載の半導体チップの製造方法。
  5. 前記半導体基板はSiCからなる請求項1に記載の半導体チップの製造方法。
  6. 前記触媒は前記第2部分より小さい粒径であることを特徴とする請求項1に記載の半導体チップの製造方法。
  7. 半導体基板の一方の主面に絶縁層又は金属層を形成することと、
    前記絶縁層又は金属層上に剥離シートを貼り付けることと、
    前記半導体基板の他方の主面に複数のマスク層を形成して、前記半導体基板のうち前記複数のマスク層によって覆われた複数の第1部分と、前記半導体基板のうち露出した領域である第2部分とを規定することと、s
    前記第2部分上に触媒からなる層を形成することと、
    前記触媒の存在下で前記第2部分に対してエッチングを行い、前記第2部分の位置に、底部の少なくとも一部が前記絶縁層又は金属層に到達した溝を形成することと、
    前記溝の位置で前記絶縁層又は金属層を前記エッチングとは異なる加工処理に供して、前記絶縁層又は金属層を分割することと
    を含んだ半導体チップの製造方法。
  8. 前記加工処理は、薬液を用いた湿式エッチング、プラズマガスを用いた乾式エッチング、及び機械的手法による切断の何れかである請求項7に記載の半導体チップの製造方法。
  9. 前記加工処理は等方性エッチングである請求項7に記載の半導体チップの製造方法。
  10. 分割した前記絶縁層又は金属層から前記剥離シートを剥離することを更に含む請求項7乃至9の何れか1項に記載の半導体チップの製造方法。
  11. 前記絶縁層は酸化シリコン又は窒化シリコンを含む請求項7乃至10の何れか1項に記載の半導体チップの製造方法。
  12. 半導体基板上に複数のマスク層を形成して、前記半導体基板のうち前記複数のマスク層によって覆われた複数の第1部分と、前記半導体基板のうち露出した領域である第2部分とを規定することと、
    前記第2部分上に第1触媒からなる不連続層を形成することと、
    前記第1触媒の存在下で前記第2部分をエッチングして、前記第2部分の一部を除去することと、
    その後、前記第2部分の残留部に第2触媒からなる層を形成することと、
    前記第2触媒の存在下で前記残留部をエッチングして、前記残留部を除去することと
    を含んだ半導体チップの製造方法。
JP2015097629A 2015-05-12 2015-05-12 半導体チップの製造方法 Active JP6444805B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015097629A JP6444805B2 (ja) 2015-05-12 2015-05-12 半導体チップの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015097629A JP6444805B2 (ja) 2015-05-12 2015-05-12 半導体チップの製造方法

Publications (2)

Publication Number Publication Date
JP2016213385A true JP2016213385A (ja) 2016-12-15
JP6444805B2 JP6444805B2 (ja) 2018-12-26

Family

ID=57552076

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015097629A Active JP6444805B2 (ja) 2015-05-12 2015-05-12 半導体チップの製造方法

Country Status (1)

Country Link
JP (1) JP6444805B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020026965A (ja) * 2018-08-09 2020-02-20 株式会社東芝 処理システム、貴金属の触媒層に関する判断方法、及び、物品の製造方法
JP2020053520A (ja) * 2018-09-26 2020-04-02 株式会社東芝 多孔質層の形成方法、エッチング方法、物品の製造方法、半導体装置の製造方法、及びめっき液
JP2021504961A (ja) * 2017-11-28 2021-02-15 ボード・オブ・リージエンツ,ザ・ユニバーシテイ・オブ・テキサス・システム 触媒促進パターン転写技術

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001148358A (ja) * 1999-11-19 2001-05-29 Disco Abrasive Syst Ltd 半導体ウェーハ及び該半導体ウェーハの分割方法
JP2004259872A (ja) * 2003-02-25 2004-09-16 Canon Inc 基板分割方法
JP2006295067A (ja) * 2005-04-14 2006-10-26 Matsushita Electric Ind Co Ltd 半導体チップの製造方法
JP2011060846A (ja) * 2009-09-07 2011-03-24 Univ Of Miyazaki 微細流路の形成方法
US8278191B2 (en) * 2009-03-31 2012-10-02 Georgia Tech Research Corporation Methods and systems for metal-assisted chemical etching of substrates

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001148358A (ja) * 1999-11-19 2001-05-29 Disco Abrasive Syst Ltd 半導体ウェーハ及び該半導体ウェーハの分割方法
JP2004259872A (ja) * 2003-02-25 2004-09-16 Canon Inc 基板分割方法
JP2006295067A (ja) * 2005-04-14 2006-10-26 Matsushita Electric Ind Co Ltd 半導体チップの製造方法
US8278191B2 (en) * 2009-03-31 2012-10-02 Georgia Tech Research Corporation Methods and systems for metal-assisted chemical etching of substrates
JP2011060846A (ja) * 2009-09-07 2011-03-24 Univ Of Miyazaki 微細流路の形成方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021504961A (ja) * 2017-11-28 2021-02-15 ボード・オブ・リージエンツ,ザ・ユニバーシテイ・オブ・テキサス・システム 触媒促進パターン転写技術
JP7328220B2 (ja) 2017-11-28 2023-08-16 ボード オブ リージェンツ,ザ ユニバーシティ オブ テキサス システム 触媒促進パターン転写技術
JP2020026965A (ja) * 2018-08-09 2020-02-20 株式会社東芝 処理システム、貴金属の触媒層に関する判断方法、及び、物品の製造方法
JP7134778B2 (ja) 2018-08-09 2022-09-12 株式会社東芝 処理システム
JP2020053520A (ja) * 2018-09-26 2020-04-02 株式会社東芝 多孔質層の形成方法、エッチング方法、物品の製造方法、半導体装置の製造方法、及びめっき液
JP7080781B2 (ja) 2018-09-26 2022-06-06 株式会社東芝 多孔質層の形成方法、エッチング方法、物品の製造方法、半導体装置の製造方法、及びめっき液

Also Published As

Publication number Publication date
JP6444805B2 (ja) 2018-12-26

Similar Documents

Publication Publication Date Title
JP6441025B2 (ja) 半導体チップの製造方法
TWI646221B (zh) 蝕刻方法、物品及半導體裝置之製造方法、以及蝕刻液
US10854466B2 (en) Etching method, method of manufacturing semiconductor chip, and method of manufacturing article
TWI671812B (zh) 半導體晶片之製造方法、半導體晶片及半導體裝置
TWI647112B (zh) Etching method, method of manufacturing semiconductor wafer, and method of manufacturing article
JP6444805B2 (ja) 半導体チップの製造方法
JP4151560B2 (ja) 半導体装置の製造方法
JP5228381B2 (ja) 半導体装置の製造方法
JP2007042857A (ja) 半導体発光素子と半導体素子の製造方法及び半導体発光装置
JP2009283762A (ja) 窒化物系化合物半導体ledの製造方法
JP2016167574A (ja) 半導体装置の製造方法
JP4821778B2 (ja) 光電気化学エッチング装置
US8877610B2 (en) Method of patterning a substrate
US20220115238A1 (en) Etching method, method of manufacturing semiconductor chip, and method of manufacturing article
JP2017017072A (ja) 半導体チップの製造方法
JP2007035679A (ja) エッチングマスクおよびドライエッチング方法
CN103094169B (zh) 分离多个裸片的方法和分离多个裸片的处理装置
JP6970263B2 (ja) エッチング方法、半導体チップの製造方法及び物品の製造方法
JP5201229B2 (ja) 半導体素子の製造方法
CN117790418A (zh) 一种从晶圆切单得到裸片的方法
KR20210044394A (ko) 파워 반도체 다이싱 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170922

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180522

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180524

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180621

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181030

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181128

R151 Written notification of patent or utility model registration

Ref document number: 6444805

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151