JP6444805B2 - 半導体チップの製造方法 - Google Patents
半導体チップの製造方法 Download PDFInfo
- Publication number
- JP6444805B2 JP6444805B2 JP2015097629A JP2015097629A JP6444805B2 JP 6444805 B2 JP6444805 B2 JP 6444805B2 JP 2015097629 A JP2015097629 A JP 2015097629A JP 2015097629 A JP2015097629 A JP 2015097629A JP 6444805 B2 JP6444805 B2 JP 6444805B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- catalyst
- semiconductor
- manufacturing
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Weting (AREA)
- Dicing (AREA)
Description
第1実施形態に係る半導体チップの製造方法では、先ず、図1及び図2に示す半導体基板10を準備する。
マスク層20は、互いから離間しており、複数の第1部分11と第2部分12とを規定している。第1部分11は、半導体基板10のうちマスク層20によって覆われた部分である。第2部分12は、半導体基板10のうちマスク層20によって覆われていない部分、即ち、露出した部分である。ここで説明する方法では、半導体基板10を第2部分12の位置で切断する。
以上のようにして、半導体基板10を、図11に示す複数の半導体チップ10’へと個片化する。
次に、第2実施形態に係る半導体チップの製造方法について説明する。なお、各工程の条件等は、断り書きがない限り、第1実施形態において説明したものと同様である。
次に、第3実施形態に係る半導体チップの製造方法について説明する。なお、各工程の条件等は、断り書きがない限り、第1実施形態において説明したものと同様である。
次に、第4実施形態に係る半導体チップの製造方法について説明する。なお、各工程の条件等は、断り書きがない限り、第1実施形態において説明したものと同様である。
以下に、当初の特許請求の範囲に記載していた発明を付記する。
[1]
半導体基板上に複数のマスク層を互いから離間するように形成して、前記半導体基板のうち前記複数のマスク層によって覆われた複数の第1部分と、前記半導体基板のうち露出した領域である第2部分とを規定することと、
前記第2部分上に触媒からなる不連続層を形成することと、
前記触媒の存在下で前記第2部分を部分的にエッチングして、前記第2部分の機械的強度を低減させることと、
その後、前記第2部分の位置で前記半導体基板を機械的手法によって切断することと
を含んだ半導体チップの製造方法。
[2]
前記機械的手法はダイシングブレードを用いた方法である項1に記載の半導体チップの製造方法。
[3]
前記機械的手法は半導体基板の厚さ方向に圧力を加える方法である項1に記載の半導体チップの製造方法。
[4]
前記機械的手法は前記複数の第1部分の配列方向に引っ張る方法である項1に記載の半導体チップの製造方法。
[5]
前記半導体基板はSiCからなる項1に記載の半導体チップの製造方法。
[6]
前記触媒は前記第2部分より小さい粒径であることを特徴とする項1に記載の半導体チップの製造方法。
[7]
半導体基板の一方の主面に絶縁層又は金属層を形成することと、
前記絶縁層又は金属層上に剥離シートを貼り付けることと、
前記半導体基板の他方の主面に複数のマスク層を形成して、前記半導体基板のうち前記複数のマスク層によって覆われた複数の第1部分と、前記半導体基板のうち露出した領域である第2部分とを規定することと、
前記第2部分上に触媒からなる層を形成することと、
前記触媒の存在下で前記第2部分に対してエッチングを行い、前記第2部分の位置に、底部の少なくとも一部が前記絶縁層又は金属層に到達した溝を形成することと、
前記溝の位置で前記絶縁層又は金属層を前記エッチングとは異なる加工処理に供して、前記絶縁層又は金属層を分割することと
を含んだ半導体チップの製造方法。
[8]
前記加工処理は、薬液を用いた湿式エッチング、プラズマガスを用いた乾式エッチング、及び機械的手法による切断の何れかである項7に記載の半導体チップの製造方法。
[9]
前記加工処理は等方性エッチングである項7に記載の半導体チップの製造方法。
[10]
分割した前記絶縁層又は金属層から前記剥離シートを剥離することを更に含む項7乃至9の何れか1項に記載の半導体チップの製造方法。
[11]
前記絶縁層は酸化シリコン又は窒化シリコンを含む項7乃至10の何れか1項に記載の半導体チップの製造方法。
[12]
半導体基板上に複数のマスク層を形成して、前記半導体基板のうち前記複数のマスク層によって覆われた複数の第1部分と、前記半導体基板のうち露出した領域である第2部分とを規定することと、
前記第2部分上に第1触媒からなる不連続層を形成することと、
前記第1触媒の存在下で前記第2部分をエッチングして、前記第2部分の一部を除去することと、
その後、前記第2部分の残留部に第2触媒からなる層を形成することと、
前記第2触媒の存在下で前記残留部をエッチングして、前記残留部を除去することと
を含んだ半導体チップの製造方法。
Claims (4)
- 半導体基板上に複数のマスク層を互いから離間するように形成して、前記半導体基板のうち前記複数のマスク層によって覆われた複数の第1部分と、前記半導体基板のうち露出した領域である第2部分とを規定することと、
前記第2部分上に触媒からなる不連続層を形成することと、
前記触媒の存在下で前記第2部分を部分的にエッチングして、前記第2部分の機械的強度を低減させることと、
その後、前記第2部分の位置で前記半導体基板を機械的手法によって切断することと
を含み、
前記機械的手法はダイシングブレードを用いた方法であり、前記触媒は前記第2部分より小さい粒径である半導体チップの製造方法。 - 半導体基板上に複数のマスク層を互いから離間するように形成して、前記半導体基板のうち前記複数のマスク層によって覆われた複数の第1部分と、前記半導体基板のうち露出した領域である第2部分とを規定することと、
前記第2部分上に触媒からなる不連続層を形成することと、
前記触媒の存在下で前記第2部分を部分的にエッチングして、前記第2部分の機械的強度を低減させることと、
その後、前記第2部分の位置で前記半導体基板を機械的手法によって切断することと
を含み、
前記機械的手法は半導体基板の厚さ方向に圧力を加える方法であり、前記触媒は前記第2部分より小さい粒径である半導体チップの製造方法。 - 半導体基板上に複数のマスク層を互いから離間するように形成して、前記半導体基板のうち前記複数のマスク層によって覆われた複数の第1部分と、前記半導体基板のうち露出した領域である第2部分とを規定することと、
前記第2部分上に触媒からなる不連続層を形成することと、
前記触媒の存在下で前記第2部分を部分的にエッチングして、前記第2部分の機械的強度を低減させることと、
その後、前記第2部分の位置で前記半導体基板を機械的手法によって切断することと
を含み、
前記機械的手法は前記複数の第1部分の配列方向に引っ張る方法であり、前記触媒は前記第2部分より小さい粒径である半導体チップの製造方法。 - 前記半導体基板はSiCからなる請求項1乃至3の何れか1項に記載の半導体チップの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015097629A JP6444805B2 (ja) | 2015-05-12 | 2015-05-12 | 半導体チップの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015097629A JP6444805B2 (ja) | 2015-05-12 | 2015-05-12 | 半導体チップの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016213385A JP2016213385A (ja) | 2016-12-15 |
JP6444805B2 true JP6444805B2 (ja) | 2018-12-26 |
Family
ID=57552076
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015097629A Active JP6444805B2 (ja) | 2015-05-12 | 2015-05-12 | 半導体チップの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6444805B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019108366A1 (en) * | 2017-11-28 | 2019-06-06 | Board Of Regents, The University Of Texas System | Catalyst influenced pattern transfer technology |
JP7134778B2 (ja) * | 2018-08-09 | 2022-09-12 | 株式会社東芝 | 処理システム |
JP7080781B2 (ja) * | 2018-09-26 | 2022-06-06 | 株式会社東芝 | 多孔質層の形成方法、エッチング方法、物品の製造方法、半導体装置の製造方法、及びめっき液 |
EP3931863A4 (en) | 2019-02-25 | 2023-04-26 | Board of Regents, The University of Texas System | LARGE SURFACE METROLOGY AND PROCESS CONTROL FOR ANISOTROPIC CHEMICAL ETCHING |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001148358A (ja) * | 1999-11-19 | 2001-05-29 | Disco Abrasive Syst Ltd | 半導体ウェーハ及び該半導体ウェーハの分割方法 |
JP2004259872A (ja) * | 2003-02-25 | 2004-09-16 | Canon Inc | 基板分割方法 |
JP4275096B2 (ja) * | 2005-04-14 | 2009-06-10 | パナソニック株式会社 | 半導体チップの製造方法 |
WO2010114887A1 (en) * | 2009-03-31 | 2010-10-07 | Georgia Tech Research Corporation | Metal-assisted chemical etching of substrates |
JP5322173B2 (ja) * | 2009-09-07 | 2013-10-23 | 国立大学法人 宮崎大学 | 微細流路の形成方法 |
-
2015
- 2015-05-12 JP JP2015097629A patent/JP6444805B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016213385A (ja) | 2016-12-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102271693B1 (ko) | 에칭 방법, 물품 및 반도체 장치의 제조 방법, 및 에칭액 | |
JP6441025B2 (ja) | 半導体チップの製造方法 | |
US10854466B2 (en) | Etching method, method of manufacturing semiconductor chip, and method of manufacturing article | |
JP6444805B2 (ja) | 半導体チップの製造方法 | |
TWI647112B (zh) | Etching method, method of manufacturing semiconductor wafer, and method of manufacturing article | |
TWI671812B (zh) | 半導體晶片之製造方法、半導體晶片及半導體裝置 | |
US9437441B2 (en) | Methods for etching substrate and semiconductor devices | |
JP5228381B2 (ja) | 半導体装置の製造方法 | |
JP4151560B2 (ja) | 半導体装置の製造方法 | |
US20220115238A1 (en) | Etching method, method of manufacturing semiconductor chip, and method of manufacturing article | |
JP2007042857A (ja) | 半導体発光素子と半導体素子の製造方法及び半導体発光装置 | |
US8877610B2 (en) | Method of patterning a substrate | |
JP2009283762A (ja) | 窒化物系化合物半導体ledの製造方法 | |
JP2016167574A (ja) | 半導体装置の製造方法 | |
JP4821778B2 (ja) | 光電気化学エッチング装置 | |
JP2018022926A (ja) | エッチング方法、半導体チップの製造方法及び物品の製造方法 | |
JP6246956B1 (ja) | エッチング方法、半導体チップの製造方法及び物品の製造方法 | |
JP6970263B2 (ja) | エッチング方法、半導体チップの製造方法及び物品の製造方法 | |
CN106298635B (zh) | 半导体器件的制造方法 | |
CN103094169A (zh) | 分离多个裸片的方法和分离多个裸片的处理装置 | |
JP2010199182A (ja) | 半導体装置の製造方法 | |
KR20210044394A (ko) | 파워 반도체 다이싱 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170922 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180522 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180524 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180621 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181030 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181128 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6444805 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |