CN103094169B - 分离多个裸片的方法和分离多个裸片的处理装置 - Google Patents

分离多个裸片的方法和分离多个裸片的处理装置 Download PDF

Info

Publication number
CN103094169B
CN103094169B CN201210441776.8A CN201210441776A CN103094169B CN 103094169 B CN103094169 B CN 103094169B CN 201210441776 A CN201210441776 A CN 201210441776A CN 103094169 B CN103094169 B CN 103094169B
Authority
CN
China
Prior art keywords
carrier
nude film
chemical modification
character
parts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210441776.8A
Other languages
English (en)
Other versions
CN103094169A (zh
Inventor
曼弗雷德·恩格尔哈德特
彼得拉·菲舍尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN103094169A publication Critical patent/CN103094169A/zh
Application granted granted Critical
Publication of CN103094169B publication Critical patent/CN103094169B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Weting (AREA)
  • Dicing (AREA)

Abstract

本发明涉及分离多个裸片的方法和分离多个裸片的处理装置，其中，该方法包括：通过化学改变要从包括多个裸片的载体中去除的位于裸片之间的一个或多个部分的性质，限定要去除的一个或多个部分；在至少一个裸片上进行前段制程FEOL工序，以形成至少一个半导体器件；以及选择性地去除载体的性质被化学改变了的一个或多个部分，以沿着所去除的一个或多个部分分离裸片。

Description

分离多个裸片的方法和分离多个裸片的处理装置
技术领域
各实施方式总体上涉及分离多个裸片（die）的方法和分离多个裸片的处理装置。
背景技术
目前，诸如在对基于碳化硅SiC的产品（例如，基于SiC的芯片、基于SiC的裸片、在SiC或SiC衬底上制造的芯片）进行晶片切片时，机械锯切用于分离半导体芯片。现有的方法产生非常高的处理成本。机械锯切SiC可造成损失，例如，形成裂缝，这种损伤会不利地影响性质和产量。而且，锯切工序非常昂贵，并且会影响芯片的质量或者甚至功能。为了降低处理成本并且提高裸片质量，提供了一种新方法，用于对基于SiC的芯片进行芯片分离。
发明内容
各实施方式提供了一种分离多个裸片的方法。该方法可包括：通过化学改变要从包括多个裸片的载体中去除的位于裸片之间的一个或多个部分的性质，限定要去除的这一个或多个部分；在至少一个裸片上进行前段制程工序，以形成至少一个半导体器件；以及选择性地去除性质被化学改变了的载体的这一个或多个部分，以沿着所去除的这一个或多个部分分离裸片。
附图说明
在图中，相似的参考字符通常表示所有不同示图中相同的部件。附图不必按比例绘出，而是通常重点示出本发明的原理。在以下描述中，参看以下附图描述本发明的各实施方式，其中：
图1示出了根据一个实施方式分离多个裸片的方法；
图2A到图2J示出了根据一个实施方式分离多个裸片的方法；
图3A到图3C示出了根据一个实施方式分离多个裸片的方法；
图4示出了根据一个实施方式分离多个裸片的处理装置。
具体实施方式
以下具体描述参考附图，这些附图通过例示，示出了可实践本发明的具体细节和实施方式。
用语“示例性”在本文中用于表示“用作实例、例子或示例”。本文中描述为“示例性”的任何实施方式或设计不需要理解为优选于或优于其他实施方式或设计。
用语“…上”在本文中用于描述在一侧或表面“之上”形成一个特征（例如一层），可用于表示在所表示的侧或表面上直接（例如与这个侧边或表面直接接触）形成这个特征（例如一层）。用语“…上”在本文中用于描述在一侧或表面“之上”形成一个特征（例如一层），可用于表示通过配置在所表示的侧或表面与所形成的层之间的一个或多个额外的层，在所表示的侧或表面上间接形成这个特征（例如一层）。
各实施方式涉及一种分离芯片（例如，硅芯片、碳化硅芯片、基于SiC技术的芯片）的方法。芯片分离可基于避免形成裂缝的单位工序（例如沉积工序、湿法化学蚀刻、电化学工序、以及等离子蚀刻工序）进行。
在进行传统的机械锯切工序的过程中，损坏切口区域时，例如，锯穿切口区域时，各实施方式涉及化学改变切口区域以及选择性地去除为了分离裸片而化学改变性质的切口区域，而不机械锯切这些切口区域。
各实施方式涉及基于裸片之间的部分的电化学蚀刻（即，SiC的电化学分离）分离SiC衬底的方法。
各种实施方式涉及应用SiC的电化学蚀刻进行芯片分离，以代替机械锯切工序，从而消除机械锯切损伤。
各种实施方式提供了一种分离裸片的新方法，其在完成前段制程工序之前，限定部分裸片并且化学改变切口区域，以进行选择性去除；因此，该工序与传统的晶片切片工序不同，在传统的晶片切片工序中，在完成所有的前段制程工序之后进行裸片分离。
图1示出了根据一个实施方式分离多个裸片的方法。
该方法包括：通过化学改变要从包括多个裸片的载体中去除的位于裸片之间的一个或多个部分的性质，从而限定这一个或多个部分（步骤110）；在至少一个裸片上进行前段制程FEOL工序，以形成至少一个半导体器件（步骤120）；以及选择性地去除载体的性质被化学改变了的一个或多个部分，以沿着所去除的一个或多个部分分离裸片（步骤130）。
图2A到图2J示出了根据一个实施方式分离多个裸片的方法。
载体202可包括半导体晶片，例如，半导体衬底。载体202可包括硅。载体202可包括碳化硅。载体202可包括多个裸片，其中，多个裸片可形成在载体202内。载体202可包括第一载体侧204和第二载体侧206，其中，第一载体侧204可被配置为朝着与第二载体侧206所朝着的方向212相反的方向208。
在图2A中，可在第一载体侧204上形成第一层214，例如辅助第一层214。第一层214例如可直接形成在第一载体侧204上。可在第二载体侧206上形成第二层216，例如辅助第二层216。第二层216例如可直接形成在第二载体侧206上。第一层214和第二层216可在单个步骤中形成（例如，沉积）。第一层214可沉积（例如生长）在第一载体侧204上。第二层216可沉积（例如生长）在第二载体侧206上。第一层214和第二层216可包括相同的材料。第一层214和第二层216可包括不同的材料。第一层214和第二层216可包括二氧化硅SiO2。可通过各种沉积技术沉积第一层214和第二层216，例如二氧化硅的化学气相沉积、溅射、热氧化。
在图2B中，可在第一载体侧204上形成第三层218，例如辅助第三层218。第三层218例如可直接形成在第一层214上。可在第二载体侧206上形成第四层222，例如辅助第四层222。第四层222例如可直接形成在第二层216上。第三层218和第四层222可在单个步骤中形成。第三层218可直接沉积（例如生长）在第一层214上。第四层222可直接沉积（例如生长）在第二层216上。第三层218和第四层222可包括相同的材料。第三层218和第四层222可包括多晶硅。
载体202可包括多个裸片224a、224b。图中示出了两个裸片224a、224b，然而，多个裸片不限于两个裸片，而可以包括一个或多个裸片，例如3、4、5、6、7、8、9、10个或者甚至更多的裸片，例如几十或几百个裸片。每个裸片224a、224b可限定为长×宽的尺寸，例如每个裸片224a、224b可包括200μm×200μm的裸片，例如每个裸片224a、224b可包括300μm×300μm的裸片。要从载体202中去除的一个或多个部分226可通过化学改变要去除的一个或多个部分226的性质来限定。要去除的一个或多个部分226可位于裸片224a、224b之间。
在图2C中，可包括光致抗蚀剂层的掩模层228可在第一载体侧204上形成。可在第一载体侧204上形成该掩模层228，例如，可在第三层218上直接形成光致抗蚀剂层228，例如，可在第一层214上形成光致抗蚀剂层228。
掩模层228可被配置为允许化学改变一个或多个部分226，并且保护裸片224a、224b不被化学改变。可化学改变位于裸片224a、224b之间的要去除的一个或多个部分226的性质，然而，可保护裸片224a、224b不被化学改变。掩模层228可被配置为允许第一层214和第三层218的在一个或多个部分226上形成的部分被去除，并且保护第一层214和第三层218的在裸片224a、224b上形成的部分不被去除。
使用光刻法，可处理掩模层228，从而形成蚀刻掩模，在以下蚀刻步骤中，该蚀刻掩模露出第三层218的在一个或多个部分226上形成的部分，并且该蚀刻掩模保护第三层218的在多个裸片224a、224b上形成的部分不执行以下蚀刻步骤。
可去除第三层218的在一个或多个部分226上形成的部分。可去除在第二载体侧206上形成的第四层222。可对第三层218的在一个或多个部分226上形成的去除部分和在第二载体侧206上形成的第四层222进行蚀刻，例如等离子蚀刻、化学蚀刻。
掩模层228可形成蚀刻掩模，在以下蚀刻步骤中，该蚀刻掩模露出第一层214的在一个或多个部分226上形成的部分，并且该蚀刻掩模保护第一层214的在多个裸片224a、224b上形成的部分不执行以下蚀刻步骤。
可去除第一层214的在一个或多个部分226上形成的部分。可去除在第二载体侧206上形成的第二层216。可对第一层214的在一个或多个部分226上形成的去除部分和在第二载体侧206上形成的第二层216进行蚀刻，例如等离子蚀刻、化学蚀刻。可在单个步骤中或在单独的蚀刻步骤中蚀刻第三层218、第一层214、第二层216以及第四层222。
在图2D中，去除第三层218和第一层214的在第一载体侧204上形成的部分以及在第二载体侧206上形成的第二层216和第四层222之后，可去除掩模层228，例如，化学去除、化学溶解。第一层214和第三层218的部分可保留在载体202的多个裸片224a、224b上。
可化学改变（例如电化学改变）要去除的一个或多个部分226的性质。要去除的一个或多个部分226的性质可通过蚀刻工序（例如在电解液中电化学蚀刻要去除的一个或多个部分226）而化学改变。
在图2E中，可在第二载体侧206上（例如直接）沉积导电层232，例如包括镍的导电层。导电层232可用作电极。导电层232可包括金属、金属化合物、金属合金。其中，导电层232可包括铜和铁中的至少一种，例如包含铜和铁中的至少一种的化合物、包含铜和铁中的至少一种的合金，然后，在沉积导电层232之前，可在侧206上沉积扩散屏障，例如，Ti、TiN、Ta、TaN。扩散屏障可沉积在侧206和导电层232之间（例如，直接在侧206上），以防止铜和铁中的至少一种扩散到侧206中。
化学改变要去除的一个或多个部分226的性质可包括将要去除的一个或多个部分电化学地转换成多孔材料。
在图2F中，可执行在电解液中的电化学蚀刻，例如，在氢氟酸HF中的电化学蚀刻，从而通过阳极氧化，将露出的一个或多个部分226化学改变为多孔碳化硅SiC。在第一载体侧204上，可对着电解液露出一个或多个部分226。在位于电解液内的相对电极236和另一个电极（例如，工作电极234）之间，可通过电解液施加电流（例如，电气流）。工作电极234可经由第二载体侧206与要去除的一个或多个部分226电连接。
工作电极234可位于第二载体侧206上。工作电极234可与第二载体侧206上所形成的导电层232电接触。相对电极236可通过第一载体侧204定位，从而载体202位于工作电极234与相对电极236之间。通过化学改变位于裸片224a、224b之间的要去除的一个或多个部分226的性质，例如，使用阳极氧化工序，将一个或多个部分226从碳化硅变成多孔碳化硅，可限定要从载体202中去除的一个或多个部分226。
第一载体侧204和第二载体侧206中的至少一个可包括半导体晶片的前侧或后侧。半导体晶片的前侧可包括半导体晶片的可形成半导体器件（例如，有源器件）的一侧。第一载体侧204可包括半导体晶片前侧。第二载体侧206可包括半导体晶片后侧。
延伸通过从第一载体侧204到第二载体侧206的载体202的整个高度的一个或多个部分226例如可从碳化硅化学改变为多孔碳化硅。如果将延伸通过从第一载体侧204到第二载体侧206的载体202的整个高度的一个或多个部分226化学改变为多孔碳化硅，即，在从第一载体侧204到第二载体侧206的载体202的整个高度上形成碳化硅，那么稍后在后段工序中，避免了对第二载体侧206的背面研磨，即，研磨。
如果化学改变为多孔碳化硅的一个或多个部分226没有在从第一载体侧204到第二载体侧206的载体202的整个高度上延伸，即，未在从第一载体侧204到第二载体侧206的载体202的整个高度上形成碳化硅，那么稍后在后段工序中，会对第二载体侧206进行背面研磨，即，研磨。
在图2G中，可去除保留在载体202的多个裸片224a、224b上的第一层214和第三层218，例如，化学去除、蚀刻。可去除导电层232，例如，化学去除、蚀刻。可将要去除的一个或多个部分226热氧化为氧化物材料。通过将一个或多个部分226从多孔碳化硅化学改变为二氧化硅，例如，通过将多孔碳化硅SiC进行热氧化作用而产生二氧化硅SiO2，可进一步化学改变一个或多个部分226的性质。
在图2H中，可在至少一个裸片224a、224b上进行前段制程FEOL工序，以形成至少一个半导体器件238，例如，二极管、晶体管、双极结型晶体管、场效应晶体管、电阻器、电容器、电感器、晶闸管。前段制程FEOL工序包括用于形成半导体器件的有源电部件的至少一个工序。前段制程FEOL工序包括在半导体晶片的前侧上进行前段制程FEOL工序。
在现有的切片方法中，在限定晶片的用于进行切片的部分之前，即，进行机械锯切之前，完成所有前段制程工序。根据各实施方式，将晶片（例如，载体202）限定为裸片区域224a、224b，并且在完成前段制程工序之前，化学改变要去除的部分，以分离裸片224a、224b。
在选择性地去除载体202的性质被化学改变了的一个或多个部分226、以沿着所去除的一个或多个部分226分离裸片224a、224b之前，可在支持体上安装载体202。
在图2I中，载体202可安装在支持材料242上，例如，胶带、箔片上。第一载体侧204可位于支持材料242上，从而支持材料242可保持载体202。分离时，支持材料242可从第一载体侧204保持裸片224a、224b。支持材料242可另外由可包括平台的另一支持材料244支持。
在图2J中，可选择性地去除载体202的性质被化学改变了的一个或多个部分226，以沿着所去除的一个或多个部分226分离裸片。通过蚀刻，例如，等离子蚀刻、化学蚀刻、使用缓冲的氢氟酸进行化学蚀刻，可选择性地去除一个或多个部分226。
去除包括二氧化硅的一个或多个部分226（即，切口区域），从而在支持材料242上留下分离的裸片224a、224b，即，芯片。
与机械锯切未化学改变的SiC相比，通过机械锯切，甚至可去除一个或多个部分226，从而减少形成或者甚至不形成芯片的裂缝。如果要通过机械锯切去除一个或多个部分226，那么一个或多个部分226（即，进行机械锯切的切口区域）必须足够宽，以容纳锯片的宽度。例如，通过显微镜检查法、例如扫描电子显微镜检查法，检查裸片224a、224b的边缘，表明新的分离方法进行的芯片分离不会造成任何锯切损伤和破裂。
图3A到图3C示出了根据另一实施方式分离多个裸片的方法。与图1和图2A到图2J的方法中所述的特征相同的特征由相同的参考符号表示。
载体202可包括硅。在图3A中，可包括氮化硅层的掩模层228可在第一载体侧204上形成。掩模层228可在第一载体侧上形成。掩模层228可被配置为允许一个或多个部分226化学改变，并且保护裸片224a、224b不被化学改变。
与上述实施方式一样，可化学改变位于裸片224a、224b之间的要去除的一个或多个部分226的性质，然而，可保护裸片224a、224b不被化学改变。化学改变要去除的一个或多个部分226的性质，可包括电化学改变要去除的一个或多个部分226的性质。
然而，可使用硅的局部氧化LOCOS工序，化学改变要化学变化的一个或多个部分226。使用LOCOS工序，可热氧化载体202的一个或多个部分226，以形成二氧化硅。可从第一载体侧204执行LOCOS工序，即，热氧化。根据另一实施方式，通过从第一载体侧204注入氧SIMOX工序而进行的分离可用于将一个或多个部分226从硅化学改变为二氧化硅。
如图3B中所示，通过LOCOS工序化学改变为二氧化硅的一个或多个部分226可具有一定高度，例如，范围在大约0.1μm到大约0.5μm之间的高度，例如大约0.2μm到大约0.4μm，从第一载体侧204在载体202中朝着第二载体侧206延伸。因此，化学改变为二氧化硅的一个或多个部分226未延伸通过从第一载体侧204到第二载体侧206的载体202的整个高度，即，未在从第一载体侧204到第二载体侧206的载体202的整个高度上形成二氧化硅，所以稍后在后段工序中，可能执行第二载体侧206的背面研磨，即，研磨。
在图3C中，可去除掩模层228。可在至少一个裸片224a、224b上进行前段制程FEOL工序，以形成至少一个半导体器件238，例如，二极管、晶体管、双极结型晶体管、场效应晶体管、电阻器、电容器、电感器、晶闸管。前段制程FEOL工序包括用于形成半导体器件的有源电部件的至少一个工序。前段制程FEOL工序包括在半导体晶片的前侧上进行前段制程FEOL工序。
在选择性地去除载体202的性质被化学改变了的一个或多个部分226、以沿着所去除的一个或多个部分226分离裸片224a、224b之前，可在支持体上安装载体202。
载体202可安装在支持材料242上，例如如图2J中所述。第一载体侧204可位于支持材料242上，从而支持材料242可保持载体202。在分离时，支持材料242可从第一载体侧204保持裸片224a、224b。支持材料242可另外由可包括平台的另一支持材料244支持。
载体202的性质被化学改变了的一个或多个部分226可被选择性地去除，以沿着所去除的一个或多个部分226分离裸片。通过蚀刻，例如，等离子蚀刻、化学蚀刻、使用缓冲的氢氟酸进行化学蚀刻，可选择性地去除一个或多个部分226。
去除包括二氧化硅的一个或多个部分226（即，切口区域），从而在支持材料242上留下分离的裸片224a、224b，即，芯片。
在图4中，提供了用于分离多个裸片224a、224b的处理装置446。处理装置446可包括：选择设备448，被配置为通过化学改变要从包括多个裸片224a、224b的载体202中去除的位于裸片之间的一个或多个部分226的性质，限定一个或多个部分226；处理设备452，被配置为在至少一个裸片224a、224b上进行前段制程FEOL工序，以形成至少一个半导体器件238；以及去除设备454，被配置为选择性地去除载体202的性质被化学改变了的一个或多个部分226，以沿着所去除的一个或多个部分分离裸片224a、224b。根据图1、图2A到图2J、以及图3A到图3C中所述的方法，选择设备448可被配置为通过化学改变要去除的位于裸片224a、224b之间的一个或多个部分226的性质，限定从包括多个裸片224a、224b的载体202中去除的一个或多个部分226。根据图1、图2A到图2J、以及图3A到图3C中所述的方法，处理设备452可被配置为在至少一个裸片224a、224b上进行前段制程FEOL工序，以形成至少一个半导体器件238。根据图1、图2A到图2J、以及图3A到图3C中所述的方法，去除设备454可被配置为选择性地去除载体202的性质被化学改变了的一个或多个部分226，以沿着所去除的一个或多个部分分离裸片224a、224b。
根据各实施方式，提供了一种分离多个裸片的方法。该方法可包括：通过化学改变要从包括多个裸片的载体中去除的位于裸片之间的一个或多个部分的性质，从而限定要去除的一个或多个部分；在至少一个裸片上进行前段制程FEOL工序，以形成至少一个半导体器件；以及选择性地去除载体的性质被化学改变了的一个或多个部分，以沿着所去除的一个或多个部分分离裸片。
根据一个实施方式，限定要从载体中去除的一个或多个部分包括化学改变位于裸片之间的要去除的一个或多个部分的性质并且保护裸片不被化学改变。
根据一个实施方式，化学改变要去除的一个或多个部分的性质包括电化学改变要去除的一个或多个部分的性质。
根据一个实施方式，化学改变要去除的一个或多个部分的性质包括通过蚀刻工序化学改变要去除的一个或多个部分的性质。
根据一个实施方式，化学改变要去除的一个或多个部分的性质包括在电解液中电化学蚀刻要去除的一个或多个部分。
根据一个实施方式，化学改变要去除的一个或多个部分的性质包括将要去除的一个或多个部分电化学转换为多孔材料。
根据一个实施方式，限定要从载体中去除的一个或多个部分包括在第一载体侧上形成至少一层并且配置层，从而允许化学改变一个或多个部分并且保护裸片不被化学改变。
根据一个实施方式，限定要从载体中去除的一个或多个部分包括将在第一载体侧上的一个或多个部分暴露给电解液，并且在位于电解液中的电极与经由第二载体侧电连接至要去除的一个或多个部分的另一个电极之间通过电解液施加电流。
根据一个实施方式，限定要从载体中去除的一个或多个部分包括将要去除的一个或多个部分热氧化为氧化物材料。
根据一个实施方式，限定要从载体中去除的一个或多个部分包括化学改变一个或多个部分，每个部分在第一载体侧和第二载体侧之间延伸，其中，第一载体侧和第二载体侧中的至少一个包括半导体晶片的前侧或后侧。
根据一个实施方式，限定要从载体中去除的一个或多个部分包括化学改变一个或多个部分，每个部分延伸通过从第一载体侧到第二载体侧的载体的整个高度，其中，第一载体侧和第二载体侧中的至少一个包括半导体晶片的前侧或后侧。
根据一个实施方式，在至少一个裸片上进行前段制程FEOL工序以形成至少一个半导体器件包括在至少一个裸片上进行前段制程FEOL工序，以形成以下器件组中的至少一个器件的至少一部分，器件组包括：二极管、晶体管、双极结型晶体管、场效应晶体管、电阻器、电容器以及电感器和晶闸管。
根据一个实施方式，在至少一个裸片上进行前段制程FEOL工序以形成至少一个半导体器件包括用于形成半导体器件的有源电部件的至少一个工序。
根据一个实施方式，在至少一个裸片上进行前段制程FEOL工序以形成至少一个半导体器件包括在半导体晶片的前侧上进行前段制程FEOL工序。
根据一个实施方式，方法还包括在选择性地去除载体的性质被化学改变了的一个或多个部分、以沿着所去除的一个或多个部分分离裸片之前，在支持体上安装载体。
根据一个实施方式，选择性地去除载体的性质被化学改变了的一个或多个部分包括通过化学蚀刻选择性地去除载体的一个或多个部分。
根据一个实施方式，选择性地去除载体的性质被化学改变了的一个或多个部分包括通过等离子蚀刻选择性地去除载体的一个或多个部分。
根据一个实施方式，限定要从包括多个裸片的载体中去除的一个或多个部分包括限定要从包括以下材料组中的至少一种材料的载体中去除的一个或多个部分，材料组包括：硅和碳化硅。
提供了一种分离多个裸片的处理装置。该处理装置可包括：选择设备，被配置为通过化学改变要从包括多个裸片的载体中去除的位于裸片之间的一个或多个部分的性质，从而限定要去除的一个或多个部分；处理设备，被配置为在至少一个裸片上进行前段制程FEOL工序，以形成至少一个半导体器件；以及去除设备，被配置为选择性地去除载体的性质被化学改变了的一个或多个部分，以沿着所去除的一个或多个部分分离裸片。
各实施方式提供了对裸片（例如，碳化硅裸片）进行芯片分离的工序以及等离子切片和机械锯切的替换方式，以从晶片无损伤地分离裸片，例如，碳化硅裸片。
尽管已经参考具体实施方式具体示出且描述了本发明，但是本领域的技术人员应理解的是，在不背离所附权利要求所限定的本发明的精神和范围的情况下，可在其内进行各种形式上和细节上的变化。这样，本发明的范围由所附权利要求表示，并且因此，旨在包含在与权利要求等同的含义和范围内的所有变化。

Claims (19)

1.一种分离多个裸片的方法，所述方法包括：
通过化学改变要从包括多个裸片的载体中去除的位于所述裸片之间的一个或多个部分的性质，限定要去除的所述一个或多个部分；
在至少一个裸片上进行前段制程FEOL工序，以形成至少一个半导体器件；以及
选择性地去除所述载体的性质被化学改变了的所述一个或多个部分，以沿着所去除的所述一个或多个部分分离所述裸片；
其中，在完成所述前段制程FEOL工序之前，化学改变要去除的所述一个或多个部分的性质。
2.根据权利要求1所述的方法，其中，限定要从载体中去除的一个或多个部分包括化学改变位于所述裸片之间的要去除的所述一个或多个部分的性质并且保护所述裸片不被化学改变。
3.根据权利要求1所述的方法，其中，化学改变要去除的所述一个或多个部分的性质包括电化学改变要去除的所述一个或多个部分的性质。
4.根据权利要求1所述的方法，其中，化学改变要去除的所述一个或多个部分的性质包括通过蚀刻工序化学改变要去除的所述一个或多个部分的性质。
5.根据权利要求1所述的方法，其中，化学改变要去除的所述一个或多个部分的性质包括在电解液中电化学蚀刻要去除的所述一个或多个部分。
6.根据权利要求1所述的方法，其中，化学改变要去除的所述一个或多个部分的性质包括将要去除的所述一个或多个部分电化学转换为多孔材料。
7.根据权利要求1所述的方法，其中，限定要从载体中去除的一个或多个部分包括在第一载体侧上形成至少一层并且配置所述层，从而允许化学改变所述一个或多个部分并且保护所述裸片不被化学改变。
8.根据权利要求1所述的方法，其中，限定要从载体中去除的一个或多个部分包括将在第一载体侧上的所述一个或多个部分暴露给电解液，并且在位于所述电解液中的电极与经由第二载体侧电连接至要去除的所述一个或多个部分的另一个电极之间通过所述电解液施加电流。
9.根据权利要求1所述的方法，其中，限定要从载体中去除的一个或多个部分包括将要去除的所述一个或多个部分热氧化为氧化物材料。
10.根据权利要求1所述的方法，其中，限定要从载体中去除的一个或多个部分包括化学改变所述一个或多个部分，每个部分在第一载体侧和第二载体侧之间延伸，其中，所述第一载体侧和所述第二载体侧中的至少一个包括半导体晶片的前侧或后侧。
11.根据权利要求1所述的方法，其中，限定要从载体中去除的一个或多个部分包括化学改变所述一个或多个部分，每个部分延伸通过从第一载体侧到第二载体侧的载体的整个高度，其中，所述第一载体侧和所述第二载体侧中的至少一个包括半导体晶片的前侧或后侧。
12.根据权利要求1所述的方法，其中，在至少一个裸片上进行前段制程FEOL工序以形成至少一个半导体器件包括在至少一个裸片上进行前段制程FEOL工序，以形成以下器件组中的至少一个器件的至少一部分，所述器件组包括：二极管、晶体管、双极结型晶体管、场效应晶体管、电阻器、电容器以及电感器和晶闸管。
13.根据权利要求1所述的方法，其中，在至少一个裸片上进行前段制程FEOL工序以形成至少一个半导体器件包括用于形成所述半导体器件的有源电部件的至少一个工序。
14.根据权利要求1所述的方法，其中，在至少一个裸片上进行前段制程FEOL工序以形成至少一个半导体器件包括在半导体晶片的前侧上进行前段制程FEOL工序。
15.根据权利要求1所述的方法，其中，所述方法还包括在选择性地去除所述载体的性质被化学改变了的所述一个或多个部分、以沿着所去除的所述一个或多个部分分离所述裸片之前，在支持体上安装所述载体。
16.根据权利要求1所述的方法，其中，选择性地去除所述载体的性质被化学改变了的所述一个或多个部分包括通过化学蚀刻选择性地去除所述载体的所述一个或多个部分。
17.根据权利要求1所述的方法，其中，选择性地去除所述载体的性质被化学改变了的所述一个或多个部分包括通过等离子蚀刻选择性地去除所述载体的所述一个或多个部分。
18.根据权利要求1所述的方法，其中，限定要从包括多个裸片的载体中去除的一个或多个部分包括限定要从包括以下材料组中的至少一种材料的载体中去除的一个或多个部分，所述材料组包括：硅和碳化硅。
19.一种分离多个裸片的处理装置，所述处理装置包括：
选择设备，被配置为通过化学改变要从包括多个裸片的载体中去除的位于所述裸片之间的一个或多个部分的性质，限定要去除的所述一个或多个部分；
处理设备，被配置为在至少一个裸片上进行前段制程FEOL工序，以形成至少一个半导体器件；以及
去除设备，被配置为选择性地去除所述载体的性质被化学改变了的所述一个或多个部分，以沿着所去除的所述一个或多个部分分离所述裸片；
其中，在完成所述前段制程FEOL工序之前，化学改变要去除的所述一个或多个部分的性质。
CN201210441776.8A 2011-11-07 2012-11-07 分离多个裸片的方法和分离多个裸片的处理装置 Active CN103094169B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/290,197 US20130115757A1 (en) 2011-11-07 2011-11-07 Method for separating a plurality of dies and a processing device for separating a plurality of dies
US13/290,197 2011-11-07

Publications (2)

Publication Number Publication Date
CN103094169A CN103094169A (zh) 2013-05-08
CN103094169B true CN103094169B (zh) 2015-10-28

Family

ID=48129065

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210441776.8A Active CN103094169B (zh) 2011-11-07 2012-11-07 分离多个裸片的方法和分离多个裸片的处理装置

Country Status (3)

Country Link
US (1) US20130115757A1 (zh)
CN (1) CN103094169B (zh)
DE (1) DE102012110616A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9219011B2 (en) 2013-08-29 2015-12-22 Infineon Technologies Ag Separation of chips on a substrate
US10551165B2 (en) * 2015-05-01 2020-02-04 Adarza Biosystems, Inc. Methods and devices for the high-volume production of silicon chips with uniform anti-reflective coatings

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1518072A (zh) * 2003-01-20 2004-08-04 新光电气工业株式会社 切割晶片的方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060043534A1 (en) * 2004-08-26 2006-03-02 Kirby Kyle K Microfeature dies with porous regions, and associated methods and systems
JP4741332B2 (ja) * 2005-09-30 2011-08-03 株式会社ディスコ ウエーハの加工方法
US20080064214A1 (en) * 2006-09-13 2008-03-13 Lam Research Corporation Semiconductor processing including etched layer passivation using self-assembled monolayer

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1518072A (zh) * 2003-01-20 2004-08-04 新光电气工业株式会社 切割晶片的方法

Also Published As

Publication number Publication date
US20130115757A1 (en) 2013-05-09
CN103094169A (zh) 2013-05-08
DE102012110616A1 (de) 2013-05-08

Similar Documents

Publication Publication Date Title
TWI506810B (zh) 發光二極體之製造方法
TWI528433B (zh) 用於電漿切割半導體晶圓的方法與設備
US7867879B2 (en) Method for dividing a semiconductor substrate and a method for producing a semiconductor circuit arrangement
EP2698807B1 (en) Method for producing silicon carbide semiconductor device
JP2004031526A (ja) ３族窒化物系化合物半導体素子の製造方法
US20150044856A1 (en) Method of separating semiconductor die using material modification
KR100824466B1 (ko) 레이저 다이싱을 위한 방법 및 장치
US8969175B2 (en) Method for producing singulated semiconductor devices
JP2010118573A (ja) 半導体装置の製造方法
WO2013152657A1 (zh) 一种垂直结构氮化镓基发光元件的制作方法
US9953906B2 (en) Method of manufacturing element chip, method of manufacturing electronic component-mounted structure, and electronic component-mounted structure
KR20170075702A (ko) 반도체 다이 싱귤레이션 방법
JP6100396B2 (ja) 半導体素子の製造方法および半導体素子
US9922899B2 (en) Method of manufacturing element chip and element chip
CN107180789B (zh) 元件芯片及其制造方法
JP2012134211A (ja) 半導体チップの製造方法
CN103094169B (zh) 分离多个裸片的方法和分离多个裸片的处理装置
US20170005001A1 (en) Semiconductor wafer, semiconductor device diced from semiconductor wafer, and method for manufacturing semiconductor device
JP2007042857A (ja) 半導体発光素子と半導体素子の製造方法及び半導体発光装置
JP6444805B2 (ja) 半導体チップの製造方法
JP2016167574A (ja) 半導体装置の製造方法
US10242912B2 (en) Integrated device dies and methods for singulating the same
JP2013207017A (ja) 炭化珪素半導体素子の製造方法
CN107622972B (zh) 用于加工晶片的方法和层堆叠
JP5201229B2 (ja) 半導体素子の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant