JP4741332B2 - ウエーハの加工方法 - Google Patents

ウエーハの加工方法 Download PDF

Info

Publication number
JP4741332B2
JP4741332B2 JP2005287016A JP2005287016A JP4741332B2 JP 4741332 B2 JP4741332 B2 JP 4741332B2 JP 2005287016 A JP2005287016 A JP 2005287016A JP 2005287016 A JP2005287016 A JP 2005287016A JP 4741332 B2 JP4741332 B2 JP 4741332B2
Authority
JP
Japan
Prior art keywords
wafer
region
protective tape
device region
chuck table
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005287016A
Other languages
English (en)
Other versions
JP2007096229A (ja
Inventor
隆俊 増田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Priority to JP2005287016A priority Critical patent/JP4741332B2/ja
Priority to US11/529,137 priority patent/US7622328B2/en
Publication of JP2007096229A publication Critical patent/JP2007096229A/ja
Application granted granted Critical
Publication of JP4741332B2 publication Critical patent/JP4741332B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67132Apparatus for placing on an insulating substrate, e.g. tape
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B28WORKING CEMENT, CLAY, OR STONE
    • B28DWORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/0005Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by breaking, e.g. dicing
    • B28D5/0017Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by breaking, e.g. dicing using moving tools
    • B28D5/0029Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by breaking, e.g. dicing using moving tools rotating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67092Apparatus for mechanical treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836Wafer tapes, e.g. grinding or dicing support tapes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Dicing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

本発明は、半導体ウエーハ等のウエーハを分割して複数のデバイスを得るウエーハの加工方法であって、特に、複数のデバイスが形成されたデバイス領域の周囲に外周余剰領域を有するウエーハを、デバイス領域のみを薄化してからデバイスに分割する加工方法に関する。
各種電子機器に用いられるデバイスの半導体チップは、一般に、円盤状の半導体ウエーハの表面に、ストリートと呼ばれる分割予定ラインで格子状の矩形領域を区画し、これら領域の表面に電子回路を形成してから、裏面を研削して薄化し、ストリートに沿って分割するといった方法で製造される。ところで、近年の電子機器の小型化・薄型化は顕著であり、これに伴って半導体チップもより薄いものが求められ、これは半導体ウエーハを従来よりも薄くする必要が生じるということになる。
ところが、半導体ウエーハを薄くすると剛性が低下するため、その後の工程での取扱いが困難になったり、割れやすくなったりする問題が生じる。そこで、半導体チップが形成された円形のデバイス領域のみを裏面側から研削して薄化し、その周囲の環状の外周余剰領域を比較的肉厚の補強部として形成することにより、薄化による上記問題が生じないようにすることが行われている。この場合、裏面側が研削されるので、肉厚の補強部は裏面側に突出する。このように外周部分だけ肉厚とする技術は、例えば特許文献1に開示されている。
特開平5−121384号公報
このような半導体ウエーハは、最終的には切削装置等で切断されて半導体チップに分割される。切削装置としては、真空チャック式の水平なチャックテーブル上に半導体ウエーハを吸着、保持し、上方から切削ブレードを切り込んで切断する形式のものがあり、半導体ウエーハは、通常、裏面に貼り付けられたダイシングテープに装着されたフレームで支持され、ダイシングテープ側をチャックテーブルに対面させて保持される。
ここで、半導体ウエーハが平板状であれば、その裏面全面がチャックテーブルに密着するので安定して保持されるが、上記のように外周部の裏面側に突出する肉厚の補強部があるものでは、安定した保持が困難である。そこで、凹状の半導体ウエーハの裏面に嵌合する形状にチャックテーブルを変更するか、あるいは補強部を研削して最終的には半導体ウエーハ全体を平板状に加工するなどして、半導体ウエーハをチャックテーブルに安定して保持することが行われている。ところが、これら手段は手間が掛かり生産性を低下させることになっていた。
よって本発明は、外周余剰領域に囲まれたデバイス領域のみを薄化し、次いでこのデバイス領域を分割して複数のデバイスを得る過程の効率化が図られるとともに、通常と同様にデバイスの分割作業を行うことができてコストの上昇が抑えられるウエーハの加工方法を提供することを目的としている。
本発明のウエーハの加工方法は、複数のデバイスが分割予定ラインによって表面に区画されたデバイス領域と、このデバイスの周囲に形成された外周余剰領域とを有するウエーハの加工方法であって、該ウエーハの表面側における分割予定ラインに、加工後に得ようとするデバイスの仕上がり厚さに相当する深さの分離溝を形成する分離溝形成工程と、デバイス領域および外周余剰領域の表面に紫外線照射によって粘着力が低下する特性を有する保護テープを貼着する保護テープ貼着工程と、保護テープ側を研削装置のチャックテーブルに対面させて該ウエーハを該チャックテーブルに保持し、その状態で露出するウエーハの裏面のデバイス領域に対応する部分を、デバイスの仕上がり厚さに相当する厚さに研削して、外周余剰領域に対応する部分に肉厚の補強部を形成するとともに、この補強部とデバイス領域、ならびに該デバイス領域中の各デバイスを保護テープによって互いに連結された状態とする研削工程と、該研削工程を経たウエーハをチャックテーブルから搬出するウエーハ搬出工程と、保護テープの補強部に貼着された領域に紫外線を照射してから、補強部を保護テープから離すとともにデバイス領域から分離させて、ウエーハをデバイス領域のみとして残存させるデバイス領域残存工程と、該ウエーハの裏面に、ダイシングテープを介してダイシングフレームを装着するダイシングフレーム装着工程とを備えることを特徴としている。
本発明によれば、ウエーハのデバイス領域に対応する部分を裏面側から研削する研削工程を経ると、薄化されたデバイス領域の厚さが分離溝に達することによりデバイス領域は、分割予定ラインの最外周部分を境界として補強部から分離するとともに、デバイス領域中の各デバイスが個々に分離した状態になるが、表面に貼着された保護テープによって補強部とデバイス領域、ならびにデバイス領域中の各デバイスは連結された状態となっている。この状態のウエーハを得ることによって、デバイスに分割する分割工程までのウエーハの取扱い性や耐損傷性が向上する。なお、この段階でデバイスは個々に分割されているため、この後、ダイシングテープを介してダイシングフレームを裏面に装着した後は、ダイシングテープから適宜な手段で複数のデバイスはピックアップされる。
本発明によれば、デバイス領域の周囲に外周余剰領域を有するウエーハから複数のデバイスを得るための工程の効率化が図られるとともに、通常と同様にデバイスの分割作業を行うことができてコストの上昇が抑えられるといった効果を奏する。
以下、図面を参照して、まず本発明に近似する加工方法を参考形態として説明する。
[1]参考形態の加工方法
図1の符号1は、シリコンウエーハ等からなる円盤状の半導体ウエーハ(以下、ウエーハと略称)である。加工前のウエーハ1の厚さは、例えば700μm程度であり、表面には、格子状のストリート(分割予定ライン)2によって矩形状の半導体チップ(デバイス)3が区画されている。これら半導体チップ3の表面には、電子回路が形成されている。複数の半導体チップ3が形成された領域は、ウエーハ1と同心の概ね円形状のデバイス領域5であり、このデバイス領域5の周囲に環状の外周余剰領域6が存在している。
参考形態は、ウエーハ1の裏面のデバイス領域5に対応する部分を研削してその部分を必要な厚さに薄化し、この薄化したデバイス領域5から個々の半導体チップ3を得る方法である。なお、以下の説明でウエーハ1における“表面”は電子回路が形成された側の面、“裏面”は表面とは反対側の電子回路が形成されていない側の面と定義する。
(1)分離溝形成工程
参考形態では、まずはじめに、デバイス領域5を薄化する前に、図2に示す切削装置20によって、ウエーハ1の表面側におけるデバイス領域5と外周余剰領域6との境界部に分離溝9を形成する。切削装置20は、回転駆動する真空チャック式のチャックテーブル21と、円筒状の切削ユニット22とを備えている。切削ユニット22は軸線が水平に設置され、この切削ユニット22の一端部には、図示せぬモータで回転駆動される切削ブレード23が同軸的に装着されている。
切削ユニット22は、チャックテーブル21上に保持されるウエーハ1に切り込むように、昇降駆動される。ウエーハ1は、表面を上側にして、かつ、中心をチャックテーブル21の回転中心に合わせて、チャックテーブル21上に保持される。そして、回転させた切削ブレード23を、デバイス領域5と外周余剰領域6との境界部分、すなわちデバイス領域5の外周縁に切り込むと同時にチャックテーブル21を回転させる。切削ブレード23の切り込み深さは、加工後に得ようとする半導体チップ3の仕上がり厚さ(例えば100〜25μm程度)に相当する深さであって、その深さと同等か、それよりも僅かに深い程度とする。チャックテーブル21が1回転することにより、図2および図3に示すようにデバイス領域5と外周余剰領域6との間に、上記深さの環状の分離溝9が形成される。
(2)保護テープ貼着工程
図4に示すように、ウエーハ1の表面全面、すなわちデバイス領域5および外周余剰領域6双方の表面に、紫外線照射によって粘着力が低下する特性を有する1枚の円形状の保護テープ7を貼り付ける。この保護テープ7としては、例えば、厚さ70〜200μm程度のポリオレフィン等の比較的柔軟な基材の片面に厚さ5〜20μm程度のアクリル系等の粘着剤を塗布した紫外線硬化型などが好適に用いられ、粘着剤をウエーハの表面に合わせて貼り付ける。紫外線照射による粘着力の低下特性としては、例えば、紫外線照射前の粘着力が2.06N/25mm、紫外線照射後で0.05N/25mm程度が有効である。この保護テープ7により、半導体チップの電子回路が保護される。
(3)研削工程
保護テープ7が表面に貼着されたウエーハ1のデバイス領域5に対応する裏面側を研削して、そのデバイス領域5を、上記の仕上がり厚さに薄化する。図5および図6は、そのために用いる研削装置10を示している。この研削装置10は、回転駆動する真空チャック式のチャックテーブル11と、研削ユニット12とを備えている。チャックテーブル11はウエーハ1よりも大きな円盤状で、その上面に載置されるウエーハ1を空気吸引によって吸着、保持する。このチャックテーブル11は、中心を軸として図示せぬモータにより回転させられる。
研削ユニット12は、円筒状のハウジング13内に組み込まれたスピンドル14がモータ15によって回転駆動させられると、スピンドル14の先端にフランジ16を介して固定されたカップホイール17が回転し、カップホイール17の下面の外周部に全周にわたって環状に配列されて固定された多数の砥石セグメント18が、ワークを研削するものである。砥石セグメント18の円形の研削軌跡の外径は、ウエーハ1のデバイス領域5の直径の半径にほぼ等しい。
チャックテーブル11と研削ユニット12とは、チャックテーブル11に対して研削ユニット12がオフセットされている。詳しくは、図6に示すように、環状に配列された多数の砥石セグメント18のうちの最もチャックテーブル11の内側に位置するものの刃先の刃厚(径方向長さ)のほぼ中央部分が、チャックテーブル11の中心を通る鉛直線L上に位置するように、相対位置が設定されている。
ウエーハ1は、保護テープ7側をチャックテーブル11の上面に対面させ、かつ、中心をチャックテーブル11の回転中心に合わせて、チャックテーブル11上に保持される。そして、カップホイール17を回転させながら研削ユニット12を降下させて、露出するウエーハ1の裏面に全ての砥石セグメント18を押し付け、かつ、チャックテーブル11を回転させることにより、裏面のデバイス領域5に対応する部分を研削して半導体チップ3の仕上がり厚さに薄化する。するとウエーハ1は、図7に示すようにデバイス領域5の周囲の外周余剰領域6に対応する部分に、元の厚さが残って裏面側に突出する環状の補強部8が形成されるとともに、薄化の研削が分離溝9に達することによりデバイス領域5と補強部8とは分断状態となる。しかしながら、分断された両者は保護テープ7によって互いに連結された状態となっている。
以上の研削工程を経たウエーハ1は、次のウエーハ搬出工程に移されるが、その前に、裏面を研磨処理あるいはエッチング処理したり、また、裏面に蒸着またはスパッタリング等の手法で金属薄膜が形成されるものがある。さらに、半導体チップ3を積層して使用する際の接着フィルムが裏面に貼られる場合もある。蒸着やスパッタリングで金属薄膜を形成する仕様のものは、その処理の際に溶融しないように上記保護テープ7は耐熱性を有するものが用いられる。
(4)ウエーハ搬出工程
薄化されたデバイス領域5と元の厚さの補強部8とが保護テープ7で連結された状態のウエーハ1を、研削装置10のチャックテーブル11から搬出し、次のデバイス領域残存工程に送り込む。
(5)デバイス領域残存工程
デバイス領域残存工程では、図8〜図10に示すウエーハ処理装置30によって、上記補強部8をデバイス領域5から分離させてデバイス領域5を残存させる。ウエーハ処理装置30は、ベース31と、ベース31上に設置された載置テーブル32とを備えている。載置テーブル32は、円筒状の固定台33の上部に、回転駆動される円盤状のターンテーブル34が取り付けられたものである。載置テーブル32の周囲には、ベース31に立てられたガイドポスト35に沿って昇降駆動される複数(図示例では4つ)の弧状のプッシャパッド36が、周方向に沿って、かつ等間隔をおいて配置されている。各プッシャパッド36は、上下方向の位置が互いに揃った状態で昇降する。
載置テーブル32の固定台33およびターンテーブル34の外径は同じであってウエーハ1のデバイス領域5の直径に等しく、ターンテーブル34上に、保護テープ7側を対面させてウエーハ1が同軸的に載置される。ウエーハ1は補強部8をクランプするなどの方法で載置テーブル32まで搬送される。この載置状態で、図9(a)に示すように、ウエーハ1の下面すなわち保護テープ7で覆われている表面は、デバイス領域5がターンテーブル34の上面に重なっており、補強部8がターンテーブル34からはみ出ている。
このように補強部8はターンテーブル34からはみ出ることになり、上記各プッシャパッド36は、ガイドポスト35の上方の位置から下降すると、はみ出た補強部8のみに当たるように、位置関係および形状が設定されている。また、ベース31上には、補強部8の下面に紫外線を照射する紫外線ランプ37が配設されている。この紫外線ランプ37は、照射方向が斜め上方に向いており、ベース31上に設置されたガイドレール38に沿って固定台33に対し進退するように設けられている。
デバイス領域残存工程を実施するには、上記ウエーハ処理装置30の全てのプッシャパッド36を上昇させてから、載置テーブル32のターンテーブル34上に、保護テープ7側を対面させてウエーハ1を同軸的に載置する。次に、図10に示すように、載置テーブル32側に移動させた紫外線ランプ37から紫外線を補強部8の下面に照射しながら、ターンテーブル34を少なくとも1回転させる。これによって、補強部8に貼着された保護テープ7の環状部分の全域にわたって紫外線が照射され、その貼着部分の粘着力が低下し、保護テープ7が補強部8から剥がれやすくなる。この動作が終了したら、紫外線ランプ37を退避させ、また、ターンテーブル34を停止させる。
なお、この参考形態では、1つの紫外線ランプ37とターンテーブル34の回転によって補強部8の全周に紫外線を照射する構成であるが、載置テーブル32上にウエーハ1を固定的に載置し、紫外線ランプ37を全周にわたる環状のものにしたり多数の紫外線ランプ37を環状に配置するといった構成で、補強部8の全周にわたって紫外線を照射できるようにしてもよい。
次に、図9(a)〜(b)に示すように、補強部8の上方に待機していたプッシャパッド36を下降させる。すると、図9(b)に示すように、保護テープ7で支持されていた状態の補強部8は、保護テープ7の粘着力が低下させられたことによりプッシャパッド36で押し下げられ、保護テープ7から離れてベース31上に落下する。すなわち補強部8はデバイス領域5から分離し、デバイス領域5のみが載置テーブル32上に残存する。なお、ベース31上に落下した補強部8は端材として適宜に回収される。
(6)ダイシングフレーム装着工程
この工程では、図11〜図12に示すようにして、ウエーハ処理装置30の載置テーブル32上に残存させたデバイス領域5のみのウエーハ1の上面すなわち裏面に、ダイシングテープ41を介して環状のダイシングフレーム42を装着する。ダイシングテープ41は、例えば、厚さ100μm程度のポリ塩化ビニルを基材とし、その片面に厚さ5μm程度でアクリル樹脂系の粘着剤が塗布されたものが用いられる。ダイシングテープ41はウエーハ1よりも大径の円形で、その外周部の粘着剤側に、環状のダイシングフレーム42が同心状に貼り付けられている。ダイシングフレーム42の内径は、デバイス領域5のみとなったウエーハ1の径よりも大径である。
ダイシングフレーム42をウエーハ1に装着するには、図11に示すように、まず、搬送アーム50の先端に設けられた真空チャック式のチャック部51の吸着パッド52に、ダイシングテープ41の、ダイシングフレーム42が貼り付けられていない非粘着剤側を吸着、保持する。そして、搬送アーム50によってダイシングテープ41およびダイシングフレーム42を、ウエーハ処理装置30の載置テーブル32上に載置されているウエーハ1の直上まで搬送し、さらに降下させて、ダイシングフレーム42がウエーハ1と同心状になる状態にダイシングテープ41をウエーハ1の上面(裏面)に貼り付ける。
次いで、図12に示すように、ウエーハ1の直径を上回る長さを有する押し付けローラ45によって、ウエーハ1の上面全面に対してダイシングテープ41を強く押し付け、貼り付け状態を強固にする。なお、この工程では、上記プッシャパッド36はダイシングフレーム42に干渉しない位置まで下げられる。
(7)分割工程
載置テーブル32上において、下面(表面)に保護テープ7が、また、上面(裏面)にダイシングテープ41が貼られたウエーハ1を、適宜な方法で裏返し、そのウエーハ1を、図13に示すように、上記搬送アーム50におけるチャック部51の吸着パッド52にダイシングフレーム42を吸着、保持して真空チャック式のチャックテーブル61上に搬送し、図14に示すようにチャックテーブル61上に載置する。チャックテーブル61上のウエーハ1は、保護テープ7が貼られた表面が上側、ダイシングテープ41が貼られた裏面が下側となっており、このウエーハ1を、チャックテーブル61上に吸着、保持する。
次に、図14(a)〜(b)に示すように、回転ローラ62に巻かれた強粘着テープ63を保護テープ7の外周部に押し付けて内周側に転動させることにより、保護テープ7を強粘着テープ63に巻き取ってウエーハ1から剥離させる。なお、チャックテーブル61に搬送中、または搬送後に、保護テープ7に対して紫外線を照射して予め保護テープ7の粘着力を低下させておくと、保護テープ7を容易に剥離させることができるので、この方法を採ることが望ましい。
このようにして保護テープ7を剥離させたウエーハ1は、半導体チップ3に分割するための装置に移され、その装置によってストリート2を切断して半導体チップ3に分割される。その分割装置としては、図2に示した切削装置20を流用して、チャックテーブル21上に保持したウエーハ1を切削ブレード23で切断して分割してもよく、また、分割専用の装置を用いても勿論よい。
参考形態によれば、はじめの分離溝形成工程でデバイス領域5と外周余剰領域6との境界部に分離溝9を形成し、研削工程でデバイス領域5のみを裏面側から研削して薄化すると、デバイス領域5の厚さは分離溝9まで達し、これによって補強部8とデバイス領域5とは分離溝9によって分離した状態になるが、表面に貼着された保護テープ7によって両者は連結された状態となっている。ウエーハ1がこの状態となることにより、半導体チップ3に分割する分割工程までのウエーハ1の取扱い性や耐損傷性が向上する。
そして分割工程では、補強部8が分離されてデバイス領域5のみとされたウエーハ1を分割するので、通常の平板状のチャックテーブル上にそのウエーハ1を保持して半導体チップ3に分割する作業を容易に行うことができる。補強部8の除去から半導体チップ3に分割するまでの過程が一連的に進むので効率的であり、また、半導体チップ3への分割も上記のように通常通りに行うことができるため、コストの上昇も抑えられる。
続いて、上記参考形態を基にして工程の内容を変更した本発明に係る一実施形態の加工方法を以下に説明する。
[2]一実施形態の加工方法
一実施形態の加工方法は、上記参考形態の最初の工程である分離溝形成工程が異なり、また、この後の保護テープ貼着工程からダイシングフレーム装着工程までは参考形態と全く同じで、最後の分割工程は省略される。したがって、ここでは分離溝形成工程を主として説明する。
その分離溝形成工程は、図1に示した加工前のウエーハ1に対し、全てのストリート2に分離溝9を形成して、予め複数の半導体チップ3を予備的に分割する。分離溝9の形成は、図2に示した切削装置20を用いて、図15および図16に示すように、ストリート2に沿って切削ユニット22の切削ブレード23を切り込んでいき、得ようとする半導体チップ3の仕上がり厚さに相当する深さの分離溝9を格子状に形成する。切削装置20は、チャックテーブルと切削ユニットとが、図15のX方向およびY方向に相対的に移動するように設けられ、この相対移動とチャックテーブル21の回転とを組み合わせて、切削ブレード23の切り込み位置が特定される。
この後の保護テープ貼着工程では、図17に示すように分離溝9が形成された表面に保護テープ7が貼着される。そして、図18および図19に示すように、参考形態と同様に研削工程でウエーハ1のデバイス領域5の裏面側を研削して外周余剰領域6を補強部8として形成する。
これによって、薄化されたデバイス領域5の厚さが分離溝9に達するので、デバイス領域5は最外周部分のストリート2を境界として補強部8から分離するとともに、デバイス領域5中の各半導体チップ3が個々に分離した状態になる。しかしながら、表面に貼着された保護テープ7によって補強部8とデバイス領域5、ならびにデバイス領域5中の各半導体チップ3は連結された状態となっている(図20参照)。この後、ウエーハ1はデバイス領域残存工程およびダイシングフレーム装着工程を経た後、ダイシングテープ41から適宜な手段で半導体チップ3がピックアップされる
上記本発明に係る一実施形態によれば、デバイス領域5のみを研削して薄化すると同時に分割された半導体チップ3を得ることができ、また、参考形態の分離溝形成工程のようにデバイス領域5と外周余剰領域6との境界部に環状の分離溝9を形成する必要もないので、生産効率がより向上するといった利点がある。
本発明の参考形態で半導体チップに分割されるウエーハの全体斜視図であり、拡大部分は半導体チップを示す。 切削装置で参考形態の分離溝形成工程を行っている状態を示す斜視図である。 分離溝が形成されたチャックテーブル上のウエーハを示す断面図である。 保護テープ貼着工程で表面に保護テープが貼着されたウエーハの断面図である。 研削工程で用いる研削装置の斜視図である。 図5の側面図である。 研削工程後のウエーハの断面図である。 デバイス領域残存工程で用いるウエーハ処理装置の斜視図である。 デバイス領域残存工程での補強部の分離動作を(a)〜(b)で示す側面図である。 デバイス領域残存工程での紫外線照射の状態を示す(a)斜視図、(b)側面図である。 ダイシングフレーム装着工程でウエーハをウエーハ処理装置にセットする状態を示す側面図である。 ダイシングフレーム装着工程で押し付けローラによってウエーハにダイシングテープを強固に貼着させる状態を示す側面図である。 分割工程で保護テープを剥離させるためのチャックテーブル上にウエーハを載置する状態を示す側面図である。 分割工程で保護テープを剥離している状態を(a)〜(b)で示す側面図である。 本発明に係る一実施形態において切削装置によって分離溝形成工程を行っている状態を示す斜視図である。 分離溝が形成されたチャックテーブル上のウエーハを示す断面図である。 保護テープ貼着工程で表面に保護テープが貼着されたウエーハの断面図である。 一実施形態の研削工程を行っている状態を示す斜視図である。 図18の側面図である。 研削工程後のウエーハの断面図である。
1…ウエーハ
2…ストリート(分割予定ライン)
3…半導体チップ(デバイス)
5…デバイス領域
6…外周余剰領域
7…保護テープ
8…補強部
9…分離溝
10…研削装置
11…研削装置のチャックテーブル
20…切削装置
21…切削装置のチャックテーブル
41…ダイシングテープ
42…ダイシングフレーム

Claims (1)

  1. 複数のデバイスが分割予定ラインによって表面に区画されたデバイス領域と、このデバイスの周囲に形成された外周余剰領域とを有するウエーハの加工方法であって、
    該ウエーハの表面側における前記分割予定ラインに、加工後に得ようとする前記デバイスの仕上がり厚さに相当する深さの分離溝を形成する分離溝形成工程と、
    前記デバイス領域および前記外周余剰領域の表面に紫外線照射によって粘着力が低下する特性を有する保護テープを貼着する保護テープ貼着工程と、
    前記保護テープ側を研削装置のチャックテーブルに対面させて該ウエーハを該チャックテーブルに保持し、その状態で露出するウエーハの裏面の前記デバイス領域に対応する部分を、前記デバイスの仕上がり厚さに相当する厚さに研削して、前記外周余剰領域に対応する部分に肉厚の補強部を形成するとともに、この補強部と前記デバイス領域、ならびに該デバイス領域中の各デバイスを前記保護テープによって互いに連結された状態とする研削工程と、
    該研削工程を経たウエーハを前記チャックテーブルから搬出するウエーハ搬出工程と、
    前記保護テープの前記補強部に貼着された領域に紫外線を照射してから、前記補強部を前記保護テープから離すとともに前記デバイス領域から分離させて、ウエーハを前記デバイス領域のみとして残存させるデバイス領域残存工程と、
    該ウエーハの裏面に、ダイシングテープを介してダイシングフレームを装着するダイシングフレーム装着工程とを備えることを特徴とするウエーハの加工方法。
JP2005287016A 2005-09-30 2005-09-30 ウエーハの加工方法 Active JP4741332B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005287016A JP4741332B2 (ja) 2005-09-30 2005-09-30 ウエーハの加工方法
US11/529,137 US7622328B2 (en) 2005-09-30 2006-09-28 Processing method of wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005287016A JP4741332B2 (ja) 2005-09-30 2005-09-30 ウエーハの加工方法

Publications (2)

Publication Number Publication Date
JP2007096229A JP2007096229A (ja) 2007-04-12
JP4741332B2 true JP4741332B2 (ja) 2011-08-03

Family

ID=37902434

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005287016A Active JP4741332B2 (ja) 2005-09-30 2005-09-30 ウエーハの加工方法

Country Status (2)

Country Link
US (1) US7622328B2 (ja)
JP (1) JP4741332B2 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080242052A1 (en) * 2007-03-30 2008-10-02 Tao Feng Method of forming ultra thin chips of power devices
JP2008283025A (ja) * 2007-05-11 2008-11-20 Disco Abrasive Syst Ltd ウエーハの分割方法
JP2009043992A (ja) * 2007-08-09 2009-02-26 Disco Abrasive Syst Ltd ウエーハの加工方法
JP4858395B2 (ja) * 2007-10-12 2012-01-18 パナソニック株式会社 プラズマ処理装置
JP5081643B2 (ja) * 2008-01-23 2012-11-28 株式会社ディスコ ウエーハの加工方法
US8084335B2 (en) * 2008-07-11 2011-12-27 Semiconductor Components Industries, Llc Method of thinning a semiconductor wafer using a film frame
JP2010135356A (ja) * 2008-12-02 2010-06-17 Disco Abrasive Syst Ltd ウエーハのダイシング方法
EP2299486B1 (de) * 2009-09-18 2015-02-18 EV Group E. Thallner GmbH Verfahren zum Bonden von Chips auf Wafer
JP5534793B2 (ja) * 2009-12-08 2014-07-02 株式会社ディスコ ウエーハの加工方法
US20130115757A1 (en) * 2011-11-07 2013-05-09 Infineon Technologies Ag Method for separating a plurality of dies and a processing device for separating a plurality of dies
EP2824697A1 (de) * 2013-07-10 2015-01-14 Mechatronic Systemtechnik GmbH Vorrichtung zum Entfernen eines ringförmigen Verstärkungsrands von einem geschliffenen Halbleiterwafer
US9589880B2 (en) * 2013-10-09 2017-03-07 Infineon Technologies Ag Method for processing a wafer and wafer structure
CN103811536A (zh) * 2014-01-24 2014-05-21 南通富士通微电子股份有限公司 圆片级封装工艺晶圆减薄结构
JP6236348B2 (ja) * 2014-04-17 2017-11-22 株式会社ディスコ 加工方法
JP6417236B2 (ja) * 2015-02-26 2018-10-31 株式会社ディスコ ウエーハの分割方法及びチャックテーブル
WO2016170579A1 (ja) * 2015-04-20 2016-10-27 三菱電機株式会社 半導体装置の製造方法
US10147645B2 (en) * 2015-09-22 2018-12-04 Nxp Usa, Inc. Wafer level chip scale package with encapsulant
US10109475B2 (en) * 2016-07-29 2018-10-23 Semiconductor Components Industries, Llc Semiconductor wafer and method of reducing wafer thickness with asymmetric edge support ring encompassing wafer scribe mark
US10964524B2 (en) * 2017-04-07 2021-03-30 Mitsubishi Electric Corporation Semiconductor manufacturing method for cutting a wafer
JP6985077B2 (ja) * 2017-09-19 2021-12-22 株式会社ディスコ ウエーハの加工方法
JP2020088334A (ja) * 2018-11-30 2020-06-04 株式会社ディスコ テープ貼り装置
US20210013176A1 (en) * 2019-07-09 2021-01-14 Semiconductor Components Industries, Llc Pre-stacking mechanical strength enhancement of power device structures

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003332271A (ja) * 2002-05-15 2003-11-21 Renesas Technology Corp 半導体ウエハおよび半導体装置の製造方法
JP2005093882A (ja) * 2003-09-19 2005-04-07 Disco Abrasive Syst Ltd ウェーハの研磨方法
JP2005123568A (ja) * 2003-09-26 2005-05-12 Disco Abrasive Syst Ltd ウェーハの加工方法
JP2005123263A (ja) * 2003-10-14 2005-05-12 Shinko Electric Ind Co Ltd 半導体ウェハの加工方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05121384A (ja) 1991-10-25 1993-05-18 Nec Kansai Ltd 半導体装置の製造方法
JP4462717B2 (ja) * 2000-05-22 2010-05-12 株式会社ディスコ 回転ブレードの位置検出装置
JP4774286B2 (ja) * 2005-12-08 2011-09-14 株式会社ディスコ 基板の切削加工方法
JP4895594B2 (ja) * 2005-12-08 2012-03-14 株式会社ディスコ 基板の切削加工方法
JP2007266352A (ja) * 2006-03-29 2007-10-11 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2007329391A (ja) * 2006-06-09 2007-12-20 Disco Abrasive Syst Ltd 半導体ウェーハの結晶方位指示マーク検出機構

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003332271A (ja) * 2002-05-15 2003-11-21 Renesas Technology Corp 半導体ウエハおよび半導体装置の製造方法
JP2005093882A (ja) * 2003-09-19 2005-04-07 Disco Abrasive Syst Ltd ウェーハの研磨方法
JP2005123568A (ja) * 2003-09-26 2005-05-12 Disco Abrasive Syst Ltd ウェーハの加工方法
JP2005123263A (ja) * 2003-10-14 2005-05-12 Shinko Electric Ind Co Ltd 半導体ウェハの加工方法

Also Published As

Publication number Publication date
US20070077731A1 (en) 2007-04-05
JP2007096229A (ja) 2007-04-12
US7622328B2 (en) 2009-11-24

Similar Documents

Publication Publication Date Title
JP4741332B2 (ja) ウエーハの加工方法
KR102024390B1 (ko) 표면 보호 부재 및 가공 방법
US7858496B2 (en) Wafer processing method
TWI353009B (en) Method for holding semiconductor wafer
JP4731050B2 (ja) 半導体ウエーハの加工方法
JP2010186971A (ja) ウエーハの加工方法
KR20040006546A (ko) 프리컷 다이싱 테이프와 범용 다이싱 테이프를 웨이퍼에마운팅할 수 있는 다이싱 테이프 부착 장비 및 이를포함하는 인라인 시스템
JP2009176896A (ja) ウエーハの加工方法
JP4741331B2 (ja) ウエーハの加工方法
JP2003209080A (ja) 半導体ウェーハ保護部材及び半導体ウェーハの研削方法
JP2013012654A (ja) 被加工物の研削方法
JP5912805B2 (ja) 板状物の転写方法
JP2005086074A (ja) 半導体ウェーハの移し替え方法
KR100816641B1 (ko) 반도체 웨이퍼 가공방법 및 이것에 사용되는 지지기판
JP2012222310A (ja) ウェーハの加工方法
JP2013041908A (ja) 光デバイスウェーハの分割方法
JP5534793B2 (ja) ウエーハの加工方法
JP2003077869A (ja) 半導体ウエーハの加工方法及びこれに使用される支持基板
US20150093882A1 (en) Wafer processing method
JP2010192510A (ja) ワークの移載方法および移載装置
JP5912310B2 (ja) ウェーハの加工方法
JP5441579B2 (ja) 被加工物の支持シート
JP5553585B2 (ja) ウエーハの加工方法
JP2016181654A (ja) ウエーハの加工方法
JP5545624B2 (ja) ウエーハの加工方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080811

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110324

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110420

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110506

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4741332

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140513

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140513

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250