KR100816641B1 - 반도체 웨이퍼 가공방법 및 이것에 사용되는 지지기판 - Google Patents

반도체 웨이퍼 가공방법 및 이것에 사용되는 지지기판 Download PDF

Info

Publication number
KR100816641B1
KR100816641B1 KR1020020059055A KR20020059055A KR100816641B1 KR 100816641 B1 KR100816641 B1 KR 100816641B1 KR 1020020059055 A KR1020020059055 A KR 1020020059055A KR 20020059055 A KR20020059055 A KR 20020059055A KR 100816641 B1 KR100816641 B1 KR 100816641B1
Authority
KR
South Korea
Prior art keywords
semiconductor wafer
support substrate
grinding
mounting
processing
Prior art date
Application number
KR1020020059055A
Other languages
English (en)
Other versions
KR20030047705A (ko
Inventor
난조마사토시
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2001368158A external-priority patent/JP4074758B2/ja
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20030047705A publication Critical patent/KR20030047705A/ko
Application granted granted Critical
Publication of KR100816641B1 publication Critical patent/KR100816641B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00Layered products comprising a layer of synthetic resin
    • B32B27/06Layered products comprising a layer of synthetic resin as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B27/08Layered products comprising a layer of synthetic resin as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67132Apparatus for placing on an insulating substrate, e.g. tape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836Wafer tapes, e.g. grinding or dicing support tapes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Grinding Of Cylindrical And Plane Surfaces (AREA)

Abstract

연삭공정에 앞서, 반도체 웨이퍼의 표면을 지지기판 상에 접착시켜 지지기판 상에 반도체 웨이퍼를 장착한다. 연삭공정과 그 후의 처리공정 사이에, 중앙부에 장착개구를 갖는 프레임에, 장착테이프에 의해 반도체 웨이퍼를 장착하는 동시에 반도체 웨이퍼의 표면으로부터 지지기판을 이탈시키는 이체(移替)공정을 수행한다. 지지기판은 복수의 층을 포함하는 적층체로부터 형성되어 있다.
반도체, 웨이퍼, 기판, 스트릿, 연삭공정, 장착테이프

Description

반도체 웨이퍼 가공방법 및 이것에 사용되는 지지기판{METHOD OF PROCESSING A SEMICONDUCTOR WAFER AND SUBSTRATE FOR SEMICONDUCTOR WAFERS USED IN THE SAME}
도 1은 본 발명의 가공방법이 적용되는 반도체 웨이퍼의 전형예를 나타내는 사시도.
도 2는 본 발명의 가공방법의 장착공정에서 지지기판 상에 반도체 웨이퍼를 장착한 상태를 나타내는 사시도.
도 3은 본 발명의 가공방법의 장착공정에서 지지기판 상에 반도체 웨이퍼를 장착한 상태를 나타내는 측면도.
도 4는 본 발명의 가공방법의 연삭공정을 나타내는 간략측면도.
도 5는 본 발명의 가공방법의 이체(移替)공정을 나타내는 간략단면도.
도 6은 본 발명의 가공방법의 이체(移替)공정 다음의 반도체 웨이퍼가 장착테이프를 통해 프레임에 장착되어 있는 상태를 나타내는 사시도.
도 7은 본 발명의 가공방법의 절삭공정(처리공정)을 나타내는 간략단면도.
[도면의 주요부분에 대한 부호의 설명]
2 : 반도체 웨이퍼 6 : 스트리트
8 : 직사각형 영역 10 : 지지기판
12 : 저강성층 14 : 고강성층
16 : 척수단 18 : 연삭수단
20 : 장착테이프 22 : 프레임
26 : 장착개구 30 : 척수단
32 : 절삭수단
본 발명은 표면에 격자상으로 배열된 스트릿에 의해 구획된 다수의 직사각형 영역이 배열되어 있고, 직사각형 영역의 각각에는 반도체 회로가 설치되어 있는 반도체 웨이퍼의 가공방법, 및 이러한 가공방법에 사용되는 지지기판에 관한 것이다.
당업자에게는 주지된 바와 같이, 반도체 장치의 제조에 있어서는 반도체 웨이퍼의 표면에 격자상으로 배열된 스트릿에 의해 다수의 직사각형 영역을 구획하고, 이러한 직사각형 영역의 각각에 반도체 회로를 설치하고 있다. 그래서 반도체 웨이퍼의 이면을 연삭하여 그 두께를 저감시키는 동시에 스트릿을 따라 반도체 웨이퍼를 절삭하고, 직사각형 영역을 개개로 분리하여 반도체 칩을 형성하고 있다.
통상, 반도체 웨이퍼의 이면에 연삭수단을 작용시켜 반도체 웨이퍼의 두께를 소정치까지 저감하고, 그런 후에 반도체 웨이퍼의 표면에서 절삭수단을 작용시켜 반도체 웨이퍼를 스트릿을 따라 절삭하고, 이것에 의해 직사각형 영역을 개개로 분리하고 있다. 반도체 웨이퍼를 스트릿을 따라 절삭하는 때에는 절삭 후에도 개개로 분리된 직사각형 영역을 일체로 반송, 세정 등의 처리를 할 수 있도록 되어 있으므로, 중앙부에 장착개구를 갖는 프레임에 장착테이프를 통해 장착하고 있다. 더욱 상세하게는 장착개구를 가로질러 연장되는 데이프를 프레임에 장착하는 동시에 장착개구 내에서 반도체 웨이퍼의 이면을 장착테이프에 접착시키고, 이렇게 하여 프레임에 반도체 웨이퍼를 장착하고 있다. 그 다음에 분리된 직사각형 영역 즉 반도체 칩을 픽업하여 소요 장소로 반송한다.
요즈음에는, 최초에 반도체 웨이퍼의 표면으로부터 절삭수단을 작용시켜 스트릿을 따라 소요 깊이의 홈을 형성하고, 그 후에 반도체 웨이퍼의 이면에 연삭수단을 작용시켜 반도체 웨이퍼의 두께를 저감시키고, 이렇게 하여 상기 홈의 존재에 기인하여 직사각형영역의 각각이 분리되게 되는 것도 실시되고 있다. 이 경우에도 개개로 분리된 직사각형 영역을 일체로서 반송, 세정 등의 처리를 할 수 있게 되기 위해, 반도체 웨이퍼의 이면을 연삭하는 때에는 중앙부에 장착개구를 갖는 프레임에 장착테이프를 통해 장착하고 있다. 더욱 상세하게는 장착개구를 가로질러 연장되는 테이프를 프레임에 장착하는 동시에 장착개구 내에서 반도체 웨이퍼의 표면을 장착테이프에 접착시키고, 이렇게 하여 프레임에 반도체 웨이퍼를 장착하고 있다. 그 다음에, 개개로 분리된 직사각형 영역 즉 반도체 칩을 픽업하여 소요 장소로 반송한다.
현저하게 소형이고 경량인 반도체 칩을 형성하기 위해 요즈음에는 반도체 웨이퍼의 이면을 연삭하여 반도체 웨이퍼의 두께를 매우 얇게 하는 예를 들면 150㎛ 이하, 특히 50㎛이하로 하는 것이 요망되는 것이 적지 않다. 그런데도, 예를 들면, 실리콘제인 반도체 웨이퍼의 두께를 현저히 얇아지게 하면, 반도체 웨이퍼의 강성이 매우 작아지게 되고, 손상되는 것 없이 연삭하는 것이 곤란한 동시에 연삭된 반도체 웨이퍼 소요 속도로 반송하는 것도 매우 곤란하게 된다. 연삭하는 때에 반도체 웨이퍼가 손상되는 것을 방지하기 위해서는 반도체 웨이퍼의 표면에 절삭수단을 작용시켜 반도체 웨이퍼의 연삭을 수행하면 된다. 그러나 반도체 웨이퍼의 표면에 보호기판 내지 보호테이프를 접착한 경우, 반도체 웨이퍼의 이면 연삭공정 후에 수행되는 처리공정, 예를 들면 스트릿을 따라 절삭 혹은 개개로 분리된 직사각형 영역의 픽업 등에 있어서는 반도체 웨이퍼에 그 표면으로부터 직접적으로 액세스하는 것이 필요하지만, 이러한 액세스가 보호기판 내지 보호테이프에 의해 방해되고 있다.
따라서, 본 발명의 제1 목적은 반도체 웨이퍼의 이면 연삭에 의해 반도체 웨이퍼의 두께를 매우 얇게 하는 경우에도 반도체 웨이퍼를 손상하는 일없이 이면 연삭을 수행할 수 있고, 반도체 웨이퍼를 충분히 용이하게 소요되는 대로 반송할 수 있고, 그래서 웨이퍼의 이면 연삭 후에 반도체 웨이퍼의 표면에 자유로 액세스하는 것이 가능하고, 신규하고 개량된 반도체 웨이퍼 가공방법을 제공할 수 있다.
본 발명의 제2 목적은 상기 제1 목적을 달성하는 반도체의 가공방법에 있서서, 반도체 웨이퍼의 표면을 접착하는 지지기판으로 적합하게 사용할 수 있고, 반도체 웨이퍼의 표면으로부터 지지기판을 이탈시킬 때에 반도체 웨이퍼를 손상시켜 버리는 것을 충분히 확실하게 회피할 수 있는 지지기판을 제공하는 것이다.
본 발명자등은 예의 검토결과, 반도체 웨이퍼의 이면을 연삭하는 연삭공정에 앞서, 반도체 웨이퍼의 표면을 지지기판 상에 접착시켜 지지기판 상에 반도체 웨이퍼를 장착하고, 이것에 더하여, 연삭공정과 그 후에 반도체 웨이퍼의 표면으로부터 액세스하여 소요 처리를 가하는 처리공정 사이에, 중앙부에 장착개구를 갖는 프레임에, 반도체 웨이퍼의 이면에 접착된 장착테이프를 통해 반도체 웨이퍼를 장착하는 동시에 반도체 웨이퍼의 표면으로부터 지지기판을 이탈시키는 이체(移替)공정을 수행함으로써 상기 제1 목적을 달성할 수 있다는 것을 발견하였다.
본 발명자등은 또한 복수개의 층을 포함하는 적층체로부터 형성된 지지기판에 의해 상기 제2 목적을 달성할 수 있다는 것을 발견하였다.
즉, 본 발명의 제1 국면에 있어서는 상기 제1 목적을 달성하는 반도체 웨이퍼의 가공방법으로서, 표면에는 격자상으로 배열된 스트릿에 의해 구획된 다수의 직사각형 영역이 배열 설치되어 있고, 그 직사각형 영역의 각각에는 반도체 회로가 설치되어 있는 반도체 웨이퍼의 가공방법으로 하여,
반도체 웨이퍼의 표면을 지지기판 상에 접착시켜 그 지지기판 상에 반도체 웨이퍼를 장착하는 장착공정과,
반도체 웨이퍼의 표면을 그 지지기판을 통하여 척수단 상에 흡착하고, 반도체 웨이퍼의 이면에 연삭수단을 작용시켜 반도체 웨이퍼의 이면을 연삭하여 반도체 웨이퍼의 두께를 저감시키는 연삭공정과,
중앙부에 장착개구를 가지는 프레임에 그 장착개구를 가로질러 연장되는 장 착테이프를 장착하는 동시에 반도체 웨이퍼의 이면을 그 장착테이프에 접착시켜 그 프레임의 그 장착개구 내에 반도체 웨이퍼를 장착하고, 반도체 웨이퍼의 이면을 그 장착테이프에 접착한 후 또는 그 전에 반도체 웨이퍼의 표면에서부터 그 지지기판을 이탈시키는 이체공정과
그 프레임에 장착된 반도체 웨이퍼에 그 표면부터 액세스하여 소요 처리를 가하는 처리공정
을 포함하는 것을 특징으로 하는 반도체 웨이퍼 가공방법이 제공된다.
그 이체공정에 있어서, 반도체 웨이퍼의 이면을 그 장착테이프에 접착한 후에 반도체 웨이퍼의 표면부터 그 지지기판을 이탈시키는 것이 바람직하다. 바람직하게는 그 지지기판은 복수개의 층을 포함하는 적층체로부터 형성되어 있다. 적층체는 강성이 비교적 큰 고강성층과 강성이 비교적 작은 저강성층을 포함하고, 반도체 웨이퍼의 표면은 그 저강성층 쪽에 접착되어 있고, 반도체 웨이퍼의 표면으로부터 그 지지기판을 이탈시키는 때에는 최초에 그 고강성층을 이탈시키고, 이어서 그 저강성층을 이탈시키는 것이 좋다. 특히, 그 지지기판은 적층된 복수의 고강성층을 포함하고 있는 것이 바람직하다. 그 고강성층은 폴리에틸렌테레프탈레이트 시트 또는 필름으로 구성하고, 그 저강성층은 폴리올레핀 시트 또는 필름으로 구성할 수 있다. 그 지지기판은 반도체 웨이퍼 보다도 크고, 그 지지기판의 주연(周緣)은 반도체 웨이퍼의 주연을 넘어서 1 내지 2mm 튀어나오게 하는 것이 바람직하다. 바람직한 실시형태에 있어서는 그 처리 공정은 반도체 웨이퍼의 이면을 그 장착테이프를 통해 척수단 상에 흡착하고, 반도체 웨이퍼의 표면부터 절삭수단을 작용시켜 반 도체 웨이퍼를 스트릿을 따라 절단하는 절단공정이다. 다른 바람직한 실시형태에서는 그 지지기판에 장착되는 반도체 웨이퍼에는 그 표면으로부터 스트릿을 따라 소요 깊이의 홈이 절삭되어 있고, 그 연삭공정에서 반도체 웨이퍼를 연삭하면 반도체 웨이퍼는 다수의 직사각형 영역으로 분리되고, 그 처리공정은 개개로 분리되어 있는 직사각형 영역의 각각을 픽업하는 픽업공정이다. 그 연삭공정에서는 반도체 웨이퍼의 두께를 150㎛ 이하로 할 수 있다.
본 발명의 다른 국면에서는 상기 제2 목적을 달성하는 지지기판으로서 복수개의 층을 포함하는 적층체로부터 형성되어 있는 것을 특징으로 하는 반도체 웨이퍼의 지지기판이 제공된다.
적층체는 강성이 비교적 큰 고강성층과 강성이 비교적 작은 저강성층을 포함하고, 그 저강성층 쪽에 반도체 웨이퍼가 접착되는 것이 바람직하다. 복수의 고강성층을 포함하고 있는 것이 바람직하다. 그 고강성층은 폴리에틸렌테레프탈레이트 시트 또는 필름으로 구성할 수 있고, 그 저강성층은 폴리올레핀 시트 또는 필름으로 구성할 수 있다. 그 지지기판은 반도체 웨이퍼 보다도 크고, 그 지지기판의 주연(周緣)은 반도체 웨이퍼의 주연(周緣)을 넘어서 1 내지 2mm 튀어나오게 하는 것이 바람직하다.
이하, 첨부도면을 참조하여 본 발명의 반도체 가공방법 및 이것에 사용되는 지지기판의 바람직한 실시형태에 대하여 보다 상세하게 설명한다.
도 1에는 본 발명의 가공방법을 적용할 수 있는 반도체 웨이퍼의 전형예가 도시되어 있다. 도시된 반도체 웨이퍼(2)는 원판형상의 일부에 오리엔테이션 플랫(orientation flat)이라 일컫는 직선에지(4)를 형성한 형상이고, 그 표면에는 격자상으로 배열된 스트릿(6)에 의해 다수의 직사각형영역(8)이 구획되어 있다. 직사각형 영역(8)의 각각에는 반도체 회로가 설치되어 있다.
본 발명의 가공방법에 있어서는 장착공정이 수행된다. 이 장착공정에 있어서는 도 2 및 도 3에 도시된 바와 같이, 반도체 웨이퍼(2)의 표면을 지지기판(10) 상에 접착시켜 지지기판(10) 상에 반도체 웨이퍼(2)를 장착한다. 지지기판(10)은 원판형상 혹은 반도체 웨이퍼(2)의 서로 닮은 형상인 반도체웨이퍼(2)의 직선에지(4)에 대응한 직선에지를 가지는 형상이어도 된다.
지지기판(10)은 반도체웨이퍼(2) 보다도 약간 크고, 지지기판(10)의 주연(周緣)은 반도체웨이퍼(2)의 주연을 넘어서 튀어나와 있는 것이 바람직하다. 지지기판(10)의 주연, 반도체 웨이퍼(2)의 주연을 넘어서 튀어나오는 돌출길이는 1 내지 2mm 정도이다. 지지기판(10)이 원판형상에서 반도체 웨이퍼(2)에는 직선에지(4)가 형성되어 있는 경우에는, 직선에지(4)를 제외한 부분에서는 지지기판(10)의 주연이 반도체 웨이퍼(2)의 주연을 넘어서 1 내지 2 mm 돌출되고, 직선에지(4) 부분에서는 지지기판(10)의 주연의 돌출길이가 1 내지 2mm 보다도 크게되는 것이 바람직하다(본 명세서에서 지지기판(10)의 주연의 돌출길이는 반도체 웨이퍼(2)가 직선에지(4)를 가지는 경우에는 반도체 웨이퍼(2)의 직선에지 이외의 부분에서의 지지기판(10)의 주연의 돌출길이를 의미한다). 반도체 웨이퍼(2)의 가공에 있어서는 복수개의 반도체 웨이퍼(2)를 카세트(도시하지 않음)에 수용, 더욱 상세하게는 카세트의 측벽에 상하방향으로 간격을 두고 형성되어 있는 복수개의 수 용홈의 각각에 반도체 웨이퍼(2)를 수용하여 반송하는 것이 적지 않지만, 반도체 웨이퍼(2)가 매우 얇은 경우(예를 들면 50㎛ 이하), 반도체 웨이퍼(2)의 주연을 수용홈의 저면 등에 접하게 하면, 반도체 웨이퍼(2)가 손상되어 버릴 염려가 적지 않다. 그런데 반도체웨이퍼(2)를 장착한 지지기판(10)의 주연이 반도체 웨이퍼(2)의 주연을 넘어서 돌출하는 경우에는 반도체 웨이퍼(2)의 주연이 수용홈의 저면 등에 직접적으로 접하는 것이 확실하게 방지되고, 반도체웨이퍼(2)의 손상이 방지된다. 한편, 지지기판(10)이 과잉으로 커서 그 주연이 과잉으로 돌출하면, 반도체웨이퍼(2)를 올려놓은 지지기판(10)을 표준치수의 카세트 수용홈에 수용하는 것이 가능하게 된다. 게다가 지지기판(10)이 반도체웨이퍼(2) 보다도 약간 크고, 그 주연이 반도체웨이퍼(2)의 주연을 넘어서 돌출하는 경우에는 그 이유는 반드시 명확하지는 않지만 본 발명자등의 경험에 의하면, 후술하는 바와 같이 하여 반도체웨이퍼(2)의 이면을 연삭하는 때에 반도체웨이퍼(2)의 주연에 치핑(chipping)이 발생하는 확률이 격감하고, 그래서 후술하는 바와 같이 하여 지지기판(10)으로부터 반도체웨이퍼(2)를 이탈시키는 때의 이탈조작이 상당히 용이하게 된다.
지지기판(10)은 복수의 층을 포함하는 적층체, 특히 강성이 비교적 작은 저강성층과 강성이 비교적 큰 고강성층을 포함하는 적층체로부터 형성되어 있고, 반도체 웨이퍼(2)는 저강성층 쪽에 접착되어 있는 것이 바람직하다. 고강성층은 복수의 층으로 배열설치되어 있는 것이 특히 바람직하다. 도시된 실시형태에 있어서는 지지기판(10)은 최상위에 위치하는 저강성층(12)과 그 하방에 적층되어 있는 3층의 고강성층(14)으로 구성되어 있다. 저강성층(12)은 폴리올레핀 시트 또는 필름으로 되고, 고강성층(14)은 폴리에틸렌테레프탈레이트 시트 또는 필름으로 된다. 저강성층(12) 및 3층의 고강성층(14)은 접착제에 의해 서로 접착되어 있다. 접착제는 자외선을 조사하는 것에 의해 경화되어 점착성이 소실 내지 저하하는 자외선경화형, 혹은 가열함으로써 경화되어 점착성이 소실 내지 저하하는 가열경화형 접착제인 것이 바람직하다. 저강성층(12)의 상면에도 자외선경화형 혹은 열경화형인 것이 적합한 접착제가 도포되어 있고, 이러한 접착제에 의해 반도체웨이퍼(2)는 그 표면을 하방으로 향한 상태로, 바꾸어 말하면 그 이면을 상방으로 향한 상태로 지지기판(10) 상에 장착된다.
다음에, 연삭공정이 수행된다. 도 4를 참조하여 설명하면, 연삭공정에 있어서는 다공성 척판을 포함하는 척수단(16)이 사용된다. 이 척수단(16)은 지지기판(10)의 외경보다도 어느 정도 큰 외경을 가지고 있고, 지지기판(10) 및 그 상면에 장착된 반도체 웨이퍼(2)가 척수단(16) 상에 설치된다. 척수단(16)은 진공원(眞空源)에 연통(連通)되고, 이것에 의해 척수단(16) 상에 지지기판(10)을 통해 반도체 웨이퍼(2) 표면이 흡착된다. 그래서, 반도체 웨이퍼(2)의 표면에 연삭수단(18)이 작용되어 반도체 웨이퍼(2)의 이면이 연삭되고, 반도체웨이퍼(2)의 두께가 소정치까지 저감된다. 연삭수단(18)은 그 하면에 다이아몬드입자를 함유한 연삭구를 가지는 환상연삭공구로 구성할 수 있고, 반도체웨이퍼(2)의 이면을 연삭하는 때에는 반도체 웨이퍼(2)를 유지한 척수단(16)이 그 중심축선을 중심으로 회전되는 동시에 연삭수단(18)이 그 중심축선을 중심으로 회전되게 하고, 따라서 연삭수단(18)이 반도체웨이퍼(2)의 이면에 내리눌려진다. 이러한 연삭공정에서는 반 도체웨이퍼(2)의 표면에 접착되어 있는 지지기판(10)에 의해 반도체 웨이퍼(2)가 보강되어 있으므로, 반도체웨이퍼(2)를 손상시키는 등의 문제를 발생시키는 일이 없고, 반도체웨이퍼(2)를 예를 들면 150㎛이하, 특히 50㎛이하의 두께까지 연삭하는 것이 가능하다. 반도체웨이퍼(2)의 이면의 상술한 바와 같은 연삭은 예를 들면 가부시키가이샤 디스코의 상품명 "DFG841"로 판매되고 있는 연삭기에 의해 적합하게 수행할 수 있다. 이러한 연삭기를 사용하는 경우에는 지지기판(10) 상에 장착한 반도체 웨이퍼(2)를 그 자체는 주지된 카세트(도시하지 않음)에 상하방향으로 간격을 두고 복수개 수용하여 연삭기에 공급할 수 있다.
본 발명의 가공방법에 있어서는 연삭공정에 이어서 이체(移替)공정을 수행하는 것이 중요하다. 도 5에 도시하고 있는 이체공정에서는 처음에 반도체 웨이퍼(2)를 장착테이프(20)에 의해 프레임(22)에 장착한다. 프레임(22)은 적절한 합성수지 또는 금속으로 형성할 수 있는 환상부재로 구성되어 있고, 그 중앙부에는 원형의 장착개구(24)가 형성되어 있다. 장착테이프(20)는 적당한 합성수지 시트 또는 필름으로 구성할 수 있고, 그 편면 즉 하면에는 자외선경화형 접착제 또는 열경화형 접착제인 것이 적합한 접착제가 도포되고, 이러한 접착제에 의해 프레임(22)의 편면 즉 상면에 접착된다. 도 5(a)에 도시된 바와 같이 지지기대(26)(이 지지기대(26)는 도 4에 도시하는 척수단(16)으로 혹은 이것과는 별개의 지지부재로 구성할 수 있다) 상에 설치되어 있는 반도체 웨이퍼(2)에 대하여 장착테이프(20)가 접착되어 있는 프레임(22)을 하강시키고, 프레임(22)의 장착개구(24) 안에 반도체 웨이퍼(2)를 위치시킨다. 그리고 장착테이프(20)의 하면을 반도체 웨이퍼(2)의 표면에 접착시킨 다. 이어서 하방에서 상방으로 향하여 순차로 위치되어 있는 지지기판(10), 반도체웨이퍼(2), 프레임(22) 및 장착테이프(20)를 상하를 반전시켜 하방에서 상방으로 향하여 순차로 장착테이프(20), 프레임(22), 반도체웨이퍼(2) 및 지지기판(10)이 위치하는 상태로 하고, 적합한 지지기대(28) 상에 설치한다. 그리고, 지지기판(10)에 자외선을 조사 혹은 지지기판(10)을 가열하여 지지기판(10)과 반도체 웨이퍼(2)의 표면 사이에 존재하는 접착제 및 지지기판(10)의 각 층간에 존재하는 접착제를 경화시켜 이들의 점착성을 소실 내지 저하시킨다. 이어서 지지기판(10)을 구성하고 있는 각 층, 즉 저강성층(12) 및 3층의 고강성층(14)의 일단부를 타단부로 향하여 점차 인장함으로써 순차로 박리시킨다. 즉, 도 5 (b) 상태에 있어서, 처음에 최상위의 고강성층(14)을 박리하고, 계속해서 2번째 고강성층(14)을 박리하고, 그리고 3번째 고강성층(14)을 박리하고, 그런 후에 저강성층(12)을 박리하고, 이렇게 하여 반도체웨이퍼(2)의 표면부터 지지기판(10)을 박리한다. 이렇게 하여 반도체 웨이퍼(2)는 그 표면을 지지기판(10)에 접착시켜 지지기판(10) 상에 장착한 상태로부터 그 이면을 장착테이프(20)에 접착시켜 프레임(22)에 장착한 상태로 변경시키게된다. 도 6은 장착테이프(20)에 의해 프레임(22)에 장착된 반도체 웨이퍼(2)를 그 표면을 상방으로 향한 상태로 도시하고 있다.
그런데, 도시된 실시형태에 있어서 사용되고 있는 지지기판(10)에 대해서는 다음 사실에 유의해야 한다. 즉, 지지기판(10)은 저강성층(12) 및 고강성층(14)을 적층시켜 구성되어 있고, 그런 연유로 고강성층(14)의 강성 자체도 비교적 작다고 하여도, 적층체 전체로서는 상당히 큰 강성을 갖는다. 또, 저강성층(12)은 소위 완 충재료로서 반도체웨이퍼(2)의 표면을 외력으로부터 보호한다. 따라서, 도 4에 도시하는 양식에 의해 반도체 웨이퍼(2)의 이면을 연삭하는 때에는 반도체 웨이퍼(2)를 그 두께가 150㎛이하, 특히 50㎛이하로 되기까지 연삭하여도 지지기판(10)에 의해 반도체 웨이퍼(2)가 충분히 보강되고 있으므로, 반도체웨이퍼(2)에 파손을 발생시키는 일없이 충분히 양호하게 연삭을 수행할 수 있다. 한편, 반도체웨이퍼(2)의 표면부터 지지기판(10)을 이탈시키는 때에는, 지지기판(10) 전체를 동시에 이탈시키는 것은 아니고, 3층의 고강성층(14)을 순차로 박리하고, 그런 후에 저강성층(12)을 박리할 수 있다. 따라서, 반도체 웨이퍼(2)의 표면에서부터 지지기판(10)을 이탈할 때에, 반도체웨이퍼(2)에 과잉의 응력을 생성시키는 것이 회피된다. 게다가, 강성이 비교적 큰고강성층(14)을 박리하는 때에는 고강성층(14)과 반도체웨이퍼(2)의 표면과의 사이에 개재되어 있는 저강성층(12)이 소위 완충재료로서 기능하고, 이것에 의해서도 반도체웨이퍼(2)에 생성되는 응력이 저감된다. 이렇게 하여 반도체웨이퍼(2)에 과잉의 응력을 생성시켜 반도체 웨이퍼(2)를 파손시킬 염려없게 하여, 반도체웨이퍼(2)의 표면으로부터 지지기판(10)을 이탈시킬 수 있다. 전체로서 상당한 강성을 가지는 지지기판(10)을 전체를 동시에 반도체웨이퍼(2)의 표면으로부터 이탈시키는 경우, 반도체 웨이퍼(2)에 상당한 응력이 발생되어 반도체웨이퍼(2)가 파손되어버릴 염려가 있다.
상기 이체공정이 종료하면, 반도체 웨이퍼(2)에 그 표면으로부터 액세스하여 소요 처리를 가하는 처리공정이 수행된다. 도시된 실시형태에 있어서는 도 7에 도시하는 바와 같이, 반도체 웨이퍼(2)의 이면을 이것에 접착시키고 있는 장착테이프(20)에 의해 척수단(30) 상에 흡착하고, 반도체웨이퍼(2)의 표면에 절삭수단(32)를 작용시켜 반도체웨이퍼(2)를 스트릿(6)을 따라 절삭한다. 척수단(30)은 진공원(眞空源)에 연통되어 반도체 웨이퍼(2)의 이면을 장착테이프(20)에 의해 흡인하는 다공성 척판을 포함하고 있다. 절삭수단(32)은 다이아몬드입자를 적당한 결합제로 결합하는 것에 의해 형성할 수 있는 얇은 원판형상의 블레이드로부터 바람직하게 구성할 수 있고, 이러한 절삭수단(32)을 그 중심축선을 중심으로 하여 고속회전시키면서 척 수단(30)과 절삭수단(32)을 스트리트(6)를 따라 상대적으로 이동시킴으로써, 반도체웨이퍼(2)의 스트릿(6)을 따라 절삭하고, 직사각형 영역(8)을 개개로 분리할 수 있다. 장착테이프(20)는 절삭되는 일없이 유지되고, 따라서 직사각형영역(8)을 개개로 분리하여도 각 직사각형 영역(8)은 그 이면이 장착테이프(20)에 접착되어 프레임(22)에 유지되어 계속된다. 이러한 절삭공정을 수행한 후에는 개개로 분리한 직사각형 영역(8)을 세정한 후에 개개로 픽업하여 소요 장소로 반송할 수 있다. 반도체웨이퍼(2)의 상술한 바와 같은 절삭은 예를 들면 가부시키가이샤 디스코의 상품명 "DFD641"로 판매되고 있는 절삭기(다이서라고도 칭함)에 의해 바람직하게 수행할 수 있다. 이러한 절삭기를 사용하는 경우에도 장착테이프(20)를 통해서 프레임(22)에 장착한 반도체 웨이퍼(2)를 그 자체는 주지인 카세트(도시하지 않음)에 상하방향으로 간격을 두고 복수개 수용하여 연삭기를 공급할 수 있다.
도시의 실시형태에 있어서는 반도체 웨이퍼(2)의 두께를 소정치로 저감한 후에 반도체 웨이퍼(2)를 스트릿(6)을 따라 절삭하고 있으나, 도 4에 도시하는 절삭 공정에 앞서 반도체웨이퍼(2)의 표면에 스트릿(6)을 따라 소요 깊이의 홈을 깍아 설치할 수 있다(이러한 홈의 형성작업은 도 7을 참조하여 설명한 절삭공정과 같은 절삭공정에 의해 수행할 수 있다). 이 경우에는 도 4에 도시하는 연삭공정에 있어서 반도체 웨이퍼(2)의 이면을 연삭하여 그 두께를 저감시키면 상기 홈의 존재에 기인하여 반도체웨이퍼(2)는 개개의 직사각형영역(8)으로 분리된다. 그리고 분리된 직사각형영역(8)이 지지기판(10)에 장착되어 유지된다. 그리고 도 5를 참조하여 설명한 바와 같은 이체공정을 수행하면, 개개로 분리되어 있는 직사각형영역(8)의 각각이 장착테이프(20)에 의해 프레임(22)에 장착된 상태가 확립된다. 이러한 경우에는 이체공정 다음에 수행되는 처리공정으로서 개개로 분리되어 있는 직사각형 영역(8)을 개개로 픽업하여 소요 장소(예를 들면, 직사각형 영역(8)을 장착할 장착대 위)에 반송하는 그 자체는 주지인 픽업공정을 수행하면 된다.
이상, 첨부도면을 참조하여 본 발명의 바람직한 실시형태에 대하여 상세하게 설명하였으나, 본 발명은 이러한 실시형태에 한정되는 것은 아니고, 본 발명의 범위를 일탈하는 일없이 다양한 변형 및 수정이 가능하다는 것이 이해되어야 한다.
본 발명의 반도체 웨이퍼 가공방법에 의하면, 반도체 웨이퍼의 이면연삭에 의해 반도체 웨이퍼의 두께를 매우 얇게 하는 경우에도 반도체 웨이퍼를 손상하는 일없이 이면 연삭을 수행할 수 있고, 반도체 웨이퍼를 충분히 용이하게 소요되는 대로 반송할 수 있고, 웨이퍼의 이면 연삭 후에 반도체 웨이퍼의 표면에 자유로 액세스하는 것이 가능하다.
또한, 본 발명의 반도체 지지기판은 반도체 웨이퍼의 표면을 접착하는 지지기판으로 적합하게 사용할 수 있고, 반도체 웨이퍼의 표면으로부터 지지기판을 이탈시킬 때에 반도체 웨이퍼를 손상시켜 버리는 것을 충분히 확실하게 회피할 수 있다.

Claims (17)

  1. 표면에는 격자상으로 배열된 스트릿에 의해 구획된 다수의 직사각형 영역이 배열 설치되어 있고, 상기 직사각형 영역의 각각에는 반도체 회로가 설치되어 있는 반도체 웨이퍼의 가공방법으로서,
    반도체 웨이퍼의 표면을 반도체 웨이퍼보다도 크고, 반도체 웨이퍼의 주연을 넘어서 돌출되는 형상의 지지기판 상에 접착시켜 상기 지지기판 상에 반도체 웨이퍼를 장착하는 장착공정과,
    반도체 웨이퍼의 표면을 상기 지지기판에 의해 척수단 상에 흡착하고, 반도체 웨이퍼의 이면에 연삭수단을 작용시켜 반도체 웨이퍼의 이면을 연삭하여 반도체 웨이퍼의 두께를 저감시키는 연삭공정과,
    중앙부에 장착개구를 가지는 프레임에 상기 장착개구를 가로질러 연장되는 장착테이프를 장착하는 동시에 반도체 웨이퍼의 이면을 상기 장착테이프에 접착시켜 상기 프레임의 상기 장착개구 내에 반도체 웨이퍼를 장착하고, 반도체 웨이퍼의 이면을 상기 장착테이프에 접착한 후 또는 그 전에 반도체 웨이퍼의 표면에서부터 상기 지지기판을 이탈시키는 이체공정과,
    상기 프레임에 장착된 반도체 웨이퍼에 상기 표면으로부터 액세스하여 소요 처리를 가하는 처리공정
    을 포함하는 것을 특징으로 하는 반도체 웨이퍼 가공방법.
  2. 제1항에 있어서, 상기 이체공정에 있어서, 반도체 웨이퍼의 이면을 상기 장 착테이프에 접착한 후에 반도체 웨이퍼의 표면으로부터 상기 지지기판을 이탈시키는 것을 특징으로 하는 반도체 웨이퍼의 가공방법.
  3. 제1항에 있어서, 상기 지지기판은 복수개의 층을 포함하는 적층체로부터 형성되어 있는 것을 특징으로 하는 반도체 웨이퍼의 가공방법.
  4. 제3항에 있어서, 상기 지지기판은 고강성층과 저강성층을 포함하는 적층체로부터 형성되어 있고, 반도체 웨이퍼의 표면은 상기 저강성층 쪽에 접착되어 있고, 반도체 웨이퍼의 표면으로부터 상기 지지기판을 이탈시키는 때에는 처음에 상기 고강성층을 이탈시키고, 이어서 상기 저강성층을 이탈시키는 것을 특징으로 하는 반도체 웨이퍼의 가공방법.
  5. 제4항에 있어서, 상기 지지기판은 적층된 복수의 고강성층을 포함하고 있는 것을 특징으로 하는 반도체 웨이퍼의 가공방법.
  6. 제4항에 있어서, 상기 고강성층은 폴리에틸렌테레프탈레이트 시트 또는 필름으로 구성되고, 상기 저강성층은 폴리올레핀 시트 또는 필름으로 구성되어 있는 것을 특징으로 하는 반도체 웨이퍼의 가공방법.
  7. 삭제
  8. 제1항에 있어서, 상기 지지기판의 주연은 반도체 웨이퍼의 주연을 넘어서 1 내지 2mm 돌출되어 있는 것을 특징으로 하는 반도체 웨이퍼의 가공방법.
  9. 제1항에 있어서, 상기 처리 공정은 반도체 웨이퍼의 이면을 상기 장착테이프에 의해 척수단 상에 흡착하고, 반도체 웨이퍼의 표면으로부터 절삭수단을 작용시켜 반도체 웨이퍼를 스트릿을 따라 절단하는 절단공정인 것을 특징으로 하는 반도체 웨이퍼의 가공방법.
  10. 제1항에 있어서, 상기 지지기판에 장착되는 반도체 웨이퍼에는 상기 표면으로부터 스트릿을 따라 소요 깊이의 홈이 절삭되어 있고, 상기 연삭공정에서 반도체 웨이퍼를 연삭하면 반도체 웨이퍼는 다수의 직사각형 영역으로 분리되고, 상기 처리공정은 개개로 분리되어 있는 직사각형 영역의 각각을 픽업하는 픽업공정인 것을 특징으로 하는 반도체 웨이퍼의 가공방법.
  11. 제1항에 있어서, 상기 연삭공정에서 반도체 웨이퍼의 두께를 150㎛보다 얇게 하는 것을 특징으로 하는 반도체 웨이퍼의 가공방법.
  12. 반도체 웨이퍼보다도 크고 반도체 웨이퍼의 주연(周緣)을 넘어서 돌출되며 복수개의 층을 포함하는 적층체로부터 형성되어 있는 것을 특징으로 하는 반도체 웨이퍼의 지지기판.
  13. 제12항에 있어서, 고강성층과 저강성층을 포함하는 적층제로부터 형성되어 있고, 상기 저강성층 쪽에 반도체 웨이퍼가 접착되는 것을 특징으로 하는 반도체 웨이퍼의 지지기판.
  14. 제13항에 있어서, 적층된 복수의 고강성층을 포함하고 있는 것을 특징으로 하는 반도체 웨이퍼의 지지기판.
  15. 제13항에 있어서, 상기 고강성층은 폴리에틸렌테레프탈레이트 시트 또는 필름으로 구성되고, 상기 저강성층은 폴리올레핀 시트 또는 필름으로 구성되어 있는 것을 특징으로 하는 반도체 웨이퍼의 지지기판.
  16. 삭제
  17. 제12항에 있어서, 지지기판의 주연(周緣)은 반도체 웨이퍼의 주연(周緣)을 넘어서 1 내지 2mm 돌출되어 있는 것을 특징으로 하는 반도체 웨이퍼의 지지기판.
KR1020020059055A 2001-12-03 2002-09-28 반도체 웨이퍼 가공방법 및 이것에 사용되는 지지기판 KR100816641B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00368158 2001-12-03
JP2001368158A JP4074758B2 (ja) 2001-06-18 2001-12-03 半導体ウエーハの加工方法

Publications (2)

Publication Number Publication Date
KR20030047705A KR20030047705A (ko) 2003-06-18
KR100816641B1 true KR100816641B1 (ko) 2008-03-26

Family

ID=19177788

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020059055A KR100816641B1 (ko) 2001-12-03 2002-09-28 반도체 웨이퍼 가공방법 및 이것에 사용되는 지지기판

Country Status (6)

Country Link
US (1) US6869830B2 (ko)
EP (1) EP1316992B1 (ko)
KR (1) KR100816641B1 (ko)
CN (1) CN1263088C (ko)
DE (1) DE60210910T2 (ko)
SG (1) SG120887A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004273895A (ja) * 2003-03-11 2004-09-30 Disco Abrasive Syst Ltd 半導体ウエーハの分割方法
JP2005051018A (ja) * 2003-07-28 2005-02-24 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP4447280B2 (ja) * 2003-10-16 2010-04-07 リンテック株式会社 表面保護用シートおよび半導体ウエハの研削方法
JP4749851B2 (ja) * 2005-11-29 2011-08-17 株式会社ディスコ ウェーハの分割方法
JP2010016116A (ja) * 2008-07-02 2010-01-21 Disco Abrasive Syst Ltd 半導体デバイスの製造方法
JP5322609B2 (ja) * 2008-12-01 2013-10-23 日東電工株式会社 半導体装置製造用フィルムロール
CN101982870B (zh) * 2010-09-21 2012-01-25 扬州晶新微电子有限公司 芯片减薄工艺中芯片的保护方法
KR101403864B1 (ko) * 2011-12-27 2014-06-09 제일모직주식회사 다이싱 다이본딩 필름
KR101223633B1 (ko) * 2012-02-20 2013-01-17 코스텍시스템(주) 디바이스 웨이퍼와 캐리어 웨이퍼의 본딩과 디본딩 처리방법
CN106847846A (zh) * 2016-12-23 2017-06-13 江苏正桥影像科技股份有限公司 一种超薄图像传感器晶片的磨制方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000077293A (ko) * 1999-05-18 2000-12-26 쇼지 고메이 반도체 웨이퍼의 가공방법 및 반도체 웨이퍼의 지지부재
KR20010003597A (ko) * 1999-06-24 2001-01-15 김영환 반도체 웨이퍼 가공방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5071792A (en) * 1990-11-05 1991-12-10 Harris Corporation Process for forming extremely thin integrated circuit dice
JPH0529455A (ja) * 1991-07-23 1993-02-05 Nec Corp 半導体装置の製造方法
US5476566A (en) * 1992-09-02 1995-12-19 Motorola, Inc. Method for thinning a semiconductor wafer
JP3438369B2 (ja) * 1995-01-17 2003-08-18 ソニー株式会社 部材の製造方法
TW311927B (ko) * 1995-07-11 1997-08-01 Minnesota Mining & Mfg
US6083811A (en) * 1996-02-07 2000-07-04 Northrop Grumman Corporation Method for producing thin dice from fragile materials
JP3535318B2 (ja) * 1996-09-30 2004-06-07 富士通株式会社 半導体装置およびその製造方法
JPH1140520A (ja) * 1997-07-23 1999-02-12 Toshiba Corp ウェーハの分割方法及び半導体装置の製造方法
JPH11204551A (ja) * 1998-01-19 1999-07-30 Sony Corp 半導体装置の製造方法
JP2000038556A (ja) 1998-07-22 2000-02-08 Nitto Denko Corp 半導体ウエハ保持保護用ホットメルトシート及びその貼り付け方法
JP3410371B2 (ja) 1998-08-18 2003-05-26 リンテック株式会社 ウエハ裏面研削時の表面保護シートおよびその利用方法
JP2001044144A (ja) * 1999-08-03 2001-02-16 Tokyo Seimitsu Co Ltd 半導体チップの製造プロセス

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000077293A (ko) * 1999-05-18 2000-12-26 쇼지 고메이 반도체 웨이퍼의 가공방법 및 반도체 웨이퍼의 지지부재
KR20010003597A (ko) * 1999-06-24 2001-01-15 김영환 반도체 웨이퍼 가공방법

Also Published As

Publication number Publication date
DE60210910T2 (de) 2007-05-24
KR20030047705A (ko) 2003-06-18
DE60210910D1 (de) 2006-06-01
CN1423304A (zh) 2003-06-11
SG120887A1 (en) 2006-04-26
EP1316992A2 (en) 2003-06-04
US20030102557A1 (en) 2003-06-05
US6869830B2 (en) 2005-03-22
EP1316992B1 (en) 2006-04-26
EP1316992A3 (en) 2003-09-24
CN1263088C (zh) 2006-07-05

Similar Documents

Publication Publication Date Title
JP4731050B2 (ja) 半導体ウエーハの加工方法
JP4741332B2 (ja) ウエーハの加工方法
KR100468748B1 (ko) 프리컷 다이싱 테이프와 범용 다이싱 테이프를 웨이퍼에 마운팅할 수 있는 다이싱 테이프 부착 장비 및 이를포함하는 인라인 시스템
KR102024390B1 (ko) 표면 보호 부재 및 가공 방법
JPWO2003049164A1 (ja) 半導体チップの製造方法
US20040092108A1 (en) Method of processing a semiconductor wafer
JP2001035817A (ja) ウェーハの分割方法及び半導体装置の製造方法
US6777310B2 (en) Method of fabricating semiconductor devices on a semiconductor wafer using a carrier plate during grinding and dicing steps
JP6956788B2 (ja) 基板処理方法及び基板処理システム
KR100816641B1 (ko) 반도체 웨이퍼 가공방법 및 이것에 사용되는 지지기판
JPH11307488A (ja) 半導体装置、その製造方法、加工ガイドおよびその加工装置
JP2001093864A (ja) 半導体ウェーハ固定治具及び半導体装置の製造方法
JP4074758B2 (ja) 半導体ウエーハの加工方法
US20100051190A1 (en) Method for applying an adhesive layer on thin cut semiconductor chips of semiconductor wafers
JP2005086074A (ja) 半導体ウェーハの移し替え方法
JP2003077869A5 (ko)
JP2013041908A (ja) 光デバイスウェーハの分割方法
US8580070B2 (en) Method of applying an adhesive layer on thincut semiconductor chips of a semiconductor wafer
KR100539271B1 (ko) 휨 방지 재질을 사용하는 반도체 칩의 다이 접착 방법
US20030073264A1 (en) Method of manufacturing semiconductor device from semiconductor wafer having thick peripheral portion
JP2002353170A (ja) 半導体ウェーハの分離システム、分離方法及びダイシング装置
JP2007324245A (ja) 半導体装置の製造方法およびその輸送容器
CN214980191U (zh) 半导体加工装置
JP2012039039A (ja) 加工方法
JPH06224299A (ja) 半導体ウェーハの分割方法及び分割システム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140220

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150224

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160219

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170221

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180302

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190305

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20200302

Year of fee payment: 13