JP2007329391A - 半導体ウェーハの結晶方位指示マーク検出機構 - Google Patents

半導体ウェーハの結晶方位指示マーク検出機構 Download PDF

Info

Publication number
JP2007329391A
JP2007329391A JP2006160988A JP2006160988A JP2007329391A JP 2007329391 A JP2007329391 A JP 2007329391A JP 2006160988 A JP2006160988 A JP 2006160988A JP 2006160988 A JP2006160988 A JP 2006160988A JP 2007329391 A JP2007329391 A JP 2007329391A
Authority
JP
Japan
Prior art keywords
wafer
semiconductor wafer
mark
crystal orientation
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006160988A
Other languages
English (en)
Inventor
Kazuma Sekiya
一馬 関家
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Abrasive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Abrasive Systems Ltd filed Critical Disco Abrasive Systems Ltd
Priority to JP2006160988A priority Critical patent/JP2007329391A/ja
Priority to US11/810,938 priority patent/US20070284764A1/en
Priority to TW096120435A priority patent/TW200807600A/zh
Priority to CN2007101099103A priority patent/CN101086975B/zh
Publication of JP2007329391A publication Critical patent/JP2007329391A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54426Marks applied to semiconductor devices or parts for alignment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54453Marks applied to semiconductor devices or parts for use prior to dicing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54493Peripheral marks on wafers, e.g. orientation flats, notches, lot number
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

【課題】外周円から結晶方位指示マークまでの凹み量の小さな半導体ウェーハであっても、結晶方位認識マークを確実に検出することができる半導体ウェーハの結晶方位指示マーク検出機構を提供する。
【解決手段】ウェーハ1は、複数のデバイス3が表面に形成されるか形成される予定のデバイス領域4の周囲に円形の外周余剰領域5を有し、外周余剰領域5の外周縁部の面取り部の領域内に、ウエーハ1の結晶方位を示すマーク8として、ウエーハ1の面方向に直交する平坦面が面取り部の領域内に形成されている。ウェーハ1の面方向に平行な光軸Lを持つ光学式センサ43からウェーハ1の側面に光が投光され、マーク8で反射した光を光センサ43が検出することでマーク8を検出する。
【選択図】図9

Description

本発明は、半導体ウェーハの側面に設けられた結晶方位を示す指示マークを検出する機構に係り、特に、半導体ウエーハの外周縁部に形成された曲面状の面取り部の領域内に収まる平坦な結晶方位を表す結晶方位指示マークを検出するための機構に関する。
シリコンなどの単結晶半導体ウェーハ(以下、単に「ウェーハ」と称する)の表面に半導体デバイスを形成した半導体ウェーハを薄化する方法として、デバイス形成領域に相当する裏面のみを必要な厚みに加工し、外周余剰領域を該デバイス形成領域よりも厚く残す方法が知られている(たとえば特許文献1、特許文献2参照)。これらの特許文献にある従来の方法では、半導体ウェーハの結晶方位を表す三角形状のノッチやオリエンテーションフラットなどの結晶方位指示マークを有する半導体ウェーハを用いて、該結晶方位に合わせて半導体ウェーハ表面に半導体デバイスを形成し、そのデバイス形成領域に相当する裏面のみを薄化加工する。この場合において、ノッチやオリエンテーションフラットは、半導体ウェーハの径中心方向に切れ込んだ形状となっているため、外周余剰領域の幅をウェーハ全周で充分に確保するために、外周余剰領域の幅も自ずと大きくする必要がある。このため、ノッチやオリエンテーションフラットを有するウェーハの場合は、その分余計に外周余剰領域の幅を必要とするので、デバイス領域の面積が減少し1枚の半導体ウェーハから生産できるデバイスチップの数も減少し、コスト増加となってしまう。
そこで、本発明者等は、半導体ウエーハの外周余剰領域の外周縁部に、半導体ウエーハの結晶方位を示すマークとして、半導体ウエーハの面方向に直交するとともに、外周縁部に形成された凸面状の面取り部の領域内に収まる平坦面をした半導体ウエーハを提案した(特願2006−6413)。
特開2004-281551 特開2005-123425
ところで、半導体ウェーハの表面にデバイスを形成する際には、オリエンテーションフラットなどの結晶方位指示マークをセンサで検出し、結晶方位に併せてデバイス回路を描画しているが、従来のノッチやオリエンテーションフラットを有する半導体ウェーハでは、半導体ウェーハを回転可能な吸着テーブルに同軸的に吸着し、半導体ウェーハの縁部を挟むように配置した光学センサにより結晶方位指示マークを検出している。この光学センサは、投光部と受光部とを備え、投光部から投光された光が結晶方位指示マークの空隙を通って受光部に受光されることで結晶方位指示マークを検出する。
しかしながら、本発明者等が先に提案した結晶方位指示マークを有する半導体ウェーハでは、半導体ウェーハの外周円に対する結晶方位指示マークの凹み量が少ないため、半導体ウェーハ表裏面から投光受光した場合の光量の変化が少なく、このため、結晶方位指示マークの検出が困難であるという問題があった。
よって本発明は、外周円から結晶方位指示マークまでの凹み量の小さな半導体ウェーハであっても、結晶方位認識マークを確実に検出することができる半導体ウェーハの結晶方位指示マーク検出機構を提供することを目的としている。
本発明は、複数のデバイスが表面に形成されるか形成される予定のデバイス領域の周囲に円形の外周余剰領域を有し、外周余剰領域の外周縁部の面取り部の領域内に、半導体ウエーハの結晶方位を示すマークとして、半導体ウエーハの面方向に直交する平坦面が面取り部の領域内に形成されている半導体ウエーハの該平坦面を検出する半導体ウェーハの結晶方位指示マーク検出機構であって、半導体ウェーハの面方向に平行な光軸を持つ光学式センサと、半導体ウェーハを保持する回転可能な保持テーブルとを備えたことを特徴としている。
本発明では、保持テーブルで半導体ウェーハ(以下、「ウェーハ」と略称する)を保持して回転させながら、光学式センサから光をウェーハの側面に投光させると、光学式センサの光軸が平坦面と垂直になったときに平坦面で反射した反射光が光学式センサに受光され、平坦面を検出する。したがって、ウェーハの外周円から結晶方位指示マークまでの凹み量の小さなウェーハであっても、結晶方位認識マーク(以下、「マーク」と略称する)を確実に検出することができる。
本発明の結晶方位指示マーク検出機構によりマークが検出されると、保持テーブルを直ちに停止させてもよい。あるいは、保持テーブルを所定角度回転させてから停止させても良い。そのような動作を行うために、たとえば、保持テーブルの回転軸にエンコーダを具備し、光学式センサが反射光に反応した位置の回転軸のエンコーダ値を記憶する記憶手段と、反応した位置からあらかじめ指定された位置に合致するよう保持テーブルを回転させて停止する回転手段とを備えることができる。
マークが検出され、ウェーハの位置決めがなされたら、ウェーハはその方位を保ったまま保持テーブルから例えばデバイス形成機構に搬送され、半導体の結晶方位に対応した配置でデバイスが形成される。デバイス形成のための工程は数十ステップに及び、したがって、各工程毎に本発明のウェーハの結晶方位指示マーク検出機構が配置され、マークの検出とウェーハの位置決めが行われる。あるいは、デバイスが形成された後にウェーハの薄化が行われ、その後ダイシングテープにウェーハを貼着する際に、ダイシングテープの周囲に貼着されたダイシングフレームとウェーハの方位を位置決めする際にもマークの検出が行われる。なお、ウェーハをダイシングテープに貼着した後は、ダイシングフレームに形成した位置決め用の切欠によりウェーハの位置決めが行われ、その位置を基準にしてダイシングが行われる。
本発明で言う外周縁部はウエーハの外周側のごく小さい幅の曲面状部分であるが、表面側から裏面側にわたって断面円弧状に面取りされた面取り部を外周縁部と定義した場合、マークはその面取り部の領域内に形成されることになる。面取り部に平坦面を形成してできたマークは楕円状となる。また、マークの外形縁を面取り加工して角張った部分を無くすと、割れや欠けあるいは発塵が生じにくくなるので好ましい形態である。さらに、結晶方位を示すマークの径方向内側への切欠き量は、平坦面がある程度の面積を確保できる範囲でなるべく小さいことが望ましく、具体的には外周端部の最外周縁から径方向内側に0.3mmの範囲内に形成されている形態であれば良い。
本発明が対象とするウエーハは、外周余剰領域の裏面側がリブ状に突出しており、これによって該外周余剰領域がデバイス領域よりも肉厚である形状のものを含む。このようなウエーハに上記のようなマークが形成されることにより、リブ状で外周余剰領域に相当する肉厚部の幅を極力小さくすることができ、その結果としてデバイス領域の拡大ならびに生産されるデバイス数の増加が図られる。
本発明では、ウェーハの面方向に平行な光軸を持つ光学式センサと、半導体ウェーハを保持する回転可能な保持テーブルとを備えているから、ウェーハの外周円からの凹み量の小さなウェーハであっても、マークを確実に検出することができる。
1.ウェーハの構成
以下、図面を参照して本発明に係る一実施形態を説明する。
図1は、単結晶シリコン等からなる本実施形態において処理するウエーハ1を示している。円盤状で結晶方位性を有するこのウエーハ1の厚さは、例えば600μm程度である。ウエーハ1の表面には、格子状の分割予定ライン2によって矩形状の半導体チップ(デバイス)3が区画されている。これら半導体チップ3の表面には、電子回路が形成されている。複数の半導体チップ3が形成された領域は、ウエーハ1と同心の概ね円形状のデバイス領域4であり、このデバイス領域4の周囲に環状の外周余剰領域5が存在している。
図2および図3に示すように、ウエーハ1の外周端部は表面側から裏面側にわたって面取りされており、これによって、真円をなす表面縁6aと裏面縁6bとの間に断面円弧状の面取り部7が形成されている。面取り部7を形成したことにより、不用意に受ける衝撃によって割れや欠けあるいは発塵が生じることが防がれる。図3(a)に示すように、外周余剰領域5は、表面縁6aから所定長さ径方向内側に入った位置のデバイス領域外周縁4aとウエーハ1の最外周縁1aとの間の環状の領域を指す。そして、面取り部7の所定箇所には、図2および図3(b)に示すように、最外周縁1aから内側を削り取って形成された結晶方位認識マーク8が形成されている。このマーク8は、ウエーハ1の中心とマーク8を結ぶ直線が格子状の分割予定ライン2に平行または直交する位置に、結晶方位を示すものとして形成されている。
図3(b)に示すように、マーク8はウエーハ1の面方向(平行な表面および裏面)に直交する平坦面であり、図2(b)に示すように長径方向がウエーハ1の接線方向と平行な楕円状を呈している。このマーク8は、図3(b)に示すように面取り部7の領域内に形成されており、例えばウエーハ1の外径がφ200mmで面取り部7の幅が最外周縁1aから径方向に0.5mmであった場合、マーク8は最外周縁1aから径方向内側に0.3mmの範囲内に形成される。ちなみにこの寸法ではマーク8の長径は約22mmとなる。また、マーク8の楕円を描く外形縁8aも断面円弧状に面取りされており、その外形縁8aが角張った状態で無いことによってもウエーハ1は割れや欠けあるいは発塵が生じにくくなっている。
マーク8は、次の方法で形成される。ウエーハ1は、シリコン等の半導体材料を円柱状として得たインゴットを輪切りにスライスして製造されるが、スライス前のインゴットの周面の、結晶方位に応じたマーク8を形成すべき周方向の所定箇所に、軸方向に沿って帯状に延びる平坦面を所定幅(例えば上記22mm)で形成し、この後インゴットをスライスしてウエーハ1を得、次いでそのウエーハ1の外周端部を面取り加工する。これによってはじめに形成された帯状の平坦面は楕円状のマーク8として残る。
本実施形態で処理するウエーハ1は、結晶方位を示すマーク8が外周端部である面取り部7に形成した平坦面で構成されている。このため、外周余剰領域5を、マーク8の径方向内側への切欠き量に影響されることなくできるだけ小さい幅の領域に抑えることができるとともに、デバイス領域4を最大限に大きく確保することができる。その結果、従来のノッチやオリエンテーションフラットといった類の結晶方位認識マークと比べると、デバイス領域4内で区画される半導体チップの数を増加させることができる。
次に、デバイス領域4をきわめて薄くし(例えば200〜100μm程度、あるいは50μm程度)、補強用のリブ状肉厚部を外周余剰領域5の裏面側に突出形成させた形態のウエーハを説明する。そのようなウエーハを製造するには、半導体チップ3の電子回路を保護する保護テープを表面に貼った後に、ウエーハ1のデバイス領域4に対応する裏面側を研削して、そのデバイス領域4を上記厚さに薄化する。
図4および図5は、ウエーハ1の研削に好適な研削装置10を示している。この研削装置10は、回転駆動する真空チャック式のチャックテーブル11と、研削ユニット12とを備えている。チャックテーブル11はウエーハ1よりも大きな円盤状で、その上面に載置されるウエーハ1を空気吸引によって吸着、保持する。このチャックテーブル11は、中心を軸として図示せぬモータにより回転させられる。
研削ユニット12は、円筒状のハウジング13内に組み込まれたスピンドル14がモータ15によって回転駆動させられると、スピンドル14の先端にフランジ16を介して固定されたカップホイール17が回転し、カップホイール17の下面の外周部に全周にわたって環状に配列されて固定された多数の砥石18が、ワークを研削するものである。砥石18の円形の研削軌跡の外径は、ウエーハ1のデバイス領域4の直径の半径にほぼ等しい。
チャックテーブル11と研削ユニット12とは、チャックテーブル11に対して研削ユニット12がオフセットされている。詳しくは、図5に示すように、環状に配列された多数の砥石18のうちの最もチャックテーブル11の内側に位置するものの刃先の刃厚(径方向長さ)のほぼ中央部分が、チャックテーブル11の中心を通る鉛直線上に位置するように、相対位置が設定されている。
ウエーハ1は、保護テープが貼られた表面をチャックテーブル11の上面に対面させ、かつ、中心をチャックテーブル11の回転中心に合わせて、チャックテーブル11上に保持される。そして、カップホイール17を回転させながら研削ユニット12を降下させて、露出するウエーハ1の裏面に砥石18を押し付け、かつ、チャックテーブル11を回転させることにより、裏面のデバイス領域4に対応する部分を研削して薄化する。ウエーハ1は、これによって図6に示すようにデバイス領域4の周囲の外周余剰領域5に対応する部分に、元の厚さが残って裏面側に突出する環状の肉厚部9が形成された断面凹状に加工される。
なお、このようにして形成された肉厚部9は、必要な工程を経た後、最終的には適宜な手段で切断、除去される。また、肉厚部9の幅は、ウエーハ1の直径、肉厚部9の厚さおよび裏面の加工状態から適宜に設定される。例えば直径200mm、厚さ725μmのウエーハの場合には肉厚部9の幅は2mmとされ、厚さを300μm程度まで薄くした後に肉厚部9を形成する場合の幅は3mm程度が望ましい。
図7は、上記のようにして肉厚部9を形成したウエーハ1に対して、ノッチ21およびオリエンテーションフラット22をマークとして形成した場合の肉厚部の幅の違いを示している。図7では、マークが形成された部分を符号8で示しているが、このマーク8を形成した場合の肉厚部9の内径が破線9aであり、破線9aの内側がデバイス領域4である。ウエーハ1の直径がφ200mmである場合、その内径9aは最外周縁1aから2〜3mmの位置に設定される。
一方、同じ径のウエーハ1にノッチ21を形成した場合には、ノッチ21の最深部は最外周縁1aから約1mmとされ、したがって内径21aとなる肉厚部のノッチ21に対応する部分の幅は、マージン2〜3mmを付与して3〜4mmとなる。また、オリエンテーションフラット22を形成した場合には、最外周縁1aからの最大切欠き量は約2.2mmとなり、したがって、内径22aとなる肉厚部のオリエンテーションフラット22に対応する部分の幅は、マージン2〜3mmを付与して5.2〜6.2mmとなる。
このようにノッチやオリエンテーションフラットを形成した場合と比べると、本実施形態で処理するウェーハのマーク8は、面取り部7の範囲内に形成されて径方向内側への切欠き量がきわめて小さいため、肉厚部9の幅を小さくすることができ、その結果デバイス領域4の拡大と半導体チップ3の生産数の増加が図られる。
2.マーク検出機構の構成
次に、図8および図9を参照して本発明の一実施形態のマーク検出機構について説明する。図8において符号30はマーク検出機構のベースフレームである。ベースフレーム30には、例えばデバイス形成装置のフレームなどが利用される。ベースフレーム30には、エンコーダが内蔵されたACサーボモータ31が取り付けられ、ACサーボモータ31の出力軸にはテーブルポスト32を介して回転テーブル33が取り付けられている。回転テーブル33の上面には多孔質部34が配置されている。一方、テーブルポスト32および回転テーブル33の内部には、多孔質部34と連通する孔が形成され、孔に図示しない真空吸引装置が接続されることにより、多孔質部34にウェーハ1が吸着される。
ベースフレーム30には、センサポスト41を介してブラケット42が取り付けられ、ブラケット42には、光センサ43が取り付けられている。光センサ43は、投光部と受光部とを備え、それらの光軸Lはウェーハ1の側面を向き、光軸Lの高さはウェーハ1の厚さ方向の中心と一致している。図8において符号44は、マーク検出機構の動作を制御する制御部、45はモータドライバである。光センサ43の投光部から投光された光はウェーハ1の側面で反射し、ウェーハ1が回転してマーク8が光センサ43の真正面に来たときに、受光部に受光される反射光の量が最大となる。制御部44は、光センサ43から受光量に対応する反射光量情報を入力し、その情報に基づいてモータドライバ45を制御する。また、制御部44には、ACサーボモータ31のエンコーダからのエンコーダ値情報が入力される。
3.マーク検出機構の動作
次に、上記構成のマーク検出機構の動作を説明する。
先ず、ウェーハ1は、その中心を回転テーブル33の回転中心に一致させるように位置決めされ、回転テーブル33上に載置される。その時点で回転テーブル33の吸引は開始されているので、ウェーハ1は回転テーブル33に吸着される。次いで、ACサーボモータ31が回転し、回転テーブル33の方位はエンコーダの値として制御部44に入力される。また、光センサ43は投光部から光をウェーハ1の側面に投光しており、マーク8が光センサ43の真正面に来たときに、受光部に受光される反射光の量が最大となる。つまり、光センサ43から制御部44に入力される反射光量情報が最大となり、制御部44は、そのときの回転テーブル33の方位をエンコーダの値として記録する。
制御部44は、反射光量情報が最大となった後、予め定められた方位で回転テーブル33を停止させる。たとえば、反射光量情報が最大となった瞬間に回転テーブル33を停止させたり、あるいは、反射光量情報が最大となったときの回転テーブル33の位置から所定角度回転させてから回転テーブル33を停止させることもできる。いずれの態様でもウェーハ1の方位は一定となり、ウェーハ1は、その方位を保持したまま後工程へと搬送される。
上記のようなマーク検出機構では、光センサ43からウェーハ1の側面に光りを投光して反射光によりマーク8を検出するから、上記のようにウェーハ1の外周円からマーク8までの凹み量が小さい場合であっても、マーク8を確実に検出することができる。
本発明の一実施形態で処理する半導体ウエーハの(a)平面図、(b)側面図、(c)斜視図である。 一実施形態で処理する半導体ウエーハを拡大した図であって(a)一部平面図、(b)斜視図である。 一実施形態で処理する半導体ウエーハの(a)マークが形成された部分以外の面取り部の断面図、(b)マークが形成された部分の面取り部の断面図である。 研削装置の斜視図である。 研削装置の側面図である。 外周余剰領域が肉厚部に形成された半導体ウエーハの(a)斜視図、(b)断面図である。 本実施形態で処理するウエーハに対してノッチやオリエンテーションフラットを形成した場合の肉厚部の幅の違いを比較したウエーハの平面図である。 本発明の一実施形態の半導体ウェーハの結晶方位指示マーク検出機構を示す側面図である。 本発明の一実施形態の半導体ウェーハの結晶方位指示マーク検出機構を示す斜視図である。
符号の説明
1…半導体ウエーハ
3…半導体チップ(デバイス)
4…デバイス領域
5…外周余剰領域
7…面取り部(外周端部)
8…マーク
9…肉厚部
33…回転テーブル(保持テーブル)
43…光センサ(光学式センサ)
L…光軸

Claims (2)

  1. 複数のデバイスが表面に形成されるか形成される予定のデバイス領域の周囲に円形の外周余剰領域を有し、前記外周余剰領域の外周縁部の面取り部の領域内に、該半導体ウエーハの結晶方位を示すマークとして、該半導体ウエーハの面方向に直交する平坦面が該面取り部の領域内に形成されている半導体ウエーハの該平坦面を検出する機構であって、
    該半導体ウェーハの面方向に平行な光軸を持つ光学式センサと、
    該半導体ウェーハを保持する回転可能な保持テーブルと、
    を備えたことを特徴とする半導体ウェーハの結晶方位指示マーク検出機構。
  2. 前記保持テーブルの回転軸にはエンコーダが具備され、前記光学式センサが反射光に反応した位置の回転軸のエンコーダ値を記憶する記憶手段と、該反応した位置からあらかじめ指定された位置に合致するよう該保持テーブルを回転させて停止する回転手段とを備えたことを特徴とする請求項1に記載の半導体ウェーハの結晶方位指示マーク検出機構。
JP2006160988A 2006-06-09 2006-06-09 半導体ウェーハの結晶方位指示マーク検出機構 Pending JP2007329391A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006160988A JP2007329391A (ja) 2006-06-09 2006-06-09 半導体ウェーハの結晶方位指示マーク検出機構
US11/810,938 US20070284764A1 (en) 2006-06-09 2007-06-06 Sensing mechanism for crystal orientation indication mark of semiconductor wafer
TW096120435A TW200807600A (en) 2006-06-09 2007-06-07 Sensing mechanism for crystal orientation indication mark of semiconductor wafer
CN2007101099103A CN101086975B (zh) 2006-06-09 2007-06-11 半导体晶片的结晶方位指示标记检测机构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006160988A JP2007329391A (ja) 2006-06-09 2006-06-09 半導体ウェーハの結晶方位指示マーク検出機構

Publications (1)

Publication Number Publication Date
JP2007329391A true JP2007329391A (ja) 2007-12-20

Family

ID=38821074

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006160988A Pending JP2007329391A (ja) 2006-06-09 2006-06-09 半導体ウェーハの結晶方位指示マーク検出機構

Country Status (4)

Country Link
US (1) US20070284764A1 (ja)
JP (1) JP2007329391A (ja)
CN (1) CN101086975B (ja)
TW (1) TW200807600A (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4791774B2 (ja) * 2005-07-25 2011-10-12 株式会社ディスコ ウェーハの加工方法及び研削装置
JP4741332B2 (ja) * 2005-09-30 2011-08-03 株式会社ディスコ ウエーハの加工方法
US8378252B2 (en) * 2009-05-29 2013-02-19 Electro Scientific Industries, Inc. Method and apparatus for hybrid resolution feedback of a motion stage
JP6395632B2 (ja) 2015-02-09 2018-09-26 株式会社ディスコ ウエーハの生成方法
JP6395633B2 (ja) 2015-02-09 2018-09-26 株式会社ディスコ ウエーハの生成方法
JP6425606B2 (ja) 2015-04-06 2018-11-21 株式会社ディスコ ウエーハの生成方法
JP6494382B2 (ja) 2015-04-06 2019-04-03 株式会社ディスコ ウエーハの生成方法
JP6429715B2 (ja) 2015-04-06 2018-11-28 株式会社ディスコ ウエーハの生成方法
JP6472333B2 (ja) 2015-06-02 2019-02-20 株式会社ディスコ ウエーハの生成方法
JP6482423B2 (ja) 2015-07-16 2019-03-13 株式会社ディスコ ウエーハの生成方法
JP6482425B2 (ja) * 2015-07-21 2019-03-13 株式会社ディスコ ウエーハの薄化方法
JP6472347B2 (ja) 2015-07-21 2019-02-20 株式会社ディスコ ウエーハの薄化方法
JP6690983B2 (ja) 2016-04-11 2020-04-28 株式会社ディスコ ウエーハ生成方法及び実第2のオリエンテーションフラット検出方法
JP6858587B2 (ja) 2017-02-16 2021-04-14 株式会社ディスコ ウエーハ生成方法
JP6750592B2 (ja) * 2017-08-15 2020-09-02 信越半導体株式会社 シリコンウエーハのエッジ形状の評価方法および評価装置、シリコンウエーハ、ならびにその選別方法および製造方法
JP7068064B2 (ja) * 2018-06-22 2022-05-16 株式会社ディスコ 被加工物の加工方法
CN108682647B (zh) * 2018-07-16 2024-02-02 华侨大学 晶片侧面打码读码存储一体机及其使用方法
CN114373707B (zh) * 2022-03-22 2022-06-03 广州粤芯半导体技术有限公司 一种Taiko晶圆传送方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0653100A (ja) * 1992-07-29 1994-02-25 Sony Corp 半導体ウエハ及びその結晶方位検出方法
JPH06249640A (ja) * 1993-03-01 1994-09-09 Hitachi Techno Eng Co Ltd 板状体の非接触位置決め装置
JP2004281551A (ja) * 2003-03-13 2004-10-07 Toshiba Corp 半導体基板及びその製造方法、半導体装置及びその製造方法、半導体パッケージ
JP2005123425A (ja) * 2003-10-17 2005-05-12 Toshiba Corp 半導体基板の製造方法、半導体基板及び半導体装置の製造方法
JP2007189093A (ja) * 2006-01-13 2007-07-26 Disco Abrasive Syst Ltd 半導体ウエーハ

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0610775B2 (ja) * 1984-12-05 1994-02-09 株式会社ニコン 円形基板の位置決め装置
JPH05259016A (ja) * 1992-03-12 1993-10-08 Mitsubishi Electric Corp ウエハ作製用基板及び半導体ウエハの製造方法
US5876819A (en) * 1995-02-17 1999-03-02 Mitsubishi Denki Kabushiki Kaisha Crystal orientation detectable semiconductor substrate, and methods of manufacturing and using the same
JPH10256105A (ja) * 1997-03-11 1998-09-25 Super Silicon Kenkyusho:Kk レーザマークを付けたウェーハ
JP4109371B2 (ja) * 1999-01-28 2008-07-02 Sumco Techxiv株式会社 半導体ウェハ
US6420792B1 (en) * 1999-09-24 2002-07-16 Texas Instruments Incorporated Semiconductor wafer edge marking
TW587332B (en) * 2000-01-07 2004-05-11 Canon Kk Semiconductor substrate and process for its production
JP4071476B2 (ja) * 2001-03-21 2008-04-02 株式会社東芝 半導体ウェーハ及び半導体ウェーハの製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0653100A (ja) * 1992-07-29 1994-02-25 Sony Corp 半導体ウエハ及びその結晶方位検出方法
JPH06249640A (ja) * 1993-03-01 1994-09-09 Hitachi Techno Eng Co Ltd 板状体の非接触位置決め装置
JP2004281551A (ja) * 2003-03-13 2004-10-07 Toshiba Corp 半導体基板及びその製造方法、半導体装置及びその製造方法、半導体パッケージ
JP2005123425A (ja) * 2003-10-17 2005-05-12 Toshiba Corp 半導体基板の製造方法、半導体基板及び半導体装置の製造方法
JP2007189093A (ja) * 2006-01-13 2007-07-26 Disco Abrasive Syst Ltd 半導体ウエーハ

Also Published As

Publication number Publication date
US20070284764A1 (en) 2007-12-13
TW200807600A (en) 2008-02-01
CN101086975B (zh) 2010-10-13
CN101086975A (zh) 2007-12-12

Similar Documents

Publication Publication Date Title
JP2007329391A (ja) 半導体ウェーハの結晶方位指示マーク検出機構
KR102314055B1 (ko) 가공 방법
US7622328B2 (en) Processing method of wafer
US20120003816A1 (en) Wafer dividing method
JP2009176896A (ja) ウエーハの加工方法
JP2007189093A (ja) 半導体ウエーハ
JP6713212B2 (ja) 半導体デバイスチップの製造方法
JP2007096091A (ja) ウェハ加工方法
JP2004200643A (ja) アライメント装置
TW200935575A (en) Wafer
JP2019220632A (ja) 被加工物の加工方法
JP2014229650A (ja) ウェーハの加工方法
JP5313014B2 (ja) ウエーハの加工方法
JP2021121031A (ja) ウェーハの位置決め装置及びそれを用いた面取り装置
JP2007096010A (ja) ウエーハの加工方法
JP2010076065A (ja) 切削装置及び切削ブレードの回転バランス調整方法
JP5275611B2 (ja) 加工装置
JP5318537B2 (ja) ウエーハの加工方法
JP4481597B2 (ja) ブレード間隔測定方法
TWI828749B (zh) 邊緣修整裝置
TW202026593A (zh) 晶圓之外周緣上表面高度測量裝置
JP7325903B2 (ja) ウェーハの加工方法
JP2007242948A (ja) シート切断装置及び切断方法
CN112743447B (zh) 一种转轴角度确认机构及硅片研磨装置
US11380550B2 (en) Wafer processing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101013

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101014

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101209

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101227