JP2007189093A - 半導体ウエーハ - Google Patents

半導体ウエーハ Download PDF

Info

Publication number
JP2007189093A
JP2007189093A JP2006006413A JP2006006413A JP2007189093A JP 2007189093 A JP2007189093 A JP 2007189093A JP 2006006413 A JP2006006413 A JP 2006006413A JP 2006006413 A JP2006006413 A JP 2006006413A JP 2007189093 A JP2007189093 A JP 2007189093A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
outer peripheral
mark
region
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006006413A
Other languages
English (en)
Inventor
Kazuma Sekiya
一馬 関家
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Abrasive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Abrasive Systems Ltd filed Critical Disco Abrasive Systems Ltd
Priority to JP2006006413A priority Critical patent/JP2007189093A/ja
Priority to US11/650,502 priority patent/US10056246B2/en
Publication of JP2007189093A publication Critical patent/JP2007189093A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02021Edge treatment, chamfering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54493Peripheral marks on wafers, e.g. orientation flats, notches, lot number

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

【課題】結晶方位認識マークを形成する外周余剰領域を小さくしてデバイス領域を最大限に大きく確保することができ、なおかつ反射式のマーク認識方法に最適な半導体ウエーハを提供する。
【解決手段】デバイス領域4の周囲に外周余剰領域5を有する半導体ウエーハにおいて、外周端部の面取り部7の領域内に、結晶方位を示すマーク8として、表面に直交する楕円状の平坦面を形成する。マーク8の径方向内側への切欠き量を極端に小さくし外周余剰領域5の幅を低減するとともにデバイス領域4を拡大させ、1枚当たりのデバイス(半導体チップ)の生産量を増加させる。
【選択図】図2

Description

本発明は、表面にICやLSI等の電子回路が形成された半導体チップに分割されるシリコンウエーハ等の半導体ウエーハに関する。
各種電子機器に用いられる半導体チップ等のデバイスは、一般に、円盤状の半導体ウエーハの表面に、ストリートと呼ばれる分割予定ラインで格子状の矩形領域を区画し、これら領域の表面に電子回路を形成してから、裏面を研削して薄化し、ストリートに沿って分割するといった方法で製造される。半導体ウエーハの材料としてはシリコンに代表される単結晶半導体が用いられるが、このような半導体は結晶方位性を有しており、その結晶方位を常に認識しながら半導体ウエーハには様々な加工が施される。例えば分割予定ラインは結晶方位に平行に形成されたり45°に交差する方向に形成されたりする。そこで半導体ウエーハには、加工前の段階で、結晶方位を示すマークがデバイス領域の外側の外周余剰領域に形成されている。例えば特許文献1には、三角形状の切欠き(ノッチ)や、接線方向に直線状に延びる切欠き(オリエンテーションフラット)が記載されている。
ところが、これら形態の結晶方位認識マークでは、半導体ウエーハの外周縁から内側に向かって切り欠かれる距離を相応に確保しなければ形成することができないので、外周余剰領域の幅も自ずと大きくする必要がある。このためデバイス領域の大きさに制約を受け、その結果、1枚の半導体ウエーハから生産されるデバイスの数が半導体ウエーハの大きさの割には多くならないという不満が生じていた。特に近年ではデバイスの薄化の要求に応じて半導体ウエーハの薄化が顕著であるが、従来よりも薄い半導体ウエーハのハンドリングを容易としたり割れやすさを抑えるために、外周端部の裏面側をリブ状に厚くした半導体ウエーハが提案されている(特許文献2,3参照)。この種の半導体ウエーハは、外周端部のリブ状の肉厚部によって極薄の半導体ウエーハの剛性不足を補うようにされたものであるが、その肉厚部の幅は、薄肉部で形成されるデバイスの数をなるべく多く取るために小さくされる傾向にある。しかしながらこの肉厚部には上記ノッチ等の結晶方位認識マークを形成するため、上記外周余剰領域と同様で幅を小さくするにも限度があった。
さらに、半導体ウエーハの外周端縁は、不用意に受ける衝撃によって割れや欠けあるいは発塵が生じることを防ぐために全周にわたって面取り加工がなされており、それはノッチやオリエンテーションフラットといった結晶方位認識マークにも及んでいる。ところで、マークの位置を知る方法は、半導体ウエーハを360°回転させる途中で、マークに探査部材が入り込んだことをもって認識する機械式が一般的であるが、半導体ウエーハの外周縁に側面から光を当てて反射光の変化を読み取る光反射式は、非接触式で半導体ウエーハの損傷を招かない利点があるとされている。しかしながら従来のマークでは上記のように面取り加工がなされているため正確な光の反射を受光しにくく、光反射式を適用するには不向きである。
特開2001−267193号公報(図4) 特開2004−281551号公報 特開2005−123425号公報
よって本発明は、結晶方位認識マークを新たな形態とすることにより、そのマークを形成する外周余剰領域を小さくすることができ、その結果、外周端部を肉厚としたものであってもデバイスの形成領域を最大限に大きく確保することができ、さらに、反射式のマーク認識方法に最適な半導体ウエーハを提供することを目的としている。
本発明は、複数のデバイスが表面に形成されたデバイス領域の周囲に外周余剰領域を有する半導体ウエーハであって、外周余剰領域の外周端部に、該半導体ウエーハの結晶方位を示すマークとして、該半導体ウエーハの面方向に直交する平坦面が形成されていることを特徴としている。
本発明によれば、結晶方位を示すマークが外周端部に形成した平坦面で構成されるので、外周余剰領域を、マークの径方向内側への切欠き量に影響されることなくできるだけ小さい幅の領域に抑えることができる。このためデバイス領域を最大限に大きく確保することができ、1枚当たりのデバイスの生産数を従来より増加させることができる。また、マークは半導体ウエーハの面方向に直交した平坦面であるから側方から入射する光を適確に反射する。したがって本発明の半導体ウエーハは、マーク認識方法として半導体ウエーハの損傷を招くおそれのない非接触式の光反射式を好適に採用することができる。
本発明で言う外周端部は半導体ウエーハの外周側のごく小さい幅の環状部分であるが、表面側から裏面側にわたって断面円弧状に面取りされた面取り部を外周端部と定義した場合、マークはその面取り部の領域内に形成されることになる。面取り部に平坦面を形成してできたマークは楕円状となる。また、マークの外形縁を面取り加工して角張った部分を無くすと、割れや欠けあるいは発塵が生じにくくなるので好ましい形態である。さらに、結晶方位を示すマークの径方向内側への切欠き量は、平坦面がある程度の面積を確保できる範囲でなるべく小さいことが望ましく、具体的には外周端部の最外周縁から径方向内側に0.3mmの範囲内に形成されている形態であれば良い。
本発明の半導体ウエーハは、外周余剰領域の裏面側がリブ状に突出しており、これによって該外周余剰領域がデバイス領域よりも肉厚である形状のものを含む。このような半導体ウエーハに本発明のマークが適用されることにより、リブ状で外周余剰領域に相当する肉厚部の幅を極力小さくすることができ、その結果としてデバイス領域の拡大ならびに生産されるデバイス数の増加が図られる。
本発明によれば、結晶方位を示すマークを外周余剰領域の外周端部に形成した平坦面で構成したので、デバイス領域を最大限に大きく確保することができ、このため1枚当たりのデバイスの生産数を増加させることができる。また、マークは半導体ウエーハの面方向に直交した平坦面であり、側方から入射する光を適確に反射するので、マーク認識方法として半導体ウエーハの損傷を招くおそれのない非接触式の光反射式を好適に採用することができる。
以下、図面を参照して本発明に係る一実施形態を説明する。
図1は、単結晶シリコン等からなる本実施形態の半導体ウエーハ(以下、ウエーハと略称)1を示している。円盤状で結晶方位性を有するこのウエーハ1の厚さは、例えば600μm程度である。ウエーハ1の表面には、格子状の分割予定ライン2によって矩形状の半導体チップ(デバイス)3が区画されている。これら半導体チップ3の表面には、電子回路が形成されている。複数の半導体チップ3が形成された領域は、ウエーハ1と同心の概ね円形状のデバイス領域4であり、このデバイス領域4の周囲に環状の外周余剰領域5が存在している。
図2および図3に示すように、ウエーハ1の外周端部は表面側から裏面側にわたって面取りされており、これによって、真円をなす表面縁6aと裏面縁6bとの間に断面円弧状の面取り部7が形成されている。面取り部7を形成したことにより、不用意に受ける衝撃によって割れや欠けあるいは発塵が生じることが防がれる。図3(a)に示すように、外周余剰領域5は、表面縁6aから所定長さ径方向内側に入った位置のデバイス領域外周縁4aとウエーハ1の最外周縁1aとの間の環状の領域を指す。そして、面取り部7の所定箇所には、図2および図3(b)に示すように、最外周縁1aから内側を削り取って形成された結晶方位認識マーク8が形成されている。このマーク8は、ウエーハ1の中心とマーク8を結ぶ直線が格子状の分割予定ライン2に平行または直交する位置に、結晶方位を示すものとして形成されている。
図3(b)に示すように、マーク8はウエーハ1の面方向(平行な表面および裏面)に直交する平坦面であり、図2(b)に示すように長径方向がウエーハ1の接線方向と平行な楕円状を呈している。このマーク8は、図3(b)に示すように面取り部7の領域内に形成されており、例えばウエーハ1の外径がφ200mmで面取り部7の幅が最外周縁1aから径方向に0.5mmであった場合、マーク8は最外周縁1aから径方向内側に0.3mmの範囲内に形成される。ちなみにこの寸法ではマーク8の長径は約22mmとなる。また、マーク8の楕円を描く外形縁8aも断面円弧状に面取りされており、その外形縁8aが角張った状態で無いことによってもウエーハ1は割れや欠けあるいは発塵が生じにくくなっている。
マーク8は、次の方法で形成される。ウエーハ1は、シリコン等の半導体材料を円柱状として得たインゴットを輪切りにスライスして製造されるが、スライス前のインゴットの周面の、結晶方位に応じたマーク8を形成すべき周方向の所定箇所に、軸方向に沿って帯状に延びる平坦面を所定幅(例えば上記22mm)で形成し、この後インゴットをスライスしてウエーハ1を得、次いでそのウエーハ1の外周端部を面取り加工する。これによってはじめに形成された帯状の平坦面は楕円状のマーク8として残る。
本実施形態のウエーハ1は、結晶方位を示すマーク8が外周端部である面取り部7に形成した平坦面で構成されている。このため、外周余剰領域5を、マーク8の径方向内側への切欠き量に影響されることなくできるだけ小さい幅の領域に抑えることができるとともに、デバイス領域4を最大限に大きく確保することができる。その結果、従来のノッチやオリエンテーションフラットといった類の結晶方位認識マークと比べると、デバイス領域4内で区画される半導体チップの数を増加させることができる。
また、マーク8はウエーハ1の面方向に直交した平坦面であるから側方から入射する光を適確に反射する。したがって、マーク認識方法としてウエーハ1の損傷を招くおそれのない非接触式の光反射式を好適に採用することができる。
次に、デバイス領域4をきわめて薄くし(例えば200〜100μm程度、あるいは50μm程度)、補強用のリブ状肉厚部を外周余剰領域5の裏面側に突出形成させた形態のウエーハを説明する。そのようなウエーハを製造するには、半導体チップ3の電子回路を保護する保護テープを表面に貼った後に、ウエーハ1のデバイス領域4に対応する裏面側を研削して、そのデバイス領域4を上記厚さに薄化する。
図4および図5は、ウエーハ1の研削に好適な研削装置10を示している。この研削装置10は、回転駆動する真空チャック式のチャックテーブル11と、研削ユニット12とを備えている。チャックテーブル11はウエーハ1よりも大きな円盤状で、その上面に載置されるウエーハ1を空気吸引によって吸着、保持する。このチャックテーブル11は、中心を軸として図示せぬモータにより回転させられる。
研削ユニット12は、円筒状のハウジング13内に組み込まれたスピンドル14がモータ15によって回転駆動させられると、スピンドル14の先端にフランジ16を介して固定されたカップホイール17が回転し、カップホイール17の下面の外周部に全周にわたって環状に配列されて固定された多数の砥石18が、ワークを研削するものである。砥石18の円形の研削軌跡の外径は、ウエーハ1のデバイス領域4の直径の半径にほぼ等しい。
チャックテーブル11と研削ユニット12とは、チャックテーブル11に対して研削ユニット12がオフセットされている。詳しくは、図5に示すように、環状に配列された多数の砥石18のうちの最もチャックテーブル11の内側に位置するものの刃先の刃厚(径方向長さ)のほぼ中央部分が、チャックテーブル11の中心を通る鉛直線上に位置するように、相対位置が設定されている。
ウエーハ1は、保護テープが貼られた表面をチャックテーブル11の上面に対面させ、かつ、中心をチャックテーブル11の回転中心に合わせて、チャックテーブル11上に保持される。そして、カップホイール17を回転させながら研削ユニット12を降下させて、露出するウエーハ1の裏面に砥石18を押し付け、かつ、チャックテーブル11を回転させることにより、裏面のデバイス領域4に対応する部分を研削して薄化する。ウエーハ1は、これによって図6に示すようにデバイス領域4の周囲の外周余剰領域5に対応する部分に、元の厚さが残って裏面側に突出する環状の肉厚部9が形成された断面凹状に加工される。
なお、このようにして形成された肉厚部9は、必要な工程を経た後、最終的には適宜な手段で切断、除去される。また、肉厚部9の幅は、ウエーハ1の直径、肉厚部9の厚さおよび裏面の加工状態から適宜に設定される。例えば直径φ200mm、厚さ725μmのウエーハの場合には肉厚部9の幅は2mmとされ、厚さを300μm程度まで薄くした後に肉厚部9を形成する場合の幅は3mm程度が望ましい。
図7は、上記のようにして肉厚部9を形成した本実施形態のウエーハ1に対して、従来のノッチ21およびオリエンテーションフラット22を結晶方位認識マークとして形成した場合の肉厚部の幅の違いを示している。図7では、本実施形態のマークが形成された部分を符号8で示しているが、このマーク8を形成した本実施形態の場合の肉厚部9の内径が破線9aであり、破線9aの内側がデバイス領域4である。ウエーハ1の直径がφ200mmである場合、その内径9aは最外周縁1aから2〜3mmの位置に設定される。
一方、同じ径のウエーハ1にノッチ21を形成した場合には、ノッチ21の最深部は最外周縁1aから約1mmとされ、したがって内径21aとなる肉厚部のノッチ21に対応する部分の幅は、マージン2〜3mmを付与して3〜4mmとなる。また、オリエンテーションフラット22を形成した場合には、最外周縁1aからの最大切欠き量は約2.2mmとなり、したがって、内径22aとなる肉厚部のオリエンテーションフラット22に対応する部分の幅は、マージン2〜3mmを付与して5.2〜6.2mmとなる。
このように従来の結晶方位認識マークであるノッチやオリエンテーションフラットを形成した場合と比べると本実施形態のマーク8は面取り部7の範囲内に形成されて径方向内側への切欠き量がきわめて小さいため、肉厚部9の幅を小さくすることができ、その結果デバイス領域4の拡大と半導体チップ3の生産数の増加が図られる。
本発明の一実施形態に係る半導体ウエーハの(a)平面図、(b)側面図、(c)斜視図である。 一実施形態の半導体ウエーハを拡大した図であって(a)一部平面図、(b)斜視図である。 一実施形態の半導体ウエーハの(a)マークが形成された部分以外の面取り部の断面図、(b)マークが形成された部分の面取り部の断面図である。 研削装置の斜視図である。 研削装置の側面図である。 外周余剰領域が肉厚部に形成された半導体ウエーハの(a)斜視図、(b)断面図である。 本実施形態のウエーハに対して従来の結晶方位認識マークを形成した場合の肉厚部の幅の違いを比較したウエーハの平面図である。
符号の説明
1…半導体ウエーハ
3…半導体チップ(デバイス)
4…デバイス領域
5…外周余剰領域
7…面取り部(外周端部)
8…マーク
9…肉厚部

Claims (6)

  1. 複数のデバイスが表面に形成されたデバイス領域の周囲に外周余剰領域を有する半導体ウエーハであって、
    前記外周余剰領域の外周端部に、該半導体ウエーハの結晶方位を示すマークとして、該半導体ウエーハの面方向に直交する平坦面が形成されていることを特徴とする半導体ウエーハ。
  2. 前記外周端部は、該半導体ウエーハの表面側から裏面側にわたって断面円弧状に面取りされた面取り部とされ、前記マークは該面取り部の領域内に形成されていることを特徴とする請求項1に記載の半導体ウエーハ。
  3. 前記マークが楕円状の平坦面で構成されていることを特徴とする請求項1または2に記載の半導体ウエーハ。
  4. 前記マークの外形縁が面取りされていることを特徴とする請求項1〜3のいずれかに記載の半導体ウエーハ。
  5. 前記マークは、前記外周端部の最外周縁から径方向内側に0.3mmの範囲内に形成されていることを特徴とする請求項1〜4のいずれかに記載の半導体ウエーハ。
  6. 前記外周余剰領域の裏面側がリブ状に突出しており、これによって該外周余剰領域が前記デバイス領域よりも肉厚であることを特徴とする請求項1〜5のいずれかに記載の半導体ウエーハ。
JP2006006413A 2006-01-13 2006-01-13 半導体ウエーハ Pending JP2007189093A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006006413A JP2007189093A (ja) 2006-01-13 2006-01-13 半導体ウエーハ
US11/650,502 US10056246B2 (en) 2006-01-13 2007-01-08 Semiconductor wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006006413A JP2007189093A (ja) 2006-01-13 2006-01-13 半導体ウエーハ

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012151034A Division JP2012212930A (ja) 2012-07-05 2012-07-05 半導体ウエーハの製造方法

Publications (1)

Publication Number Publication Date
JP2007189093A true JP2007189093A (ja) 2007-07-26

Family

ID=38263341

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006006413A Pending JP2007189093A (ja) 2006-01-13 2006-01-13 半導体ウエーハ

Country Status (2)

Country Link
US (1) US10056246B2 (ja)
JP (1) JP2007189093A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007329391A (ja) * 2006-06-09 2007-12-20 Disco Abrasive Syst Ltd 半導体ウェーハの結晶方位指示マーク検出機構
WO2008136423A1 (ja) * 2007-04-27 2008-11-13 Shibaura Mechatronics Corporation 半導体ウェーハ処理装置、基準角度位置検出方法及び半導体ウェーハ
JP2009064801A (ja) * 2007-09-04 2009-03-26 Disco Abrasive Syst Ltd ウエーハ
JP2012129284A (ja) * 2010-12-14 2012-07-05 Disco Abrasive Syst Ltd ウェーハ生産方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009096698A (ja) * 2007-10-19 2009-05-07 Toshiba Corp ウェーハ及びその製造方法
WO2015113142A1 (en) 2014-01-30 2015-08-06 Draingarde Inc. Watershed protection device and system
CN106233468B (zh) * 2014-04-30 2019-11-29 1366科技公司 用于制造带有比其他区相对更厚的局部受控区的薄半导体晶片的方法和装置以及这种晶片
USD768843S1 (en) * 2014-11-28 2016-10-11 Draingarde Inc. Catch basin cover

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0653100A (ja) * 1992-07-29 1994-02-25 Sony Corp 半導体ウエハ及びその結晶方位検出方法
JPH10247613A (ja) * 1997-03-04 1998-09-14 Hitachi Ltd 識別パターン付き基板および識別パターン読取方法並びに装置
JP2005123425A (ja) * 2003-10-17 2005-05-12 Toshiba Corp 半導体基板の製造方法、半導体基板及び半導体装置の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0624199B2 (ja) * 1982-07-30 1994-03-30 株式会社日立製作所 ウエハの加工方法
JPH0276226A (ja) 1988-09-12 1990-03-15 Sumitomo Electric Ind Ltd 半導体ウエーハ
JPH08222798A (ja) * 1995-02-15 1996-08-30 Mitsubishi Electric Corp 半導体レーザの製造方法
JPH0970740A (ja) 1995-09-05 1997-03-18 Toshiba Corp 半導体基板の製造方法
US6268641B1 (en) * 1998-03-30 2001-07-31 Kabushiki Kaisha Toshiba Semiconductor wafer having identification indication and method of manufacturing the same
JP4109371B2 (ja) * 1999-01-28 2008-07-02 Sumco Techxiv株式会社 半導体ウェハ
US6420792B1 (en) * 1999-09-24 2002-07-16 Texas Instruments Incorporated Semiconductor wafer edge marking
JP4615664B2 (ja) 2000-03-17 2011-01-19 株式会社東芝 半導体ウェーハ
JP4071476B2 (ja) * 2001-03-21 2008-04-02 株式会社東芝 半導体ウェーハ及び半導体ウェーハの製造方法
JP4185704B2 (ja) 2002-05-15 2008-11-26 株式会社ルネサステクノロジ 半導体装置の製造方法
US7098487B2 (en) * 2002-12-27 2006-08-29 General Electric Company Gallium nitride crystal and method of making same
JP2004281551A (ja) 2003-03-13 2004-10-07 Toshiba Corp 半導体基板及びその製造方法、半導体装置及びその製造方法、半導体パッケージ
JP3534115B1 (ja) * 2003-04-02 2004-06-07 住友電気工業株式会社 エッジ研磨した窒化物半導体基板とエッジ研磨したGaN自立基板及び窒化物半導体基板のエッジ加工方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0653100A (ja) * 1992-07-29 1994-02-25 Sony Corp 半導体ウエハ及びその結晶方位検出方法
JPH10247613A (ja) * 1997-03-04 1998-09-14 Hitachi Ltd 識別パターン付き基板および識別パターン読取方法並びに装置
JP2005123425A (ja) * 2003-10-17 2005-05-12 Toshiba Corp 半導体基板の製造方法、半導体基板及び半導体装置の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007329391A (ja) * 2006-06-09 2007-12-20 Disco Abrasive Syst Ltd 半導体ウェーハの結晶方位指示マーク検出機構
WO2008136423A1 (ja) * 2007-04-27 2008-11-13 Shibaura Mechatronics Corporation 半導体ウェーハ処理装置、基準角度位置検出方法及び半導体ウェーハ
JP5093858B2 (ja) * 2007-04-27 2012-12-12 芝浦メカトロニクス株式会社 半導体ウェーハ処理装置及び基準角度位置検出方法
JP2009064801A (ja) * 2007-09-04 2009-03-26 Disco Abrasive Syst Ltd ウエーハ
JP2012129284A (ja) * 2010-12-14 2012-07-05 Disco Abrasive Syst Ltd ウェーハ生産方法

Also Published As

Publication number Publication date
US20070166146A1 (en) 2007-07-19
US10056246B2 (en) 2018-08-21

Similar Documents

Publication Publication Date Title
JP2007329391A (ja) 半導体ウェーハの結晶方位指示マーク検出機構
JP2007189093A (ja) 半導体ウエーハ
US8790995B2 (en) Processing method and processing device of semiconductor wafer, and semiconductor wafer
TWI644354B (zh) Wafer processing method
JP6230422B2 (ja) ウエーハの加工方法
KR102277934B1 (ko) 반도체 디바이스 칩의 제조 방법
TW200935575A (en) Wafer
JP2007096115A (ja) 半導体装置の製造方法
KR20150117607A (ko) 웨이퍼 가공 방법
KR20120116444A (ko) 접합 웨이퍼의 제조 방법
TWI263556B (en) Backside polishing method of semiconductor wafer
JP2008142857A (ja) 研削ヘッド、研削装置、研削方法、及び、半導体装置の製造方法
JP5313014B2 (ja) ウエーハの加工方法
JP5881504B2 (ja) ウエーハの加工方法
JP2018069348A (ja) チャックテーブルの整形方法
JP2008091779A (ja) 半導体装置の製造方法
JP2008108837A (ja) 半導体ウエハの研削装置および半導体装置の製造方法
JP2009224496A (ja) ウェーハエッジ研削方法、ウェーハエッジ研削ユニット及びウェーハ裏面研削装置
JP6120597B2 (ja) 加工方法
JP2012212930A (ja) 半導体ウエーハの製造方法
JP2020031106A (ja) 半導体装置の製造方法及び製造装置
JP6563766B2 (ja) ウェーハの加工方法
JP5318537B2 (ja) ウエーハの加工方法
JP2008177287A (ja) 化合物半導体ウェハ
JP7430446B2 (ja) ウェーハの加工方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081121

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120313

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120510

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120611