JPH0624199B2 - ウエハの加工方法 - Google Patents

ウエハの加工方法

Info

Publication number
JPH0624199B2
JPH0624199B2 JP57131949A JP13194982A JPH0624199B2 JP H0624199 B2 JPH0624199 B2 JP H0624199B2 JP 57131949 A JP57131949 A JP 57131949A JP 13194982 A JP13194982 A JP 13194982A JP H0624199 B2 JPH0624199 B2 JP H0624199B2
Authority
JP
Japan
Prior art keywords
wafer
orientation flat
chamfering
chamfered
outer shape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57131949A
Other languages
English (en)
Other versions
JPS5923524A (ja
Inventor
央 前島
弘 西塚
進 小森谷
悦郎 江頭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP57131949A priority Critical patent/JPH0624199B2/ja
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to KR1019830003214A priority patent/KR900006775B1/ko
Priority to DE3326356A priority patent/DE3326356C3/de
Priority to FR8312147A priority patent/FR2531108B1/fr
Priority to GB08320110A priority patent/GB2126008B/en
Priority to IT8322321A priority patent/IT1163869B/it
Publication of JPS5923524A publication Critical patent/JPS5923524A/ja
Priority to US06/830,754 priority patent/US4783225A/en
Priority to SG417/87A priority patent/SG41787G/en
Priority to HK694/87A priority patent/HK69487A/xx
Priority to MY637/87A priority patent/MY8700637A/xx
Priority to US07/783,920 priority patent/US5230747A/en
Priority to US07/857,648 priority patent/US5279992A/en
Publication of JPH0624199B2 publication Critical patent/JPH0624199B2/ja
Priority to US09/704,529 priority patent/USRE40139E1/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02021—Edge treatment, chamfering
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24D—TOOLS FOR GRINDING, BUFFING OR SHARPENING
    • B24D5/00—Bonded abrasive wheels, or wheels with inserted abrasive blocks, designed for acting only by their periphery; Bushings or mountings therefor
    • B24D5/02—Wheels in one piece
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/21—Circular sheet or circular blank
    • Y10T428/219—Edge structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Processing Of Stones Or Stones Resemblance Materials (AREA)

Description

【発明の詳細な説明】 本発明はウエハおよびその加工方法、特に、ウエハの外
形線とオリエンテーションフラット等の位置決め用除去
部との接合領域のチッピング等の不良を防止することの
できるウエハおよびその加工方法に関するものである。
一般に、トランジスタ，集積回路（ＩＣ）および大規模
集積回路（ＬＳＩ）の如き半導体装置の製造において、
シリコン（Ｓｉ）等の半導体材料よりなるウエハに対
し、拡散，レジスト塗布，エッチング，蒸着等の処理を
施こす場合、ウエハの表面に微小なゴミやチッピング片
等の異物が付着すると、ウエハ表面にスクラッチ傷が付
いたり、膜厚の不均一あるいは搬送不良等の不良発生原
因となってしまう。
このような異物の発生の原因は種々のものがあるが、そ
の１つとして、たとえばウエハの搬送時にウエハの外周
部が何らかの搬送機構と衝突したりあるいはウエハどう
しが節触することによりそのウエハ外周部自体の一部が
欠損を生じることが知られており、その欠損によるチッ
ピング片は異物とウエハ表面に付着して各種不良をひき
起こす。そこで、従来、この種のウエハ外周部の欠損を
防止するため、ウエハ外周部の両主表面を機械的または
化学的手段により面取りすることが提案されている。
しかしながら、このようにウエハ外周部の両主表面の面
取りを行なうだけではウエハのチッピングを未だ完全に
防止することができない。
そこで、本発明者等がチッピングの原因追求のために鋭
意研究を重ねた結果、次のような重大な事実が判明し
た。すなわち、ウエハには一般にその結晶軸方向を示し
かつ位置決めを行なうために一部を直線に切り取って、
オリエンテーションフラット（主フラット）と呼ばれる
フラット部を形成することが行なわれる。ところが、こ
のようなフラット部の形成により、該フラット部とウエ
ハの外形線との接合部に鋭角的屈曲部が形成されてしま
う。その結果、この接合部がチッピングを起こし易く、
ウエハの搬送時に該接合部がエアベアリングのガイドに
衝突したり、他のウエハと接触したりすることにより、
該接合部が欠損してチッピング片を生じることになるも
のである。
したがって、本発明の目的は、ウエハの外形線とオリエ
ンテーションフラットの如きウエハ除去部との接合領域
のチッピングによる異物の発生およびその他の各種不良
の発生を防止することのできるウエハおよびその加工方
法を提供することにある。
以下、本発明を図面に示す実施例にしたがって詳細に説
明する。
第１図は本発明によるウエハの一実施例を示すもので、
同図(a)はその平面図、(b)は拡大断面図である。
本実施例のウエハ１はたとえばシリコン(Ｓｉ)の単結晶
をスライスすることにより作られた円形形状を有し、そ
の一部分は結晶軸の方向を示しかつ各種処理におけるウ
エハ１の位置決めを行なうための位置決め用除去部とし
て主フラットすなわちオリエンテーションフラット
（Ｏ．Ｆ．）２が直線状に切断形成されている。
また、ウエハ１の外周部３は第１図(b)からわかるよう
にたとえば円弧状に面取りされている。
さらに、この実施例におけるウエハ１は前記オリエンテ
ーションフラット２の両端と該ウエハ１の外形線との接
合部４において二点鎖線で示す角部領域を実線で示す円
弧状に面取りされ、この接合部４の角部領域がウエハ１
の各種処理中にチッピングを起こし、欠損によるチッピ
ング片として異物を発生すること等の不良を防止するよ
う構成されている。すなわち、第１図の実施例における
接合部４の面取り領域５は二点鎖線とで囲まれた領域で
あり、この面取り領域５の内縁はウエハ１の外形線とオ
リエンテーションフラット２とに内接する共通内接円の
円弧により画定されている。
この接合部４の円弧状の面取りを行なう場合、面取り領
域５の好ましい面取り範囲は次のようにして決定され、
それについて第２図に関して詳細に説明する。
第２図において、ウエハ１の半径はＲであり、その中心
はＯ１とする。この中心Ｏ１からオリエンテーションフ
ラット２までの距離をｙとし、O1からオリエンテーショ
ンフラット２に垂線を下ろすと、その交点Ｐはオリエン
テーションフラット２の中間点であり、該オリエンテー
ションフラット２の面取り加工前の全長の半分すなわち
点Ｐから該オリエンテーションフラット２とウエハ１の
外形線との接合部４までの距離はｂとする。
オリエンテーションフラット２の長さおよびウエハ１の
厚さとウエハ１の直径との関係はミラーウエハ（鏡面ウ
エハ）状態で表１に示すようになることがＳＥＭＩ規格
において定められている。
一方、オリエンテーションフラット２を利用してウエハ
１の位置合せを行なう必要上、オリエンテーションフラ
ット２には正確な位置合わせのために最低限有していな
ければならないフラット部の長さがあり、その長さの半
分をａとすると、長さａは点Ｐから共通内接円とオリエ
ンテーションフラット２との内接点ｉ１までの距離であ
る。符号６は位置合せ用のローラであるが、位置合せ手
段としてはそれ以外に光電変換素子等を用いてもよい。
また、共通内接円とウエハ１の外形線との内接点はｉ２
とすると、共通内接円の中心Ｏ２はウエハ１の中心Ｏ１
と内接点ｉ２とを結ぶ直線上にあり、この直線と直線 との角度はθで表わされる。
したがって、ウエハ１の外形線およびオリエンテーショ
ンフラット２の両方に内接する共通内接円の半径ｒは次
のようにして求められる。
まず、ローラ６による位置合せのために最低限有してい
なければならない長さ、すなわちオリエンテーションフ
ラット２のうち面取り加工されないフラット部の長さａ は ａ＝（Ｒ−ｒ）sinθ ……(1) 次に、ウエハ１の中心Ｏ１からオリエンテーションフラ
ット２への垂線 の長さｙは ｙ＝（Ｒ−ｒ）cosθ＋ｒ ……(2) また、直角三角形O1Ｐ４より、ｙ２＝Ｒ２−ｂ２である
から、 (2)式に(3)式を代入すると、 (1)式より sin２θ＋cos２θ＝１より、(4)，(5)式から (6)式を整理すると、 したがって、本実施例においては、ウエハ１の外形線と
オリエンテーションフラット２との接合領域における面
取り領域５は第２図に斜線で示すように、(7)式の半径
ｒの共通内接円の円弧またはそれよりも外側の領域内で
あれば、どのような半径の円弧に沿って面取り加工して
もよい。
すなわち、ウエハ１の外形線およびオリエンテーション
フラット２の両方との共通内接円の半径ｒは次式に示す
範囲内であればよく、この半径ｒの範囲内で円弧状に面
取り加工すればよい。
その結果、本実施例によれば、ウエハ１の外形線とオリ
エンテーションフラット２との接合領域には、鋭角的な
角部または屈曲部が全く存在しないので、この接合領域
がウエハ１の搬送時にたとえばエアベアリングのガイド
に衝突したり、他のウエハと接触したりすることにより
欠損してチッピング片を発生することを防止できる。ま
た、このようなチッピング片の発生による異物不良の他
に、搬送時に鋭角的角部がエアベアリングのガイド等に
引っ掛かることによる搬送不良、さらにレジスト塗布時
に鋭角的角部で気流が乱れることによりレジストの膜厚
が部分的にばらつくことによるレジスト膜厚不良等の不
良を著しく低減することができ、大径のウエハにとって
特に好適である。
第３図は本発明によるウエハの他の１つの実施例を示す
平面図である。
この実施例においては、ウエハ１の外形線とオリエンテ
ーションフラット２との接合領域を斜線で示す面取り領
域５の範囲内で直線的に面取り加工する。この場合、面
取り領域５の最大面取り範囲は、第２図に関して前記し
たように、ウエハ１の外形線およびオリエンテーション
フラット２の両方との共通内接円の内接点ｉ１とｉ２と
を結ぶ直線により画定される。この共通内接円の半径ｒ
は前記(8)式に示すものと同じ範囲内で選択できる。
本実施例の場合にも、ウエハ１の外形線とオリエンテー
ションフラット２との接合部４のおける鋭角的角部また
は屈曲部がなくなるので、チッピング片の発生による異
物不良，搬送不良，レジスト膜厚不良等を大巾に低減で
きる。
なお、本発明による面取り加工は前記実施例の円弧状ま
たは直線状の他、様々な曲線形状または多角形状等、鋭
角的角部をなくすことのできるものであれば、どのよう
な面取り形状にもすることができる。
また、本発明は前記した主フラットすなわちオリエテー
ションフラットの他に、副フラットすなわち第２フラッ
トを設ける場合にも適用できる。すなわち、この場合に
は、第４図に示すように、オリエテーションフラット２
の両端とウエハ１の外形線との接合領域の面取り領域５
を面取り加工すると共に、第２フラット７の両端とウエ
ハ１の外形線との接合領域も５ａで示す範囲の如く、第
２フラット７およびウエハ１の外形線の両方と内接する
共通内接円の円弧または内接点どうしを結ぶ直線に沿っ
てあるいはその外側の領域において面取り加工する。
さらに、オリエテーションフラット２および第２フラッ
ト７の如きフラット部以外に、第４図に符号８で例示す
るように曲線状の位置決め用切欠きをウエハ１に形成す
る場合にも本発明を適用することができる。すなわち、
この場合、位置決め用切欠き８の両端とウエハ１の外形
線との接合領域を、５ｂで示す範囲の如く、該位置決め
用切欠き８およびウエハ１の外形線の両方に内接する共
通内接円の円弧または内接点どうしを結ぶ直線に沿って
あるいはその外側の領域において面取り加工すればよ
い。
本発明の面取り加工はオリエテーションフラット２の形
成と同時に行なってもよく、あるいは外周部３の厚さ方
向の面取り加工と同時に行なってもよく、このような同
時的面取り加工は作業効率的に非常に良好であるが、別
々に面取り加工してもよい。勿論、本発明はウエハ１の
外周部３の厚さ方向の面取り加工は必ずしも必要とする
ものではない。
なお、本発明により面取り加工を行なう場合に用いるこ
とのできる装置としては様々なものが考えられるが、第
５図〜第７図にその一例を示す。
第５図の面取り装置はいわゆる形状倣い型のもので、直
線溝９を持つ砥石８を回転させながら水平方向および垂
直方向に移動させて面取り加工を行ない、またウエハ１
の外周部３の厚さ方向の面取り加工も行なうことができ
る。
第６図の面取り装置はいわゆる形状転写型のもので、ウ
エハ１の外周部３の厚さ方向の面取り形状に合せた湾曲
溝１１を有する砥石１０を回転させながら水平方向に移
動させることにより、ウエハ１の外周部３を第１図(b)
に示す如く面取り加工する他、第２図〜第４図に示す面
取り領域５,5a,５ｂも面取り加工することができる。
このように、第５図および第６図の面取り装置は面取り
領域５，５ａ，５ｂの面取り加工およびウエハ１の外周
部３の面取り加工のいずれも行なうことができるので、
これらの機械的面取り加工は別々に行なってもよいが、
同時に行なうのが効率的である。
また、第７図の面取り装置は化学的に面取り加工を行な
うもので、多数のウエハ１を回転支持体１２に挟んでエ
ッチング槽１３内のエッチング液１４中に沈め、回転支
持体１２と共に回転させながらエッチング液１４でウエ
ハ１の外周部のエッチングを行なう。この場合には、面
取り領域５，５ａ，５ｂのみの面取り加工を行なうため
にはウエハ１の他の外周部をエッチング液１４に触れな
いようマスクする必要があるが、面取り領域５，５ａ，
５ｂを予め機械的研削で面取り加工した後、エッチング
液で外周部全体の角部を厚さ方向に化学的に面取り加工
してもよい。第７図の場合はウエハ１に対する機械的衝
撃を軽減できる。
なお、本発明はシリコン（Ｓｉ）よりなるウエハに限ら
ず、ゲルマニウム（Ｇｅ）、あるいはガリウム・砒素
（ＧａＡｓ），ガリウム・ガーネットの如き各種化合物
半導体材料よりなるウエハにも適用できる。
以上説明したように、本発明によれば、ウエハの位置決
め用除去部とウエハの外形線との接合領域に鋭角的角部
または屈曲部が存在しないので、ウエハのチッピングに
よる異物不良，搬送不良，レジスト膜厚不良の如き、鋭
角的角部または屈曲部の存在に起因する不良を著しく低
減できる。
【図面の簡単な説明】
第１図(a)と(b)は本発明によるウエハの一実施例の平面
図とその拡大断面図、 第２図は第１図のウエハにおける面取り領域の決定につ
いて説明するための平面図、 第３図は本発明によるウエハの他の１つの実施例の平面
図、 第４図は本発明のさらに他の実施例を示す平面図、 第５図〜第７図は本発明によるウエハの加工方法を実施
するために使用できる面取り装置の例を示す図である。 １……ウエハ、２……オリエンテーションフラット、３
……外周部、４……面取り加工前のウエハの外形線とオ
リエンテーションフラットの接合部、５，５ａ，５ｂ…
…面取り領域、６……位置決め用のローラ、７……第２
フラット、８……位置決め用切欠き。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小森谷 進 東京都小平市上水本町1450番地 株式会社 日立製作所武蔵工場内 (72)発明者 江頭 悦郎 山梨県中巨摩郡竜王町西八幡（無番地）株 式会社日立製作所武蔵工場甲府分工場内 (56)参考文献 特開 昭58−23430（ＪＰ，Ａ) 特開 昭56−13728（ＪＰ，Ａ)

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】ウエハの外形部にオリエンテーションフラ
    ット部が存在するように加工されるウエハの加工方法で
    あって、ウエハの外形部の主面及び裏面を厚さ方向に面
    取りすると同時に前記ウエハの外形部と前記オリエンテ
    ーションフラット部との接合領域が前記ウエハの主面及
    び主面に対し平行な面内において曲線状となるように面
    取り加工することを特徴とするウエハの加工方法。
  2. 【請求項２】前記ウエハの外形部と前記オリエンテーシ
    ョンフラット部との接合領域の面取り加工は、前記ウエ
    ハの外形部および前記オリエンテーションフラット部の
    内接円に沿ってまたはそれよりも外側の領域において曲
    線状に行なうことを特徴とする特許請求の範囲第１項記
    載のウエハの加工方法。
  3. 【請求項３】前記内接円の半径は次式で表わされること
    を特徴とする特許請求の範囲第２項記載のウエハの加工
    方法。 ｒ＝内接円の半径 Ｒ＝ウエハの半径 ａ＝位置決め用除去部の面取り加工しない部分（フラッ
    ト部）の長さの半分 ｂ＝位置決め用除去部の面取り加工前の全長の半分。
JP57131949A 1982-07-30 1982-07-30 ウエハの加工方法 Expired - Lifetime JPH0624199B2 (ja)

Priority Applications (13)

Application Number Priority Date Filing Date Title
JP57131949A JPH0624199B2 (ja) 1982-07-30 1982-07-30 ウエハの加工方法
KR1019830003214A KR900006775B1 (ko) 1982-07-30 1983-07-14 웨이퍼 및 그 가공방법
DE3326356A DE3326356C3 (de) 1982-07-30 1983-07-21 Scheibenförmiger Wafer und Verfahren zu seiner Herstellung
FR8312147A FR2531108B1 (fr) 1982-07-30 1983-07-22 Pastille a bords arrondis ou chanfreines pour semi-conducteurs et procede d'usinage d'une telle pastille
GB08320110A GB2126008B (en) 1982-07-30 1983-07-26 Wafer and method of working the same
IT8322321A IT1163869B (it) 1982-07-30 1983-07-29 Wafer e relativo procedimento di lavorazione
US06/830,754 US4783225A (en) 1982-07-30 1986-02-19 Wafer and method of working the same
SG417/87A SG41787G (en) 1982-07-30 1987-05-06 Wafer and method of working the same
HK694/87A HK69487A (en) 1982-07-30 1987-09-24 Wafer and method of working the same
MY637/87A MY8700637A (en) 1982-07-30 1987-12-30 Wafer and method of working the same
US07/783,920 US5230747A (en) 1982-07-30 1991-10-29 Wafer having chamfered bend portions in the joint regions between the contour of the wafer and the cut-away portion of the wafer
US07/857,648 US5279992A (en) 1982-07-30 1992-03-25 Method of producing a wafer having a curved notch
US09/704,529 USRE40139E1 (en) 1982-07-30 2000-11-03 Wafer having chamfered bend portions in the joint regions between the contour of the cut-away portion of the wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57131949A JPH0624199B2 (ja) 1982-07-30 1982-07-30 ウエハの加工方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP22258292A Division JPH0777187B2 (ja) 1992-08-21 1992-08-21 ウエハ

Publications (2)

Publication Number Publication Date
JPS5923524A JPS5923524A (ja) 1984-02-07
JPH0624199B2 true JPH0624199B2 (ja) 1994-03-30

Family

ID=15069972

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57131949A Expired - Lifetime JPH0624199B2 (ja) 1982-07-30 1982-07-30 ウエハの加工方法

Country Status (10)

Country Link
US (1) US4783225A (ja)
JP (1) JPH0624199B2 (ja)
KR (1) KR900006775B1 (ja)
DE (1) DE3326356C3 (ja)
FR (1) FR2531108B1 (ja)
GB (1) GB2126008B (ja)
HK (1) HK69487A (ja)
IT (1) IT1163869B (ja)
MY (1) MY8700637A (ja)
SG (1) SG41787G (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5230747A (en) * 1982-07-30 1993-07-27 Hitachi, Ltd. Wafer having chamfered bend portions in the joint regions between the contour of the wafer and the cut-away portion of the wafer
US5279992A (en) * 1982-07-30 1994-01-18 Hitachi, Ltd. Method of producing a wafer having a curved notch
US4579760A (en) * 1985-01-08 1986-04-01 International Business Machines Corporation Wafer shape and method of making same
JPS62239517A (ja) * 1986-04-10 1987-10-20 Nec Corp 半導体基板
JPH0624179B2 (ja) * 1989-04-17 1994-03-30 信越半導体株式会社 半導体シリコンウェーハおよびその製造方法
JPH0624200B2 (ja) * 1989-04-28 1994-03-30 信越半導体株式会社 半導体デバイス用基板の加工方法
US5036624A (en) * 1989-06-21 1991-08-06 Silicon Technology Corporation Notch grinder
JP2742710B2 (ja) * 1989-06-26 1998-04-22 三菱電機株式会社 半導体ウェハ
JPH04113619A (ja) * 1990-09-03 1992-04-15 Mitsubishi Materials Corp ウェーハおよびその製造方法
JP2559650B2 (ja) * 1991-11-27 1996-12-04 信越半導体株式会社 ウエーハ面取部研磨装置
KR0185234B1 (ko) * 1991-11-28 1999-04-15 가부시키 가이샤 토쿄 세이미쯔 반도체 웨이퍼의 모떼기 방법
JPH07205001A (ja) * 1993-11-16 1995-08-08 Tokyo Seimitsu Co Ltd ウェーハ面取り機
JP2827885B2 (ja) * 1994-02-12 1998-11-25 信越半導体株式会社 半導体単結晶基板およびその製造方法
US5529051A (en) * 1994-07-26 1996-06-25 At&T Corp. Method of preparing silicon wafers
US5510623A (en) * 1995-02-24 1996-04-23 Loral Fairchild Corp. Center readout intra-oral image sensor
JP3336866B2 (ja) * 1996-08-27 2002-10-21 信越半導体株式会社 気相成長用シリコン単結晶基板の製造方法
JP2000254845A (ja) * 1999-03-10 2000-09-19 Nippei Toyama Corp ウエーハのノッチ溝の面取り方法及びウエーハ
MY127032A (en) * 1999-12-28 2006-11-30 Hitachi Metals Ltd Work chamfering apparatus and work chamfering method
US6361405B1 (en) * 2000-04-06 2002-03-26 Applied Materials, Inc. Utility wafer for chemical mechanical polishing
US6804086B2 (en) 2000-04-27 2004-10-12 Seagate Technology Llc Unitary crystalline slider with edges rounded by laser ablation
US6787891B2 (en) * 2000-12-06 2004-09-07 Medtronic, Inc. Freeform substrates and devices
US20020074633A1 (en) * 2000-12-18 2002-06-20 Larson Lary R. Interconnection of active and passive components in substrate
JP2007189093A (ja) * 2006-01-13 2007-07-26 Disco Abrasive Syst Ltd 半導体ウエーハ
TWI314758B (en) * 2006-04-20 2009-09-11 Touch Micro System Tech Wafer having an asymmetric edge profile and method of making the same
US8389099B1 (en) 2007-06-01 2013-03-05 Rubicon Technology, Inc. Asymmetrical wafer configurations and method for creating the same
CN113307471A (zh) * 2015-07-24 2021-08-27 Ａｇｃ株式会社 玻璃基板、捆包体以及玻璃基板的制造方法
JP2017190279A (ja) * 2016-04-15 2017-10-19 住友金属鉱山株式会社 非磁性ガーネット基板の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB922150A (en) * 1958-08-04 1963-03-27 Philips Electrical Ind Ltd Improvements in or relating to methods of making semiconductor bodies
NL256387A (ja) * 1960-09-29
US3951728A (en) * 1974-07-30 1976-04-20 Hitachi, Ltd. Method of treating semiconductor wafers
JPS5846858B2 (ja) * 1975-11-13 1983-10-19 日本電気ホームエレクトロニクス株式会社 ハンドウタイソウチノセイゾウホウホウ
JPS5338594A (en) * 1976-09-20 1978-04-08 Rakuton Kagaku Kougiyou Kk Baits for angling
US4228937A (en) * 1979-03-29 1980-10-21 Rca Corporation Cleaving apparatus
US4344260A (en) * 1979-07-13 1982-08-17 Nagano Electronics Industrial Co., Ltd. Method for precision shaping of wafer materials
US4256229A (en) * 1979-09-17 1981-03-17 Rockwell International Corporation Boat for wafer processing
JPS56105638A (en) * 1980-01-26 1981-08-22 Sumitomo Electric Ind Ltd Manufacture of circular gallium arsenide wafer
JPS5743410A (en) * 1980-08-29 1982-03-11 Fujitsu Ltd Manufacture of semiconductor device
JPS5823430A (ja) * 1981-08-04 1983-02-12 Nec Kyushu Ltd 半導体ウエハ−ス
JPH05338594A (ja) * 1992-06-11 1993-12-21 Mitsubishi Heavy Ind Ltd 飛行訓練安全監視装置

Also Published As

Publication number Publication date
IT1163869B (it) 1987-04-08
IT8322321A0 (it) 1983-07-29
DE3326356C2 (ja) 1993-07-01
GB2126008B (en) 1986-08-06
DE3326356A1 (de) 1984-02-09
US4783225A (en) 1988-11-08
FR2531108A1 (fr) 1984-02-03
JPS5923524A (ja) 1984-02-07
FR2531108B1 (fr) 1987-05-07
GB2126008A (en) 1984-03-14
HK69487A (en) 1987-10-02
KR900006775B1 (ko) 1990-09-21
DE3326356C3 (de) 1998-06-10
SG41787G (en) 1987-07-17
MY8700637A (en) 1987-12-31
KR840005383A (ko) 1984-11-12
GB8320110D0 (en) 1983-08-24

Similar Documents

Publication Publication Date Title
JPH0624199B2 (ja) ウエハの加工方法
EP0396326B1 (en) Method of processing substrate for semiconductor device
US5230747A (en) Wafer having chamfered bend portions in the joint regions between the contour of the wafer and the cut-away portion of the wafer
US5279992A (en) Method of producing a wafer having a curved notch
JPH08293476A (ja) 半導体集積回路装置の製造方法および半導体ウエハならびにフォトマスク
JP2892959B2 (ja) ウェハの加工方法
JPH0777187B2 (ja) ウエハ
JP2892958B2 (ja) ウェハ
JPH07201692A (ja) ウェハ
JP4440808B2 (ja) 外周研削装置及び貼り合わせ基板の研削方法
JP3516203B2 (ja) 化合物半導体ウェハ
JPS6058579B2 (ja) 半導体ウエ−ハの製造方法
US11698506B2 (en) Carrier mechanism for cleaning and handling
JPS61292922A (ja) 半導体装置の製造方法
JP2002052448A (ja) 半導体ウェハおよびその加工方法
JP2001196333A (ja) オフアングル付き半導体ウエハ
JPH04284629A (ja) 半導体基板の製造方法
JPH06181256A (ja) ウエハ搬送体および半導体製造装置
JPH05190650A (ja) 半導体基板
JPH04225546A (ja) 半導体装置の製造方法
JPS62159441A (ja) 位置合せマ−ク
JPH0757980A (ja) 半導体ウエハの使用方法及び半導体装置の製造方法
JP2000190191A (ja) 半導体ウェ―ハの加工方法
JP2001305718A (ja) フォトマスク及び半導体装置の製造方法
JPH0684856A (ja) 半導体基板およびその製造方法