DE3326356A1 - Wafer und verfahren zu seiner herstellung - Google Patents

Wafer und verfahren zu seiner herstellung

Info

Publication number
DE3326356A1
DE3326356A1 DE19833326356 DE3326356A DE3326356A1 DE 3326356 A1 DE3326356 A1 DE 3326356A1 DE 19833326356 DE19833326356 DE 19833326356 DE 3326356 A DE3326356 A DE 3326356A DE 3326356 A1 DE3326356 A1 DE 3326356A1
Authority
DE
Germany
Prior art keywords
wafer
flattening
radius
gate area
length
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19833326356
Other languages
English (en)
Other versions
DE3326356C2 (de
DE3326356C3 (de
Inventor
Etuo Yamanashi Egashira
Susumu Tokorozawa Komoriya
Hisashi Higashiyamato Maejima
Hiroshi Higashikurume Nishizuka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE3326356A1 publication Critical patent/DE3326356A1/de
Publication of DE3326356C2 publication Critical patent/DE3326356C2/de
Application granted granted Critical
Publication of DE3326356C3 publication Critical patent/DE3326356C3/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02021Edge treatment, chamfering
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24DTOOLS FOR GRINDING, BUFFING OR SHARPENING
    • B24D5/00Bonded abrasive wheels, or wheels with inserted abrasive blocks, designed for acting only by their periphery; Bushings or mountings therefor
    • B24D5/02Wheels in one piece
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54493Peripheral marks on wafers, e.g. orientation flats, notches, lot number
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/21Circular sheet or circular blank
    • Y10T428/219Edge structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Processing Of Stones Or Stones Resemblance Materials (AREA)

Description

HITACHI, LTD., Tokyo Japan
Wafer und Verfahren zu seiner Herstellung
Die Erfindung betrifft einen Wafer sowie ein Verfahren zur Herstellung desselben, wobei insbesondere Fehler aufgrund des Absplitterns der Verbindungsbereiche zwischen der Außenlinie des Wafers und dem Anschnittbereich, wie der Ausrichtungsflachung des Wafers vermieden werden. Gewöhnlich bilden bei der Herstellung eines Halbleiterelements wie eines Transistors einer integrierten Schaltung oder einer hochintegrierten Schaltung Fremdkörper, wie Staub und Splitter, die auf der Oberfläche des Wafers, der ein im wesentlichen kreisförmiger flacher Wafer aus Halbleitermaterial wie Silikon ist, haften, dort7wo der Wafer Verarbeitungsschritten, wie der Diffusion, der Beschichtung mit einem Abdeckmaterial, dem Ätzen und der Bedampfung unterzogen wird, Gründe für Kratzer in der Waferoberflache und für Fehler, wie ungleichförmige Filmdicke und während des Transports auftretende Beeinträchtigung.
Es gibt verschiedene Gründe für das Auftreten solcher Fremdkörper. Ein Grund besteht bekanntlich darin, daß beispielsweise während des Transports der Wafer der äußere Umfang des Wafers mit Transportmedien in Berührung kommt, wobei der äußere Umfang des Wafers selbst örtlich abbricht. Die dabei entstehenden Splitter haften auf der Oberfläche des Wafers als Fremdkörper und verursachen verschiedene Fehler. Um dieses Abbrechen des äußeren Umfangs des Wafers zu vermeiden, hat man beide Hauptflächen am äußeren Umfang mittels mechanischer oder chemischer Verfahren angeflacht (siehe japanische Patentanmeldung 53-38594).
Die Erfinder haben jedoch herausgefunden, daß trotz der Anflachung der Hauptflächen des Wafers am äußeren Umfang häufig Splitter aus dem Wafer herausbrechen.
Die Erfinder erforschten die Ursache solcher Absplitterung. Dabei ergaben sich die im folgenden beschriebenen wesentlichen Tatsachen:
Es ist üblich, einen Wafer mit einem flachen Teil auszubilden, der "Ausrichtungsfläche (Hauptfläche)" genannt wird, indem ein Teil des Wafers geradlinig abgeschnitten wird, um die Kristalorientierung des Wafers zu kennzeichnen und ebenfalls den Wafer zu positionieren. Durch die Ausbildung einer solchen Anlfachung ist jedoch die Bildung spitzer Bögen in den Übergangsbereichen zwischen dem flachen Teil und der Umrißlinie des Wafers bedingt, weshalb der Übergangsbereich zum Absplittern neigt. Das bedeutet, daß der Übergangsbereich während des Transports des Wafers gegen
die Führung eines Luftlagers stößt oder in Berührten mit einem anderen Wafer kommt, wodurch dieser Übergangsbereich zum Absplittern neigt.
Gemäß der obigen Beschreibung werden die starken Krümmungen dort gebildet, wo Übergänge zwischen der Anflachung, die als Ausrichtungsfläche dient und der äußeren Umrißlinie des Wafers sind. In diesem Zusammenhang entdeckten die Erfinder, daß dies der Grund ist für das Auftreten nachteiliger Erscheinungen in den Bereichen der starken Krümmungen, wie im folgenden ausgeführt wird:
Wenn während der Verarbeitung des Wafers für ein photolithographisches Verfahren ein Photolackfilm auf der Oberfläche des Wafers gebildet wird, bilden sich in den betreffenden Übergangsbereichen Wölbungen und Fransen im Photolackfilm. Bei der Bildung eines dünnen Films auf der Waferoberflache, wie eine epitaxial aufgedampfte Schicht entsteht aufgrund abnormalen
Wachstums ein abnormal dicker Film.
Es ist deshalb Aufgabe der Erfindung, einen Wafer und ein Verfahren zu dessen Herstellung zu ermöglichen, die das Auftreten von Fremdkörpern sowie weitere unterschiedliche von den Absplitterungen der Übergangsbereiche zwischen der Umrißlinie und dem Anschnittbereich des Wafers, wie der Ausrichtungsfläche^, herrührende Fehler vermeiden.
Zur Lösung dieser Aufgabe wird bei einem erfindungsgemäßen Wafer die starke Krümmung der Übergangsbereiche zwischen der Außenlinie des Wafers und dem Anschnittsbereich durch Anflachung vermieden.
Die Erfindung wird im folgenden anhand der Zeichnung näher beschrieben.
Es zeigen:
Fig. 1 eine Draufsicht auf einen Halbleiterwafer
gemäß einem Ausführungsbeispiel der Erfindung;
Fig. 2 eine Schnittansicht längs der Schnittlinie H-II in Fig. 1 ;
Fig. 3 eine vergrößerte Darstellung der Fig. 2;
Fig. 4 eine perspektivische Darstellung, die die Positionierung von Wafern erläutert;
Fig. 5 eine Draufsicht, die die Bestimmung von Anflachungsbereichen des in Fig. 1 bis 3 gezeigten Wafers erläutert;
Fig. 6 eine Draufsicht auf ein zweites Ausführungsbeispiel des erfindungsgemäßen Wafers;
Fig. 7 eine Draufsicht auf ein drittes Ausführungsbeispiel der Erfindung;
Fig. 8 eine Schnittansicht längs der Linie VIII-VIII in Fig. 7; und
Fig. 9 bis 17 Schemaansichten dreier Beispiele von
Anflachungsvorrichtungen, die für das erfindungsgemäße Herstellungsverfahren verwendet werden können.
In Fig. 1 ist ein erstes Ausführungsbeispiel eines erfindungsgemäßen Wafers in Draufsicht dargestellt, während in Fig. 2 eine Schnittdarstellung längs der Schnittlinien II-II in Fig. 1 und in Fig. 3 eine vergrößerte
Darstellung der Fig. 2 gezeigt ist.
Der in Fig. 1 dargestellte Wafer 1 gemäß dem ersten AusfUhrungsbeispiel besitzt kreisförmige Gestalt und entsteht beispielsweise durch Schneiden eines im Querschnitt kreisförmigen SiIiziumblocks. Ein Teil des Wafers 1 weist eine geradlinige Hauptfläche oder Ausrichtungsfläche (O.F.) 2 auf, die zur Kennzeichnung der Richtung der Kristallachse und zur Positionierung des Wafers 1 in den verschiedenen Verarbeitungsschritten als Positionierungsabschnitt dient.
Die Fig. 3 zeigt, daß der äußere Umfang 3 des Wafers 1 beispielsweise bogenförmig angeflacht ist.
Erfindungsgemäß sind ferner an den übergängen 4 zwischen beiden Enden der Ausrichtungsfläche 2 und dem Umfang 3 des Wafers 1 durch eine Zweipunkt-Strichlinie dargestellte Kantenbereiche kreisbogenförmig angeflacht, wie dies durch eine ausgezogene Linie dargestellt ist.
Durchldiesen Aufbau wird verhindert, daß die Kantenbereiche der übergänge 4 während unterschiedlicher Verarbeitungsschritte des Wafers 1 absplittern können, wodurch ebenfalls die verschiedenen aufgrund der als Splitterstücke auftretenden Fremdkörper vermieden sind.
Genauer gesagt wird der Anflachungsbereich 5 der übergänge 4 im AusfUhrungsbeispiel der Fig. 1 von der ausgezogenen und der Zweipunkt-Strichlinie eingeschlossen. Die Innenkante des Anflachungsbereiches 5 wird von einem Kreisbogen eines dem Umfang des Wafers 1 und der Ausrichtungsfläche 2 eingeschriebenen Kreises dargestellt.
31 O f> 1 Γ ιΛ JzIO JOD
Anhand der Fig. 4 und 5 wird zur Herstellung der bogenförmigen Anflachung des Übergangsbereichs 4 ein Verfahren zur Bestimmung eines bevorzugten Anflachungsbereichs beschrieben.
Gewöhnlich werden die Wafer 1 dadurch positioniert, daß sie mittels einer Rolle 6 an den Umfangsflachen gedreht werden. Dabei ist hier der Vorgang dargestellt, bei dem mittels der Ausrichtungsfläche des Wafers 1 sobald diese sich zur Rolle 6 hin bewegt hat, die Drehbewegung des Wafers 1 aufgrund des flachen Teils der Ausrichtungsfläche gestoppt wird. Solange der Kreisrand des Wafers mit der Rolle in Berührung ist, wird durch deren Drehung der Wafer gedreht. Durch die Ausrichtungsfläche kann die Drehung der Rolle auch wenn Wafer und Rolle sich berühren, nicht zur Drehung des Wafers führen. Somit wird die Drehung des Wafers trotz deriDrehung der Rolle angehalten und der Wafer in seiner Stellung festgehalten.
In Fig. 4 ist ein Beispiel einer solchen Maßnahme dargestel1t:
Eine Wafer-Einspannvorrichtung 100 enthält eine große Zahl von Wafern 1 und sitzt auf einem Positionierungslager 101, das zwei Rollen 6 aufweist. Wenn in der Folge die Rollen gedreht werden, beginnen sich die in der Wafer-Einspannvorrichtung 100 befindlichen Wafer 1 zu drehen. Wenn bei der Drehung der Wafer die Ausrichtungsflächen der jeweiligen Wafer die Position der Rollen 6 erreicht haben, hört die Drehung der Wafer auf. Dieser Zustand wird von allen Wafern erreicht. Unter Umständen werden alle Wafer so ausgerichtet, daß sich die Ausrichtungsfläche der jeweiligen Wafer auf der Unterseite befindet.
Λ1 Γ Γ
O O O
- 11 -
Zur Ausführung der Positionierung oder Regelung der Ausrichtung der Wafer gibt es die unterschiedlichsten Verfahren, die von den oben erwähnten abweichen, wie ein Verfahren, das nur eine einzige Rolle verwendet und ein Verfahren, das mit Hilfe von optischen Bauteilen, die aus photoelektrischen Elementen, usw. bestehen, die Wafer sortiert.
Der in Fig. 5 dargestellte Wafer 1 mit einer Weite W weist einen Radius R und ein Mittelpunkt 0. auf. Der Abstand vom Mittelpunkt 0. bis zur Ausrichtungsfläche 2 des Wafers ist mit y bezeichnet. Wenn vom Mittelpunkt 0. eine Senkrechte auf die Ausrichtungsfläche 2 gefällt wird, soll der Fußpunkt dieses Lotes der Mittelpunkt der Ausrichtungsfleche 2 sein. Mit b ist der Abstand zwischen einem Punkt P, der die Gesamtlänge der Ausrichtungsfläche 2 halbiert und einem Eckpunkt 4, der sich zwischen dem Kreisumriß des Wafers 1 und der Ausrichtungsfläche 2 befindet, bezeichnet.
In den SEMI-Normen sind die in der Tabelle 1 im Spiegel-Wafer-Zustand angezeigten Beziehung zwischen der Länge der Ausrichtungsfläche 2 der Weite W des Wafers 1 und dem Durchmesser D = 2R festgelegt:
. 76, 2 Tabei 410 Ie 1 mm 125 mm 150 mm
75. .40 + 1 + 1
Durchmesser
des Wafers
360 mm 100 - 550 600 - 650 650 - 700
Erlaubter Durch
messerbereich
fmm^
. 19. 56 -
76.84
- 35 40 - 45 55 - 60
Weite pm - 500
Länge der Aus
richtungsfläche
05
25
30
Andererseits muß die Länge des flachen Teils mindestens für eine genaue Positionierung ausreichen, da der Wafer 1 unter Ausnutzung der Ausrichtungsfläche 2 positioniert wird. Wenn mit a die Hälfte dieser notwendigen Länge bezeichnet wird, so ist die Länge a der Abstand vom Punkt P zum Berührungspunkt i^ eines eingeschriebenen Kreises mit der Ausrichtungsfläche 2. Die Ziffer 6 bezeichnet eine Positionierungsrolle. Nach der obigen Ausführung können auch weitere Elemente,wie photoelektrische Elemente usw. zur Positionierung dienen.
Wenn weiter mit i2 der Berührungspunkt des eingeschriebenen Kreises mit dem Umfang des Wafers 1 bezeichnet wird, so liegt der Mittelpunkt O2 des eingeschriebenen Kreises auf einer geraden Linie, die den Mittelpunkt 0. des Wafers 1 und den Berührungspunkt i2 verbindet. Der Winkel zwischen dieser Geraden und der Geraden 0,P ist mit θ bezeichnet.
Deshalb erhält man den Radius r des eingeschriebenen Kreises, der dem Umfang des Wafers 1 und der Ausrichtungsfläche 2 eingeschrieben ist, gemäß der nachstehenden Ausführung:
Zunächst ist die zur Positionierung durch die Rollen benötigte Mindestlänge, nämlich die Länge a (a = Pi2) des flachen Teils der Ausrichtungsfläche 2, der nicht angeflacht ist durch die Beziehung:
a = (R - r) sin θ (1 )
gegeben.
ο ^c; ο nc
Weiterhin ergibt sich die Länge y der Senkrechten vom Mittelpunkt O1 des Wafers 1 zur Ausrichtungsfläche 2 aus:
y = (R - r) . cos θ + r (2)
Für ein rechtwinkliges Dreieck O1P4 gilt
2 2 2
y^ = IT - b ...
Deshalb gilt
= Vr2 - b2 (3).
Wenn man Gleichung (3) in Gleichung (2) einsetzt erhält man
VR2 - b2 = (R - r) cos θ + r
Aus Gleichung (1) ergibt sich
sin θ = - (5)
(R - r)
2 2
Da sin θ + cos θ = 1, erhält man aus der Addition der
Gleichungen (4)und (5):
- r)
(R - r)2 (R - r)2
Wenn man die Gleichung (6) umstellt, so erhält man
(R - \/r2 - b2) (7>
Beim vorliegenden Ausführungsbeispiel wird demgemäß die Anflachung, 5 des Übergangsbereichs zwischen dem Umfang des Wafers 1 und der Ausrichtungsfläche 2 bevorzugt längs dem Kreisbogen mit einem Radius gemäß der Gleichung (7) oder in einem außerhalb liegenden Bereich hergestellt, wie durch schräge Schraffierung in Fig. 5 angedeutet ist.
Das heißt, daß der Radius r des der Umfangslinie des Wafers 1 und der Ausrichtungsfläche 2 eingeschriebenen Kreises innerhalb eines durch folgende Gleichung beschriebenen Bereichs liegt und daß der Obergangsbereich bogenförmig innerhalb dieses Bereichs des Radius r angeflacht wird:
b2 - a2 (8)
(R -\/r2 - b2)
Andererseits kann man den Mindestwert des Radius r zur Anflachung wie unten folgt bestimmen:
Fig. 3 zeigt eine vergrößerte Schnittdarstellung des SiIiziumswafers gemäß dem ersten Ausführungsbeispiel der Erfindung. Dabei sind, wie Fig. 3 zeigt, beide Umfangskanten der Hauptflächen angeflacht.Dabei werden die Anflachungsmaße, nämlich die Länge A einer Neigungface und
ΛΡ^ "Γ
.... -J ν,- O
- 15 -
die Länge B einer Außenface aus experimentellen Werten festgelegt. So wird experimentell angegeben, daß die Länge B der Außenface von der Weite W des Wafers 1 abhängt. Aus Versuchen ergab sich, daß, wenn die Länge B höchstens 0,32 mm (320 Mm) und mindestens 0,15 mm (150 Mm) für eine Weite W von 0,4 mm sichdas Absplittern der Umfangsbereiche des Wafers unter dem Minimum bewegt. In der gleichen Weise ergab sich, daß das Absplittern der Umfangsbereiche des Wafers den geforderten Minimalwert einhält, wenn 150 Mm ^ B - 420 Mm bei W r 0,5 mm und 150 μΐηέ B έ 520 pm bei W = 0,6 mm gilt. Das heißt, daß das Absplittern der Umfangsteile des Wafers auf ein Minimum reduziert ist, wenn die Länge B der angeflachten Außenface mindestens 150 Mm und höchstens gleich einem Wert gewählt ist, der sich durch Subtraktion von 80 Mm von der Waferweite W ergibt, in anderen Worten bewegt sich die Länge B innerhalb des Bereichs 150Mm ά Β und B ^ (W - 80) Mm. Somit ergibt sich die Länge B der Außenface für die Anflachungsmaße des erfindungsgemäßen SiIiziumwafers 1 durch folgende Gleichung, wobei das Abbrechen und Absplittern des Wafers 1 infolge mechanischer Stöße usw. während der Verarbeitung oder während des Transports des Wafers extrem niedrig wird
150 Mm 4 B ^ (W - 80) Mm (9)
Zum andern ist die Länge A der Anschrägung des SiIiziumwafers 1 gemäß der Erfindung experimentell zumindestens 0,2 mm (200 Mm) bestimmt, wodurch das Abbrechen und Absplittern des Wafers 1 infolge mechanischer Stöße usw. während der Verarbeitung oder während dem Transport des Wafers stark zurückgehen.
Aus der obigen/anhand der Fig. 3 erfolgten Erklärung wird deutlich, daß die Umfangsteile beider Hauptflächen des Haibleiterwafers angeflacht werden können. Dabei lassen sich die Anflachungsmaße der in Fig. 3 dargestellten Schnittform des Wafers so bestimmen, daß die Länge B der Außenface einen Wert erhält, der nicht kleiner als 150 pm und nicht größer alseinWert ist, den man erhält, wenn man von der Weite W des Wafers 80μηι abzieht, während die Länge A der Anschrägung mindestens 200 \im beträgt.
Entsprechend kann der Radius r des dem Umfang des Wafers 1 und der Ausrichtungsfläche 2 eingeschriebenen Kreises in einem Bereich liegen, der sich aus folgender Gleichung ergibt und die Verbindungsteile können bogenförmig mit einem innerhalb dieses Bereiches sich bewegenden Radius1 r angeflacht werden:
W - B £. (10)
Schließlich kann, wie sich aus den Gleichungen (8) und (10) ergibt, der Anflachungsradius r in einem durch die folgende Gleichung gegebenen Bereich liegen:
W - B j, ώ b2 - a2 (11)
2 (R -VR2 - b2)
r = der Radius des Wafer-Anflachungskreises, R = der Radius des Wafers,
a = die halbe Länge des nicht angeflachten Bereichs (flacher Bereich)des Waferabschnitts,
31 Λ, I^ η r ^ ΟΖΰύΟΟ
b = die Hälfte der Gesamtlänge des Waferabschnitts
vor der Anflachung,
W = die Weite des Wafers und
B = die Länge der Waferaußenface sind.
Auf diese Weise wird der erfindungsgemäße Wafer 1 in seinen Umfangsbereichen mit den vorgegebenen Maßen angefacht und somit geglättet, so daß er keine Kanten mehr aufweist. Deshalb kann der Rand des Wafers nur unter ungünstigen Umstängen absplittern. Desweiteren kann sich auch, wenn den Wafer 1 ein Stoß trifft, eine Belastung nicht örtlich konzentrieren. Deshalb erhöht sich die Festigkeit der äußeren Teile des Wafers und die Häufigkeit des Absplitterns äußerer Teile kann stark verringert werden. Demgemäß kann das Umherfliegen der Siliziumsplitter in der Luft als Staub und das Anhaften auf der Oberfläche des SiIiziumwafers vermieden werden. Während den Verarbeitungsschritten des Wafers,diezur Herstellung eines Halbleiterelements führen, kann deshalb ein Photolackfilm für ein photolithographisches Verfahren durch
die * äußeren Gestalt seiner Oberfläche verbessert und dessen Auflösungsverschlechterung verhindert werden, was wiederum eine günstige Aufdampfung usw., die frei von abnormalem Epitaxi^Wachstum ist, bedingt. Da außerdem die Maße für die Anflachung so gewählt sind, daß die Wölbungen und Fransen des Photolacks vermieden werden und somit dessen Auflösung erhöht wird, können durch feine Bearbeitung die unterschiedlichsten Muster auf dem Wafer gebildet werden.
Das vorliegende Ausführungsbeispiel des erfindungsgemäßen Wafers weist in der Übergangszone zwischen dem
Umfang des Wafers 1 und der Ausrichtungsfläche 2 keinerlei scharfe Kanten oder Krümmungen auf. Deshalb können Abbruche und Absplitterungen der Übergangszonen beispielsweise aufgrund von Zusammenstößen mit der Führung eines Luftlagers oder durch Berührung mit anderen Wafern während des Transport des Wafers 1 vermieden werden. Neben dem Nachteil von Fremdkörpern, die sich dem Auftreten solcher Splitterstücke zuschreiben lassen, ist eine weitere auffallende Reduktion von Fehlern möglich, die sich durch einen verschlechterten Transport aufgrund der Tatsache, daß scharfe Kanten an der Führung des Luftlagers während dem Transport haken und durch eine verschlechterte Dickenausbildung des Photolackfilms aufgrund der Tatsache, daß die Dicke des Photolackfilms teilweise aufgrund der Luftstromturbulenz an den scharfen Ecken während des Auftragens des Photolacks streuen, ergeben. Dies ist besonders für Wafer großen Durchmessers zu bevorzugen.
Fig. 6 stellt eine Draufsicht eines zweiten Ausführungsbeispiels des erfindungsgemäßen Wafers dar.
Die Übergangszonen zwischen dem Umfang eines Wafers 1 und einer Ausrichtungsfläche 2 sind geradlinig innerhalb der Anflachungsbereiche 5, die durch schräg schraffierte Linien dargestellt sind, angeflacht. In diesem Fall ergibt sich der maximale Anflachungsbereich der Anflachungsbereiche durch eine Gerade, die diePunkte i. und ip eines dem Umfang des Wafers 1 und der Ausrichtungsfläche 2 eingeschriebenen Kreises verbindet, wie zuvor anhand der Fig. erklärt wurde. Dabei ist der Radius r des eingeschriebenen Kreises innerhalb desselben Bereichs, wie er durch die
Gleichung (11) angegeben ist, ausgewählt.
Auch beim zweiten Ausführungsbeispiel sind scharfe Kanten oder Krümmungen der Übergangszonen 4 zwischen der Umfangslinie des Wafers 1 und der Ausrichtungsfläche vermieden, so daß der aufgrund des Auftretens von Splittern sich ergebende Fehler aufgrund der durch die Splitterstücke sich ergebenden Fremdkörper, der fehlerhafte Transport und Fehler bei der Dickenausb^i 1 dung eines Photolackfilms stark verringert werden. Selbstverständlich kann die erfindungsgemäße Anflachung auch in anderen Formen als Bogen oder Geraden wie bei den vorangehend beschriebenen Ausführungsformen durchgeführt werden, wie in unterschiedlichsten Kurvenformen und Polygonalformen, soweit diese scharfe Kanten vermeiden. Die vorliegende Erfindung ist nicht nur auf eine Hauptfläche oder Ausrichtungsfläche anwendbar, sondern ebenfalls auf die Anflachung von zweiten Flächen oder Nebenflächen. In diesem Falle werden wie die Fig. 7 und 8 zeigen, die Anf1achungsbereiche 5 der Übergangszonen zwischen beiden Enden der Ausrichtungsfläche und der Umfangslinie des Wafers 1 angeflacht. Ebenfalls werden in durch Symbole 5a bezeichneten Bereichen die Übergangszonen zwischen beiden Enden der zweiten Fläche und der Umfangslinie des Wafers längs eines Kreisbogens, der von einem der zweiten Fläche 7 und der Umfangslinie des Wafers 1 eingeschriebenen Kreis bestimmt ist, oder längs gerader Linien, die die Berührungspunkte des eingeschriebenen Kreises verbinden oder in einem außerhalb liegenden Bereich angeflacht. Die vorliegende Erfindung ist ebenfalls bei Wafern anwendbar, die neben flacher Bereiche wie die Ausrichtungsfläche 2 und die
zweite Fläche 7 eine gekrümmte Ausrichtungskerbe aufweisen, die in Fig. 7 mittels der Ziffer 8 bezeichnet ist. In diesem Falle können die Übergangszonen zwischen beiden Enden der Ausrichtungskerbe 8 und der Umfangslinie des Wafers 1 längs Kreisbögen von der Kerbe 8 und der Umfangs-1inie des Wafers auf beiden Seiten der Kerbe 8 eingeschriebenen Kreisen oder längs gerader Linien, die die Berührungspunkte der eingeschriebenen Kreise verbinden oder in außerhalb liegenden Bereichen, die durch das Symbol 5b bezeichnet sind, angeflacht werden.
Die Anflachung gemäß der vorliegenden Erfindung kann sehr gut gleichzeitig mit der Ausbildung der Ausrichtungsfläche 2 oder zusammen mit der Anfacung der äußeren Teile 3 in der Dickenrichtung durchgeführt werden. Vom Standpunkt der Arbeitsersparnis ist eine solche gleichzeitige Durchführung oer Anflachung sehr günstig, diese kann jedoch auch getrennt durchgeführt werden. Das Anflachen der äußeren Bereiche 3 des Wafers 1 ist erfindungsgemäß jedoch nicht immer von Nöten.
Zur Durchführung desjÄnf 1 achungsverfahrens gemäß der Erfindung kann man verschiedene Vorrichtungen verwenden, von denen anhand der Fig. 9 bis 17 drei Beispiele dargestellt sind.
Die in den Fig. 9 bis 13 dargestellten Anflachungsvorrichtungen gehören zu den sogenannten Form-Profilierungstypen. Dabei wird während der Rotation einer Schleifscheibe mit geradlinigem Profil 9 diese horizontal und vertikal bewegt und dadurch die Anflachung ausgeführt. Mit diesem Verfahren kann ebenfalls die Anflachung der äußeren Umfangs-
teile des Wafers 1 in Dickenrichtung durchgeführt werden. Die dargestellte Vorrichtung weist eine mit der Ziffer versehene Spannvorrichtung für den Wafer 1 und eine mit der Ziffer 103 bezeichnete Spannvorrichtung für die Schleifscheibe 8 auf. Dabei führen die Spannvorrichtungen Drehbewegungen und Bewegungen in Vertikal- und Horizontal richtung aus. Die in den Fig. 14 bis 16 dargestellten Anflachungsvorrichtung sind vom sogenannten Form-Übertragungstyp. Während der Rotation wird eine Schleifscheibe 10 mit kurvenförmigem Profil 11, die der Form der Anflachung der äußeren Umfangsteile des Wafers 1 in Dickenrichtung angepaßt ist, horizontal bewegt, Auf diese Weise werden die äußeren Umfangsteile des Wafers 1 in Dickenrichtung wie die Fig. 1 bis 3 zeigen, angeflacht. Zusätzlich können die Anf1achungszonen 5, 5a und 5b in den Fig. 5 bis 8 angeflacht werden.
Auf diese Weise ist es mit den Anflachungsvorrichtungen, wie sie in den Fig. 9 bis 16 dargestellt sind, möglich das Anflachen der Zonen 5, 5a, 5b und der äußeren Umfangsteile des Wafers 1 durchzuführen. Deshalb sollten diese mechanischen Anflachungsvorgänge wirksam gleichzeitig durchgeführt werden, obwohl sie durchaus auch einzeln ausgeführt werden können.
Mittels der in Fig. 17 dargestellten Anflachungsvorrichtung wird auf chemischem Wege eine Anflachung erzielt. Ein Drehhalter 12, in dem viele Wafers 1 aufeinander geschichtet sind, wird in ein flüssiges Ätzmittel 14 eingetaucht (beispielsweise eine aus Flußsäure, Salpetersäure und Eisessigsäure im Volumenverhältnis von 2:5:3 zusammengesetzte Lösung), die sich
in einem Ätzbad 13 befindet. Während der Drehung des Drehhalters 12 werden die Wafer 1 längs ihrer äußeren Umfangsteile durch das flüssige Ätzmittel 14 geätzt. Damit nur die Anf1achungszonen 5, 5a und 5b angeflacht werden, müssen die äußeren Umfangsteile des Wafers 1 maskiert werden, damit sie nicht mit dem Ätzmittel 14 in Berührung kommen. Jedoch können die Kanten der äußeren Umfangsteile der Wafer durchaus chemisch in Dickenrichtung durch das flüssige Ätzmittel angeflacht werden, nachdem zuvor durch mechanisches Schleifen die Anflachungszonen 5, 5a und 5b geformt wurden. Durch das im Ätzbar durchgeführte Anflachen gemäß der Fig. 17 erfährt der Wafer 1 keinerlei mechanische Stöße.
Selbstverständlich ist die vorliegende Erfindung nicht auf aus Silizium (Si) bestehende Wafer beschränkt, sondern kann ebenfalls auf Wafer aus Germanium (Ge) oder auf unterschiedliche zusammengesetzte Halbleitermaterialien, wie Galliumarsenid (GaAs) und Galliumgranat angewendet werden.
Nach der obigen Beschreibung werden mittels der vorliegenden Erfindung scharfe Kanten oder Krümmungen in den Übergangszonen zwischen der Umfangslinie des Wafers und der Abschnitteile des Wafers, wie Ausrichtungsflachungen vermieden. Dadurch ist eine beträchtliche Verringerung der Fehler möglich,die auf scharfe Kanten oder Krümmungen zurückgehen, wie die durch Fremdkörper aufgrund des Absplitterns des Wafers und die durch Transport und Fehler in der Dicke eines Photolackfilms hervorgerufenen Fehl er.

Claims (2)

  1. BEETZ & PARTNER .:...:. '··* Patentanwälte 33263
    Steinsdorfstr. 10 · D-8000 München 22 European Patent Attorneys
    Telefon (089) 227201 - 227244 - 295910 R ßEETZ sen>
    Telex 522048 - Telegramm Allpaf' München Dr-Ina R BEETZ iun
    ft«„ ις wap Dr.-Ing.W.TIMPE
    680-35. 143P Dipl.-Ing. J. SIEGFRIED
    Priv.-Doz. Dipl.-Chem. Dr. rer. nat. W. SCHMITT-FUMIAN
    Dipl.-Ing. K. LAMPRECHT 11981
    21. Juli 1983
    Patentansprüche
    1J Wafer,
    aadurch gekennzeichnet, daß Übergangszonen zwischen einer Umfangslinie des Wafers und einem Anschnittbereich desselben angeflacht sind.
  2. 2. Wafer nach Anspruch 1, dadurch gekennzeichnet, daß derJAnschnittsbereich des Wafers eine Ausrichtungsfläche ist.
    3. Wafer nach Anspruch 1,
    dadurch gekennzeichnet, daß der Anschnittsbereich des Wafers eine Ausrichtungsfläche und einen Wafer-Positionierabschnitt bildet.
    4. Wafer nach Anspruch 1, dadurch gekennzeichnet, daß er aus Halbleitermaterial besteht.
    5. Wafer nach Anspruch 1, dadurch gekennzeichnet, daß die Anflachung einer gekrümmten Linie, die einem der Waferumfangslinie und dem Waferanschnittsbereich eingeschriebenen Kreises folgt oder in einem außerhalb liegenden Bereich durchgeführt wird.
    680-328100615DeI-AtF
    6. Wafer nach Anspruch 1, dadurch gekennzeichnet,
    daß dieJAnf 1 achuung längs einer durch einen der Waferumfangslinie und dem Waferanschnittsbereich eingeschriebenen Kreis folgenden Krümmung oder in außerhalb liegenden Bereichen durchgeführt wird und daß der Radius des jeweils eingeschriebenen Kreises durch folgende Gleichung gegeben ist.
    b2 - a2
    *j τ~~"- "■—*
    2 (R -VR2 - b2
    r = der Radius des eingeschriebenen Kreises, R = der Radius des Wafers, a = die halbe Länge einer nicht angeflachten
    Fläche (flacher Teil) in einem Positionierabschnitt,
    b = die halbe Gesamtlänge des Positionieranschnitts vor der Anflachung,
    W = die Weite des Wafers und B = die Länge einer Wafer-Außenface.
    7. Wafer nach Anspruch 1, dadurch gekennzeichnet,
    daß die Anflachung geradlinig längs einer Geraden, die Berührungspunkte von der Umfangslinie und dem Waferanschnitt· bereich eingeschriebenen Kreisen verbindet oder in außerhalb liegenden Bereichen erfolgt.
    332635
    8. Verfahren zur Herstellung eines Wafers, gekennzeichnet durch
    die Bildung eines Anschnittbereichs am Umfang des Wafers und Abflachung von Übergangszonen zwischen dem Waferanschnittbereich und der sich ergebenden Wafer-Umrißlinie.
    9. Verfahren zur Herstellung eines Wafers nach Anspruch 8, dadurch gekennzeichnet,
    daß der Wafer als einen Hauptbestandteil ein Halbleitermaterial enthält.
    10. Verfahren nach Anspruch 8,
    dadurch gekennzeichnet,
    daß die Anflachung gleichzeitig mit der Anflachung äußerer Umfangsteile des Wafers in Dickenrichtung erfolgt.
    11. Verfahren nach Anspruch 8,
    dadurch gekennzeichnet,
    daß die Anflachung längs einer einem der Waferumfangsl inie und dem Waferanschnittbereich eingeschriebenen Kreislinie folgenden Kurve oder in außerhalb liegenden Bereichen erfolgt.
    12. Verfahren nach Anspruch 8,
    dadurch gekennzeichnet,
    daß die Anflachung geradlinig längs einer Geraden, die Berührungspunkte von der Waferumrißlinie und dem Waferanschnittbereich eingeschriebenen Kreises verbindet oder in außerhalb liegenden Bereichen erfolgt.
    13. Verfahren nach Anspruch 8,
    dadurch gekennzeichnet,
    daß die Anflachung des Wafers längs einem der Waferumrißlinie und dem Waferabschnittsbereich eingeschriebenen Kreislinie oder in außerhalb liegenden Bereichen erfolgt, und daß
    ein Radius eines jeweils eingeschriebenen Kreises folgende Gleichung erfüllt:
    - a2
    2 (R - V^ - b2
    r = der Radius des eingeschriebenen Kreises, R = der Radius des Wafers,
    a = die halbe Länge einer nicht angeflachten Fläche
    (flacher Teil) in einem Positionierabschnitt, b = die halbe Gesamtlänge des Positionierabschnitts
    vor der Anflachung,
    W = die Breite des Wafers und B = die Länge einer Wafer-Außenface .
DE3326356A 1982-07-30 1983-07-21 Scheibenförmiger Wafer und Verfahren zu seiner Herstellung Expired - Lifetime DE3326356C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57131949A JPH0624199B2 (ja) 1982-07-30 1982-07-30 ウエハの加工方法

Publications (3)

Publication Number Publication Date
DE3326356A1 true DE3326356A1 (de) 1984-02-09
DE3326356C2 DE3326356C2 (de) 1993-07-01
DE3326356C3 DE3326356C3 (de) 1998-06-10

Family

ID=15069972

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3326356A Expired - Lifetime DE3326356C3 (de) 1982-07-30 1983-07-21 Scheibenförmiger Wafer und Verfahren zu seiner Herstellung

Country Status (10)

Country Link
US (1) US4783225A (de)
JP (1) JPH0624199B2 (de)
KR (1) KR900006775B1 (de)
DE (1) DE3326356C3 (de)
FR (1) FR2531108B1 (de)
GB (1) GB2126008B (de)
HK (1) HK69487A (de)
IT (1) IT1163869B (de)
MY (1) MY8700637A (de)
SG (1) SG41787G (de)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5230747A (en) * 1982-07-30 1993-07-27 Hitachi, Ltd. Wafer having chamfered bend portions in the joint regions between the contour of the wafer and the cut-away portion of the wafer
US5279992A (en) * 1982-07-30 1994-01-18 Hitachi, Ltd. Method of producing a wafer having a curved notch
US4579760A (en) * 1985-01-08 1986-04-01 International Business Machines Corporation Wafer shape and method of making same
JPS62239517A (ja) * 1986-04-10 1987-10-20 Nec Corp 半導体基板
JPH0624179B2 (ja) * 1989-04-17 1994-03-30 信越半導体株式会社 半導体シリコンウェーハおよびその製造方法
JPH0624200B2 (ja) * 1989-04-28 1994-03-30 信越半導体株式会社 半導体デバイス用基板の加工方法
US5036624A (en) * 1989-06-21 1991-08-06 Silicon Technology Corporation Notch grinder
JP2742710B2 (ja) * 1989-06-26 1998-04-22 三菱電機株式会社 半導体ウェハ
JPH04113619A (ja) * 1990-09-03 1992-04-15 Mitsubishi Materials Corp ウェーハおよびその製造方法
JP2559650B2 (ja) * 1991-11-27 1996-12-04 信越半導体株式会社 ウエーハ面取部研磨装置
KR0185234B1 (ko) * 1991-11-28 1999-04-15 가부시키 가이샤 토쿄 세이미쯔 반도체 웨이퍼의 모떼기 방법
JPH07205001A (ja) * 1993-11-16 1995-08-08 Tokyo Seimitsu Co Ltd ウェーハ面取り機
JP2827885B2 (ja) * 1994-02-12 1998-11-25 信越半導体株式会社 半導体単結晶基板およびその製造方法
US5529051A (en) * 1994-07-26 1996-06-25 At&T Corp. Method of preparing silicon wafers
US5510623A (en) * 1995-02-24 1996-04-23 Loral Fairchild Corp. Center readout intra-oral image sensor
JP3336866B2 (ja) * 1996-08-27 2002-10-21 信越半導体株式会社 気相成長用シリコン単結晶基板の製造方法
JP2000254845A (ja) * 1999-03-10 2000-09-19 Nippei Toyama Corp ウエーハのノッチ溝の面取り方法及びウエーハ
MY127032A (en) * 1999-12-28 2006-11-30 Hitachi Metals Ltd Work chamfering apparatus and work chamfering method
US6361405B1 (en) * 2000-04-06 2002-03-26 Applied Materials, Inc. Utility wafer for chemical mechanical polishing
US6804086B2 (en) 2000-04-27 2004-10-12 Seagate Technology Llc Unitary crystalline slider with edges rounded by laser ablation
US6787891B2 (en) * 2000-12-06 2004-09-07 Medtronic, Inc. Freeform substrates and devices
US20020074633A1 (en) * 2000-12-18 2002-06-20 Larson Lary R. Interconnection of active and passive components in substrate
JP2007189093A (ja) * 2006-01-13 2007-07-26 Disco Abrasive Syst Ltd 半導体ウエーハ
TWI314758B (en) * 2006-04-20 2009-09-11 Touch Micro System Tech Wafer having an asymmetric edge profile and method of making the same
US8389099B1 (en) * 2007-06-01 2013-03-05 Rubicon Technology, Inc. Asymmetrical wafer configurations and method for creating the same
KR20180033193A (ko) * 2015-07-24 2018-04-02 아사히 가라스 가부시키가이샤 유리 기판, 적층 기판, 적층 기판의 제조 방법, 적층체, 곤포체, 및 유리 기판의 제조 방법
JP2017190279A (ja) * 2016-04-15 2017-10-19 住友金属鉱山株式会社 非磁性ガーネット基板の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3026272A1 (de) * 1979-07-13 1981-01-29 Nagano Electronics Ind Praezisionsformverfahren fuer wafermaterial und vorrichtung zu dessen durchfuehrung
JPH05338594A (ja) * 1992-06-11 1993-12-21 Mitsubishi Heavy Ind Ltd 飛行訓練安全監視装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1095952B (de) * 1958-08-04 1960-12-29 Philips Nv Verfahren zur Herstellung von gleich langen Halbleiterstreifen aus einem homogenen einkristallinen Halbleiterstab fuer mehrere Halbleiteranordnungen
NL256387A (de) * 1960-09-29
US3951728A (en) * 1974-07-30 1976-04-20 Hitachi, Ltd. Method of treating semiconductor wafers
JPS5846858B2 (ja) * 1975-11-13 1983-10-19 日本電気ホームエレクトロニクス株式会社 ハンドウタイソウチノセイゾウホウホウ
JPS5338594A (en) * 1976-09-20 1978-04-08 Rakuton Kagaku Kougiyou Kk Baits for angling
US4228937A (en) * 1979-03-29 1980-10-21 Rca Corporation Cleaving apparatus
US4256229A (en) * 1979-09-17 1981-03-17 Rockwell International Corporation Boat for wafer processing
JPS56105638A (en) * 1980-01-26 1981-08-22 Sumitomo Electric Ind Ltd Manufacture of circular gallium arsenide wafer
JPS5743410A (en) * 1980-08-29 1982-03-11 Fujitsu Ltd Manufacture of semiconductor device
JPS5823430A (ja) * 1981-08-04 1983-02-12 Nec Kyushu Ltd 半導体ウエハ−ス

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3026272A1 (de) * 1979-07-13 1981-01-29 Nagano Electronics Ind Praezisionsformverfahren fuer wafermaterial und vorrichtung zu dessen durchfuehrung
JPH05338594A (ja) * 1992-06-11 1993-12-21 Mitsubishi Heavy Ind Ltd 飛行訓練安全監視装置

Non-Patent Citations (6)

* Cited by examiner, † Cited by third party
Title
DE-Z: IDR 13, 1979, Nr.3, S.234-242 *
US-Z: Solid State Technology, Bd.19, Nr.5, Mai 1976 S.32-42 *
US-Z: Solid State Technology, Bd.19, Nr.5, Mai 1976 S.32-42 … *
US-Z: Solid State Technology, Bd.19, Nr.5, Mai 1976, S.16 und 17 *
VLSI Process Data Handbook, Mr. Motoyama (publ.), Science Forum 15.4, 1982, S. 76, Fig. 7, S. 81 *
Wacker-Chemitronic GmbH Technical Information 01.77, ISSUE-Date: 1.2.1980 (Reprinted of the 1977 issue) *

Also Published As

Publication number Publication date
GB2126008A (en) 1984-03-14
KR840005383A (ko) 1984-11-12
DE3326356C2 (de) 1993-07-01
MY8700637A (en) 1987-12-31
IT8322321A0 (it) 1983-07-29
KR900006775B1 (ko) 1990-09-21
FR2531108A1 (fr) 1984-02-03
SG41787G (en) 1987-07-17
US4783225A (en) 1988-11-08
DE3326356C3 (de) 1998-06-10
HK69487A (en) 1987-10-02
FR2531108B1 (fr) 1987-05-07
GB8320110D0 (en) 1983-08-24
JPS5923524A (ja) 1984-02-07
GB2126008B (en) 1986-08-06
IT1163869B (it) 1987-04-08
JPH0624199B2 (ja) 1994-03-30

Similar Documents

Publication Publication Date Title
DE3326356A1 (de) Wafer und verfahren zu seiner herstellung
DE69127582T2 (de) Verfahren zur Herstellung eines Halbleitersubstrates und Verfahren zur Herstellung einer Halbleiteranordnung unter Verwendung dieses Substrates
DE19905737C2 (de) Verfahren zur Herstellung einer Halbleiterscheibe mit verbesserter Ebenheit
DE69029596T2 (de) Halbleitendes Siliciumwafer und sein Herstellungsverfahren
DE112010004989B4 (de) Halbleiterwafer und Verfahren zur Herstellung desselben
DE2730130C2 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE3686548T2 (de) Verfahren zur herstellung von scheiben.
DE3026272A1 (de) Praezisionsformverfahren fuer wafermaterial und vorrichtung zu dessen durchfuehrung
DE7239217U (de) Schneideinsatz
EP0002185A1 (de) Verfahren zum Herstellen einer Verbindung zwischen zwei sich kreuzenden, auf der Oberfläche eines Substrats verlaufenden Leiterzügen
EP4014256B1 (de) Siebdruckform zur verwendung in einem siebdruckverfahren, siebdruckvorrichtung und siebdruckverfahren
DE102006037267A1 (de) Halbleiterscheiben mit hochpräzisem Kantenprofil und Verfahren zu ihrer Herstellung
DE102015225663A1 (de) Verfahren zum epitaktischen Beschichten von Halbleiterscheiben und Halbleiterscheibe
DE3854893T2 (de) Verfahren und Vorrichtung zum Abschrägen der Kerbe eines Halbleiterplättchen
DE2901968C2 (de)
DE69118945T2 (de) Verarbeitungsmethode mit einer Metall-Schiefablagerung
DE2553685C2 (de) Verfahren zur Herstellung eines optischen Richtkopplers
DE3631394A1 (de) Verfahren zum herstellen eines halbleiterbauelements
DE4033683A1 (de) Verfahren zur herstellung von wafern mit einer epitaxialen schicht
DE68908589T2 (de) Verfahren zur Bildung eines ausgesparten Profils in einem Ferrit-Einkristall durch chemische Ätzung.
DE2132099C3 (de) Verfahren zur Herstellung eines Musters sich kreuzender oder überlappender elektrisch leitender Verbindungen
DE68924502T2 (de) Verfahren zur Herstellung von Einzelsubstraten.
DE19839086A1 (de) Chemisch-mechanische Poliervorrichtung und Herstellungsverfahren unter Verwendung derselben
DE1602001C3 (de) Verfahren zur Herstellung von Halbleiterelementen
DE10302611A1 (de) Polierte Halbleiterscheibe und Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
OR8 Request for search as to paragraph 43 lit. 1 sentence 1 patent law
8105 Search report available
8110 Request for examination paragraph 44
8172 Supplementary division/partition in:

Ref country code: DE

Ref document number: 3348455

Format of ref document f/p: P

Q171 Divided out to:

Ref country code: DE

Ref document number: 3348455

AH Division in

Ref country code: DE

Ref document number: 3348455

Format of ref document f/p: P

D2 Grant after examination
8363 Opposition against the patent
8325 Change of the main classification

Ipc: H01L 21/304

8366 Restricted maintained after opposition proceedings
8305 Restricted maintenance of patent after opposition
AH Division in

Ref country code: DE

Ref document number: 3348455

Format of ref document f/p: P

D4 Patent maintained restricted