DE10302611A1 - Polierte Halbleiterscheibe und Verfahren zu deren Herstellung - Google Patents

Polierte Halbleiterscheibe und Verfahren zu deren Herstellung Download PDF

Info

Publication number
DE10302611A1
DE10302611A1 DE10302611A DE10302611A DE10302611A1 DE 10302611 A1 DE10302611 A1 DE 10302611A1 DE 10302611 A DE10302611 A DE 10302611A DE 10302611 A DE10302611 A DE 10302611A DE 10302611 A1 DE10302611 A1 DE 10302611A1
Authority
DE
Germany
Prior art keywords
semiconductor wafer
edge
etchant
shield
extends
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10302611A
Other languages
English (en)
Other versions
DE10302611B4 (de
Inventor
Günter Dipl.-Ing. Schwab
Maximilian Dr. Dipl.-Chem. Stadler
Thomas Dr. Dipl.-Phys. Teuschler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Priority to DE10302611A priority Critical patent/DE10302611B4/de
Priority to KR1020040002244A priority patent/KR100677734B1/ko
Priority to CNB2004100028022A priority patent/CN1303653C/zh
Priority to TW093101677A priority patent/TWI248641B/zh
Priority to US10/762,111 priority patent/US20040222416A1/en
Priority to JP2004016131A priority patent/JP2004228586A/ja
Publication of DE10302611A1 publication Critical patent/DE10302611A1/de
Priority to KR1020060009272A priority patent/KR100664603B1/ko
Priority to US11/703,458 priority patent/US7972963B2/en
Application granted granted Critical
Publication of DE10302611B4 publication Critical patent/DE10302611B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01D—SEPARATION
    • B01D19/00—Degasification of liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02021—Edge treatment, chamfering
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01D—SEPARATION
    • B01D1/00—Evaporating
    • B01D1/30—Accessories for evaporators ; Constructional details thereof
    • C—CHEMISTRY; METALLURGY
    • C02—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F1/00—Treatment of water, waste water, or sewage
    • C02F1/20—Treatment of water, waste water, or sewage by degassing, i.e. liberation of dissolved gases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/6708—Apparatus for fluid treatment for etching for wet etching using mainly spraying means, e.g. nozzles
    • C—CHEMISTRY; METALLURGY
    • C02—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F2103/00—Nature of the water, waste water, sewage or sludge to be treated
    • C02F2103/08—Seawater, e.g. for desalination

Abstract

Gegenstand der Erfindung ist eine polierte Halbleiterscheibe mit einer Vorderseite und einer Rückseite und einem Rand R, der mit dem Abstand eines Radius von einem Zentrum der Halbleiterscheibe entfernt liegt und einen Umfang der Halbleiterscheibe bildet und Teil einer mit einem Profil versehenen Kante der Halbleiterscheibe ist, wobei die maximale Abweichung der Ebenheit der Rückseite von einer idealen Ebene in einem Gebiet zwischen R-6 mm und R-1 mm der Rückseite 0,7 mum oder weniger beträgt. Gegenstand der Erfindung ist auch ein Verfahren zur Herstellung der Halbleiterscheibe, umfassend mindestens eine Behandlung der Halbleiterscheibe mit einem flüssigen Ätzmittel und mindestens eine Politur von mindestens einer Vorderseite der Halbleiterscheibe, wobei das Ätzmittel während der Behandlung auf eine Kante der Halbleiterscheibe zuströmt und wobei die vom Ätzmittel angeströmte Kante der Halbleiterscheibe gegen ein direktes Auftreffen des Ätzmittels auf die Kante mindestens teilweise abgeschirmt wird. Die Abschirmung erstreckt sich in Richtung einer Dicke d der Halbleiterscheibe und ist mindestens d + 100 mum lang.

Description

  • Gegenstand der Erfindung ist eine polierte Halbleiterscheibe für die Herstellung elektronischer Bauelemente mit einer Vorderseite und einer Rückseite und einem Rand, der den Umfang der Halbleiterscheibe bildet und Teil einer mit einem Profil versehenen Kante der Halbleiterscheibe ist. Die Halbleiterscheibe besitzt eine polierte Vorderseite, in die die Bauelemente eingearbeitet werden. An die Ebenheit der Vorderseite werden strenge Anforderungen gestellt, die außerordentlich hoch sind, wenn beabsichtigt ist, elektronische Strukturen mit Linienbreiten von 0,1 μm oder kleiner unterzubringen (≤ 0,1 μm Technologie). Um eine möglichst große Anzahl von solchen Schaltkreisen integrieren zu können, muss die notwendige Ebenheit möglichst nahe bis an den Rand der Vorderseite gewährleistet sein.
  • Die meisten Anstrengungen, um die Ebenheit der Seitenflächen der Halbleiterscheibe im Allgemeinen und der Vorderseite im Speziellen zu steigern, konzentrieren sich konsequenterweise auf Teilschritte der Herstellung einer Halbleiterscheibe, welche die Ebenheit beeinflussen. Das sind insbesondere Schritte, wie das Läppen und/oder das Schleifen und das Polieren einer oder beider Seitenflächen. Mindestens eine Politur, ausgeführt als Einseiten- oder als Doppelseitenpolitur findet praktisch immer statt. Wie die EP-1119031 A2 verdeutlicht, können sich aber auch Teilschritte wie das Ätzen der Seitenflächen auf die Ebenheit, insbesondere auf die Ebenheit im Randbereich der Seitenflächen, auswirken. Eine Halbeiterscheibe wird üblicherweise vor einer ersten Politur geätzt, um Beschädigungen der Oberfläche, die eine vorhergehende formgebende Bearbeitung, beispielsweise durch Schleifen und/oder Läppen der Halbleiterscheibe hinterlässt, zu entfernen. In der genannten Patentanmeldung wird berichtet, dass mit einer Erhebung im Randbereich der polierten Vorderseite der Halbeiterscheibe zu rechnen ist, wenn die Halbleiterscheibe während des Ätzens einem Strom eines flüssigen Ätzmittels ausgesetzt ist, der gegen die Kante der Halbleiterscheibe geführt wird. Um diese Wirkung zu vermeiden, wird vorgeschlagen, vor die Kante der Halbleiterscheibe einen Schild zu platzieren, der verhindert, dass das Ätzmittel direkt auf die Kante der Halbleiterscheibe auftreffen kann. Hinsichtlich eines Potenzials zur gezielten Beeinflussung der Ebenheit einer Halbleiterscheibe in deren Randbereich, insbesondere in Bezug auf eine Eignung der Halbleiterscheibe für die ≤ 0,1 μm Technologie, gibt die Druckschrift keine Anregung.
  • Aufgabe der vorliegenden Erfindung ist es, eine solches Potenzial aufzuzeigen.
  • Es wurde nämlich gefunden, dass die durch eine Politur zu erreichende Ebenheit im Randbereich einer Halbleiterscheibe durch vorheriges Ätzen der Halbleiterscheibe gezielt beeinflusst werden kann. Dies ist ein überraschendes Ergebnis, denn bisher war selbst bei Anwendung des in EP-1119031 A2 aufzeigten Verfahrens eher davon auszugehen, dass beim Ätzen der Halbleiterscheibe deren Geometrie negativ beeinträchtigt wird und es allenfalls durch eine optimierte Politur möglich sein wird, diese negative Wirkung teilweise aufzuheben.
  • Gegenstand der Erfindung ist eine polierte Halbleiterscheibe mit einer Vorderseite und einer Rückseite und einem Rand R, der mit dem Abstand eines Radius von einem Zentrum der Halbleiterscheibe entfernt liegt und einen Umfang der Halbleiterscheibe bildet und Teil einer mit einem Profil versehenen Kante der Halbleiterscheibe ist, die dadurch gekennzeichnet ist, dass eine maximale Abweichung der Ebenheit der Rückseite von einer idealen Ebene in einem Gebiet zwischen R-6mm und R-1mm der Rückseite 0,7 μm oder weniger beträgt.
  • Wie die Erfinder festgestellt haben, ist die beanspruchte Geometrie der Rückseite der Halbleiterscheibe ein wesentliches Merkmal, um die Halbleiterscheibe für die ≤ 0,1 μm Technologie tauglich zu machen. Dieses Ergebnis war ebenfalls nicht zu erwarten, da hinsichtlich möglicher minimaler Linienbreiten von elektronischen Strukturen die Ebenheit der Vorderseite im Mittelpunkt des Interesses steht. Die Erfinder haben ferner festgestellt, dass es bei der Herstellung einer Halbleiterscheibe mit der beanspruchten Rückseite wesentlich ist, den Ätzschritt vor einer ersten Politur in bestimmter Weise auszuführen.
  • Gegenstand der Erfindung ist daher auch ein Verfahren zur Herstellung einer polierten Halbleiterscheibe, umfassend mindestens eine Behandlung der Halbleiterscheibe mit einem flüssigen Ätzmittel und mindestens eine Politur von mindestens einer Vorderseite der Halbleiterscheibe, wobei das Ätzmittel während der Behandlung auf eine Kante der Halbleiterscheibe zuströmt und wobei die vom Ätzmittel angeströmte Kante der Halbleiterscheibe gegen ein direktes Auftreffen des Ätzmittels auf die Kante mindestens teilweise abgeschirmt wird, das dadurch gekennzeichnet ist, dass die Kante der Halbleiterscheibe entlang einer Strecke abgeschirmt wird, die sich in Richtung einer Dicke d der Halbleiterscheibe erstreckt und mindestens d + 100 μm lang ist.
  • Die Ausführung des Ätzschrittes in diesem Verfahren bewirkt, dass eine Halbleiterscheibe erzeugt wird, deren Vorderseite und deren Rückseite bis in den Randbereich hinein besonders eben ist. Bei der sich anschließenden Politur wird die Ebenheit von mindestens der Vorderseite optimiert, wobei die verbesserte Ebenheit der Rückseite dafür verantwortlich ist, dass dies überhaupt möglich ist. Denn die Ebenheit der Vorderseite einer Halbleiterscheibe kann durch eine Politur kaum verbessert werden, wenn die Ebenheit der Rückseite der Halbleiterscheibe vergleichsweise mäßig ist. Erfindungswesentlich ist, dass die vom Ätzmittel angeströmte Kante der Halbleiterscheibe nicht nur mindestens teilweise vor dem anströmenden Ätzmittel abgeschirmt wird, sondern dass die abschirmende Wirkung einen Bereich vor der Kante der Halbleiterscheibe erfasst, der, in einer Richtung betrachtet, die senkrecht zur Strömungsrichtung des Ätzmittels und parallel zur der Dicke der Halbleiterscheibe liegt, mindestens eine Länge hat, die der Summe der Dicke der Halbleiterscheibe und einer Länge von 100 μm entspricht.
  • Gegenstand der Erfindung ist daher auch eine Anordnung bestehend aus einer Halbleiterscheibe und einem Schild, der vor einer Kante der Halbleiterscheibe platziert ist und die Kante der Halbleiterscheibe gegen ein auf die Kante zuströmendes flüssiges Ätzmittel mindestens teilweise abschirmt, wobei die Kante der Halbleiterscheibe mit einem Profil versehen ist, das sich von einem inneren Profilende E über eine Länge p bis zu einem Rand R der Halbleiterscheibe erstreckt, und der Rand mit dem Abstand eines Radius von einem Zentrum der Halbleiterscheibe entfernt liegt und einen Umfang der Halbleiterscheibe bildet, und wobei das Schild eine zur Kante der Halbleiterscheibe am nächsten liegende Begrenzung S mit einem Abstand Δ zum inneren Profilende E und eine zur Kante der Halbleiterscheibe am entferntesten liegende Begrenzung aufweist, und der Schild die vom Ätzmittel angeströmte Kante der Halbleiterscheibe entlang einer Strecke abschirmt, die sich in Richtung einer Dicke d der Halbleiterscheibe erstreckt und mindestens d + 100 μm lang ist.
  • Die Erfindung wird nachfolgend an Hand von Figuren näher erläutert.
  • 1 zeigt den Ausschnitt einer Halbleiterscheibe in einer Schnittdarstellung.
  • In 2 ist ein Randbereich der Halbleiterscheibe schematisch herausgestellt und mit einer idealen Ebene in Beziehung gesetzt.
  • 3 zeigt in allgemein gehaltener Form die erfindungsgemäße Anordnung der Halbleiterscheibe und des Schilds.
  • 4 zeigt mit einem Diagramm an einem Vergleichsbeispiel und drei Beispielen die Wirkung der Erfindung auf die Ebenheit der Rückseite einer Halbleiterscheibe im Randbereich.
  • Die 5 bis 12 zeigen verschiedene Ausführungsformen der Anordnung der Halbleiterscheibe und des Schilds während des Ätzens der Halbleiterscheibe, wobei die Anordnung gemäß 5 dem Stand der Technik zuzurechnen ist.
  • In l ist die Darstellung einer Halbleiterscheibe 1 auf deren Randbereich beschränkt, weil die Erfindung auf eine Verbesserung der Ebenheit dieses Bereichs hinwirkt. Die Halbleiterscheibe 1 ist in Verbindung mit einem zweidimensionalen Koordinatensystem dargestellt, mit dessen Hilfe die relative Lage der Halbleiterscheibe und des Schilds später deutlich gemacht werden kann. Bezugspunkt des Koordinatensystems ist das Zentrum der Halbleiterscheibe, die beim Ätzen um dieses Zentrum gedreht wird. Der Rand R der Halbleiterscheibe befindet sich im Abstand eines Radius vom Zentrum entfernt und bildet den Umfang der Halbleiterscheibe. Er ist Teil einer mit einem Profil versehenen Kante 4 der Halbleiterscheibe, das von einem formgebenden Werkzeug, beispielsweise einer Profilschleifscheibe, in einem sogenannten Kantenverrundungsschritt mechanisch erzeugt wird. Der dem Zentrum am nächsten liegende Ort des Profils ist als inneres Profilende E hervorgehoben. Die Kante der Halbleiterscheibe kann symmetrisch oder nicht-symmetrisch verrundet sein. Der erfindungsgemäß besonders interessierende Randbereich der Halbleiterscheibe liegt insbesondere im Abstand R-1mm bis R-6mm vom Zentrum der Halbleiterscheibe auf der Vorderseite 2 und der Rückseite 3 der Halbleiterscheibe.
  • Beim Ätzen wird die Halbleiterscheibe, die vorzugsweise im wesentlichen aus Silicium besteht, einem Strom eines flüssigen Ätzmittels ausgesetzt, das mit einer bestimmten Geschwindigkeit parallel zu der im Koordinatensystem gezeigten radialen Richtung zur Kante der Halbleiterscheibe strömt. Als Ätzmittel kommen sowohl alkalisch als auch sauer reagierende Lösungen in Frage. Bevorzugt sind jedoch sauer reagierende Lösungen, weil die Gefahr, durch sie metallische Verunreinigungen in das Halbleitermaterial zu bringen, deutlich geringer ist. Ein besonders bevorzugtes Ätzmittel enthält wässerige Fluorwasserstoff-Lösung und mindestens eine oxidierende Säure, besonders bevorzugt Salpetersäure, und gegebenenfalls weitere Zusätze. Besonders bevorzugt ist es auch, im Ätzmittel kleine Gasbläschen zu dispergieren, um den Ätzabtrag zu vergleichmäßigen. Dies kann beispielsweise entsprechend der Beschreibung in der US-5,451,267 verwirklicht werden.
  • Die vom Ätzmittel angeströmte Kante der Halbleiterscheibe ist mindestens teilweise in der erfindungsgemäßen Weise abzuschirmen. Das bedeutet, dass mindestens ein Teil des in Strömungsrichtung des Ätzmittels liegenden Umfangs der Halbleiterscheibe abgeschirmt wird. Die Wirkung der Abschirmung auf die Ebenheit der Seitenflächen der Halbleiterscheibe ist jedoch am größten, wenn der in Strömungsrichtung des Ätzmittels liegende Umfang der Halbleiterscheibe vollständig auf die erfindungsgemäße Weise abgeschirmt wird. Dies ist daher auch besonders bevorzugt. Andererseits ist es auch möglich, den Umfang der Halbleiterscheibe über das Mindesterfordernis hinaus teilweise oder vollständig in der erfindungsgemäßen Weise abzuschirmen.
  • Der 2 lässt sich entnehmen, dass im Randbereich der Halbleiterscheibe 1, insbesondere im Bereich von R-1mm bis R-4mm ein erhöhter Materialabtrag zu verzeichnen ist. Dadurch entsteht in diesem Bereich eine mehr oder weniger ausgeprägte Abweichung von einer ideal ebenen Fläche, an die es sich im Hinblick auf die Ebenheit bei der Formgebung der Vorderseite und der Rückseite im Sinne eines Vorbilds zu nähern gilt. Da diese Abweichung auch durch eine anschließende Politur nur in begrenztem Maß zu beseitigen ist, ist es wünschenswert, dass diese Abweichung nach dem Ätzen möglichst niedrig ist.
  • Dies leistet das erfindungsgemäße Verfahren, wie es aus 3 ersichtlich ist, dadurch, dass die vom Ätzmittel angeströmte Kante 4 der Halbleiterscheibe in Richtung senkrecht zur Strömungsrichtung des Ätzmittels entlang einer Strecke abgeschirmt wird, die mindestens d + 100 μm lang ist, wobei d die Dicke der Halbleiterscheibe ist. Unter Bezugnahme auf das gezeigte Koordinatensystem bedeutet das, dass das Ätzmittel vor dem Erreichen der Kante der Halbleiterscheibe daran gehindert wird, in radialer Richtung auf die Halbleiterscheibe zuzuströmen, wobei die Hinderung in vertikaler Richtung des Koordinatensystems mindestens über eine Länge entsprechend der Summe der Dicke d der Halbleiterscheibe und einer Strecke von 100 μm besteht. Um dies zu erreichen, wird vorgeschlagen, vor der Kante 4 der Halbleiterscheibe einen Schild 5 anzuordnen, beispielsweise in der in der bereits genannten EP-1119031 A2 dargestellten Weise. Allerdings ist in Abweichung zu diesem Stand der Technik zu beachten, dass das Schild eine Dicke haben muss, die dem Erfordernis genügt, den Strom des Ätzmittels über eine Länge ent sprechend der Summe der Dicke d der Halbleiterscheibe und einer Strecke von 100 μm zu blockieren. Besonders bevorzugt ist eine Anordnung der Halbleiterscheibe und des Schilds, die mit der in 3 gezeigten allgemeinen Darstellung in Einklang steht. Die Dicke d der Halbleiterscheibe 1 entspricht dem Abstand zwischen der Vorderseite 2 und der Rückseite 3 der Halbleiterscheibe. Das Profil erstreckt sich vom inneren Profilende E über eine Länge p bis zum Rand R der Halbleiterscheibe. Das Schild 5 weist eine zur Kante der Halbleiterscheibe am entferntesten liegende, hintere Begrenzung und eine zur Kante der Halbleiterscheibe am nächsten liegende Begrenzung S auf. Die Begrenzung S hat zum inneren Profilende E einen Abstand Δ, dessen Betrag vorzugsweise 10 mm oder kleiner ist. Die hintere Begrenzung kann entsprechend der gezeigten Schnittdarstellung in Bezug auf die vertikale Richtung des Koordinatensystems gerade oder abgerundet sein. Darüber hinaus kann der Körper des Schilds 5 einen entsprechend der Schnittdarstellung rechteckigen Umfang mit einer gleichbleibenden Dicke tmax aufweisen oder entsprechend der gestrichelt gezeichneten Option sich bis zu einer oder zu beiden Begrenzungen hin verjüngend ausgebildet sein. Der Grad der Verjüngung kann sich zwischen der Dicke tmax und einer Mindestdicke tmin bewegen. Das Schild kann an der Begrenzung S eine in radialer Richtung vorgenommene Ausnehmung 6 aufweisen, die bis zu einer Tiefe γ zu einem Boden G der Ausnehmung reicht. Wenn dieses Merkmal vorhanden ist, ist es besonders bevorzugt, dass die relative Lage von der Halbleiterscheibe und dem Schild so gewählt wird, dass die Kante der Halbleiterscheibe in die Ausnehmung hineinreicht, beispielsweise auch soweit, dass die Differenz E-S negativ wird. Die Länge des Schilds, also der Abstand zwischen der Begrenzung S und der hinteren Begrenzung beträgt vorzugsweise 5 bis 200 mm, besonders bevorzugt 30 bis 70 mm.
  • Eine erfindungsgemäß geätzte Halbleiterscheibe zeichnet sich dadurch aus, dass ihre Seitenflächen auch im Randbereich besonders eben sind. Dies wirkt sich natürlich auch positiv auf das Ergebnis einer späteren Politur der Halbleiterscheibe aus, weil die Ebenheit der Halbleiterscheibe dadurch noch verbessert wird. Die spätere Politur und gegebenenfalls zuvor und danach erfolgende Reinigungsschritte sind nach dem Stand der Technik auszuführen. Es wird mindestens eine Politur von mindestens der Vorderseite der Halbleiterscheibe durchgeführt. Die Politur kann als Einseitenpolitur oder als Doppelseitenpolitur durchgeführt werden. Bei der Einseitenpolitur der Vorderseite ist die Halbleiterscheibe mit der Rückseite auf einer Trägerplatte fixiert, beispielsweise geklebt. Bei der Doppelseitenpolitur liegt die Halbleiterscheibe frei beweglich in einer Ausnehmung einer Läuferscheibe. Die hohe Ebenheit der Rückseite, die auch in deren Randbereich besteht, gewährleistet, dass die Politur der Vorderseite eine Halbeiterscheibe erzeugt, die auf dieser Seite bis in den Randbereich hinein extrem eben ist. Mit einer nach dem Stand der Stand der Technik geätzten Halbleiterscheibe, die im Randbereich der Seitenflächen weniger eben ist, kann ein solches Politurergebnis kaum erreicht werden, weil sich die lokal bestehende geringere Ebenheit im Randbereich der Rückseite auf die Vorderseite überträgt und auch dort zu Abweichungen von der idealen Ebene führt.
  • Wenn die Vorderseite mehrmals poliert wird, ist es zweckmäßig, die erste Politur als Abtragspolitur (stock removal polishing) und die letzte Politur als Oberflächenpolitur (touch polishing) zu gestalten, die sich im Wesentlichen durch den bei der Politur erzielten Materialabtrag unterscheiden, der bei der Oberflächenpolitur in der Regel bei 2 μm oder darunter liegt und bei der Abtragspolitur bis zu 10 μm und mehr betragen kann. Zusätzlich zur letzten Politur kann die Halbleiterscheibe auch beschichtet werden, beispielsweise indem auf der Vorderseite eine epitaktische Schicht abgeschieden und/oder die Rückseite mit einer Schicht aus polykristallinem Material und/oder mit einer Oxidschicht versiegelt wird.
  • Eine besonders bevorzugte Prozesskette zur Herstellung der beanspruchten Halbleiterscheibe umfasst das Abtrennen der Halbleiterscheibe durch Sägen eines Einkristalls, das Verrunden der Kante der Halbleiterscheibe, gegebenenfalls das Schleifen der Halbleiterscheibe, das als Einseitenschleifen oder sequentiel les oder simultanes Doppelseitenschleifen ausgeführt sein kann, und/oder das Läppen, das nasschemische Ätzen, gegebenenfalls eine Kantenpolitur, sowie das mindestens einmal ausgeführte Polieren der Halbleiterscheibe, zwischen den Prozessen erfolgende Reinigungen und eine oder mehrere im Anschluss an die letzte Politur einer Seitenfläche erfolgende Beschichtungen.
  • Vergleichsbeispiel:
  • Eine Vielzahl von Halbleiterscheiben aus Silicium wurde mit Hilfe einer Drahtsäge aus einem Einkristall gesägt, gereinigt und einer Kantenverrundung unterworfen. Anschließend wurden die Halbleiterscheiben geschliffen, geläppt, und in Gruppen unter Rotation in einem, mit Gasbläschen angereicherten Bad eines saueren Ätzmittels geätzt. Die Kanten der Halbleiterscheiben waren jeweils durch einen Schild abgeschirmt, der verhinderte, dass das Ätzmittel direkt auf die Kante zuströmen konnte. Die Anordnung einer Halbleiterscheibe und ihres Schilds ist in 5 skizziert. Bei diesem, dem Stand der Technik zuzurechnenden Vergleichsbeispiel, hatte das Schild einen rechteckigen Querschnitt mit einer Dicke tmax, die der Dicke d der Halbleiterscheibe entsprach.
  • Beispiele 1 bis 8:
  • Andere Gruppen von Halbleiterscheiben des gleichen Typs wie im Vergleichsbeispiel wurden unter gleichartigen Bedingungen geätzt mit dem Unterschied, dass der verwendete Schild im Einklang mit der in 3 gezeigten allgemeinen Ausführungsform ausgebildet war. Die konkret verwendeten Ausführungsformen sind in den 6 bis 12 skizziert.
  • Die nachfolgende Tabelle fasst wesentliche Merkmale der im Vergleichsbeispiel und in den Beispielen verwendeten Anordnungen zusammen:
  • Tabelle 1
    Figure 00100001
  • Im Anschluss an den Ätzschritt wurden sämtliche Gruppen von Halbleiterscheiben gereinigt und einer Einseitenpolitur der Vorderseite unterzogen. In 4 ist das Ergebnis einer Untersuchung bezüglich der Ebenheit der Rückseite der Halbleiterscheiben im Randbereich für die Halbleiterscheiben des Vergleichsbeispiels und der Beispiele 1 bis 3 in einem Diagramm verglichen. Es wird deutlich, dass die Halbleiterscheiben, die nach dem Stand der Technik behandelt wurden, das Kriterium der maximalen Abweichung der Ebenheit der Rückseite von einer idealen Ebene in einem Gebiet zwischen R-6mm und R-1mm der Rückseite von 0,7 μm oder weniger nicht erreichten.
  • Die nachfolgende Tabelle gibt Auskunft zu Messungen (kapazitive Meßmethode, ADE9900, E+ mode) der lokalen Ebenheiten der Halbleiterscheiben des Vergleichsbeispiels und der Beispiele 1, 2 und 3, ausgedrückt als SFQR 95%. Das den Messungen zu Grunde liegende Raster bestand aus Quadraten (sites) mit einer Fläche von 22 mm·22 mm, der Randausschluss betrug 1 mm. Die Daten zeigen, dass bei Verwendung des erfindungsgemäßen Verfahrens mit einer deutlich verbesserten Ausbeute an besonders ebenen Halbleiterscheiben gerechnet werden kann. Solche Halbleiterscheiben eignen sich bestens für eine Verwendung in der ≤ 0,1 μm Technologie.
  • Tabelle 2
    Figure 00110001

Claims (9)

  1. Polierte Halbleiterscheibe mit einer Vorderseite und einer Rückseite und einem Rand R, der mit dem Abstand eines Radius von einem Zentrum der Halbleiterscheibe entfernt liegt und einen Umfang der Halbleiterscheibe bildet und Teil einer mit einem Profil versehenen Kante der Halbleiterscheibe ist, dadurch gekennzeichnet, dass eine maximale Abweichung der Ebenheit der Rückseite von einer idealen Ebene in einem Gebiet zwischen R-6mm und R-1mm der Rückseite 0,7 μm oder weniger beträgt.
  2. Halbleiterscheibe nach Anspruch 1, dadurch gekennzeichnet, dass die maximale Abweichung der Ebenheit der Rückseite von der idealen Ebene in dem Gebiet zwischen R-6mm und R-1mm der Rückseite 0,5 μm oder weniger beträgt.
  3. Halbleiterscheibe nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, dass die Vorderseite von einer epitaktisch abgeschiedenen Schicht gebildet wird.
  4. Verfahren zur Herstellung einer polierten Halbleiterscheibe, umfassend mindestens eine Behandlung der Halbleiterscheibe mit einem flüssigen Ätzmittel und mindestens eine Politur von mindestens einer Vorderseite der Halbleiterscheibe, wobei das Ätzmittel während der Behandlung auf eine Kante der Halbleiterscheibe zuströmt und wobei die vom Ätzmittel angeströmte Kante der Halbleiterscheibe gegen ein direktes Auftreffen des Ätzmittels auf die Kante mindestens teilweise abgeschirmt wird, das dadurch gekennzeichnet ist, dass die Kante der Halbleiterscheibe entlang einer Strecke abgeschirmt wird, die sich in Richtung einer Dicke d der Halbleiterscheibe erstreckt und mindestens d + 100 μm lang ist.
  5. Anordnung bestehend aus einer Halbleiterscheibe und einem Schild, der vor einer Kante der Halbleiterscheibe platziert ist und die Kante der Halbleiterscheibe gegen ein auf die Kante zuströmendes flüssiges Ätzmittel mindestens teilweise ab schirmt, wobei die Kante der Halbleiterscheibe mit einem Profil versehen ist, das sich von einem inneren Profilende E über eine Länge p bis zu einem Rand R der Halbleiterscheibe erstreckt, und der Rand mit dem Abstand eines Radius von einem Zentrum der Halbleiterscheibe entfernt liegt und einen Umfang der Halbleiterscheibe bildet, und wobei das Schild eine zur Kante der Halbleiterscheibe am nächsten liegende Begrenzung S mit einem Abstand Δ zum inneren Profilende E und eine zur Kante der Halbleiterscheibe am entferntesten liegende Begrenzung aufweist, und der Schild die vom Ätzmittel angeströmte Kante der Halbleiterscheibe entlang einer Strecke abschirmt, die sich in Richtung einer Dicke d der Halbleiterscheibe erstreckt und mindestens d + 100 μm lang ist.
  6. Anordnung nach Anspruch 5, dadurch gekennzeichnet, dass der Abstand Δ höchstens 10 mm beträgt.
  7. Anordnung nach Anspruch 5 oder Anspruch 6, dadurch gekennzeichnet, dass die Begrenzung S eine Ausnehmung aufweist, die bis zu einer Tiefe γ zu einem Boden G der Ausnehmung reicht, und die Kante der Halbleiterscheibe in die Ausnehmung hineinreicht.
  8. Anordnung nach einem der Ansprüche 5 bis 7, dadurch gekennzeichnet, dass die zur Kante der Halbleiterscheibe am entferntesten liegende Begrenzung des Schilds abgerundet ist.
  9. Anordnung nach einem der Ansprüche 5 bis 8, dadurch gekennzeichnet, dass das Schild einen Körper aufweist, der zu mindestens einer der Begrenzungen des Schilds hin verjüngt ausgebildet ist.
DE10302611A 2003-01-23 2003-01-23 Polierte Halbleiterscheibe und Verfahren zu deren Herstellung und Anordnung bestehend aus einer Halbleiterscheibe und einem Schild Expired - Lifetime DE10302611B4 (de)

Priority Applications (8)

Application Number Priority Date Filing Date Title
DE10302611A DE10302611B4 (de) 2003-01-23 2003-01-23 Polierte Halbleiterscheibe und Verfahren zu deren Herstellung und Anordnung bestehend aus einer Halbleiterscheibe und einem Schild
KR1020040002244A KR100677734B1 (ko) 2003-01-23 2004-01-13 연마반도체웨이퍼
CNB2004100028022A CN1303653C (zh) 2003-01-23 2004-01-18 经抛光的半导体晶片及其制造方法
TW093101677A TWI248641B (en) 2003-01-23 2004-01-20 Polished semiconductor wafer, and process for producing it
US10/762,111 US20040222416A1 (en) 2003-01-23 2004-01-21 Polished semiconductor wafer and process for producing it
JP2004016131A JP2004228586A (ja) 2003-01-23 2004-01-23 研磨された半導体ウェハ、該半導体ウェハの製造法及び該半導体ウェハを含む装置
KR1020060009272A KR100664603B1 (ko) 2003-01-23 2006-01-31 연마 반도체 웨이퍼 및 그의 제조방법
US11/703,458 US7972963B2 (en) 2003-01-23 2007-10-11 Polished semiconductor wafer and process for producing it

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10302611A DE10302611B4 (de) 2003-01-23 2003-01-23 Polierte Halbleiterscheibe und Verfahren zu deren Herstellung und Anordnung bestehend aus einer Halbleiterscheibe und einem Schild

Publications (2)

Publication Number Publication Date
DE10302611A1 true DE10302611A1 (de) 2004-08-05
DE10302611B4 DE10302611B4 (de) 2011-07-07

Family

ID=32667783

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10302611A Expired - Lifetime DE10302611B4 (de) 2003-01-23 2003-01-23 Polierte Halbleiterscheibe und Verfahren zu deren Herstellung und Anordnung bestehend aus einer Halbleiterscheibe und einem Schild

Country Status (6)

Country Link
US (2) US20040222416A1 (de)
JP (1) JP2004228586A (de)
KR (2) KR100677734B1 (de)
CN (1) CN1303653C (de)
DE (1) DE10302611B4 (de)
TW (1) TWI248641B (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1755156A3 (de) * 2005-08-17 2008-05-07 Sumco Corporation Verfahren zur Herstellung von Siliziumscheiben
DE102009037281A1 (de) 2009-08-12 2011-02-17 Siltronic Ag Verfahren zur Herstellung einer polierten Halbleiterscheibe
WO2012004147A1 (de) * 2010-07-06 2012-01-12 Infineon Technologies Bipolar Gmbh & Co. Kg Verfahren und vorrichtung zur herstellung einer randstruktur eines halbleiterbauelements
DE102013204830A1 (de) 2013-03-19 2014-09-25 Siltronic Ag Verfahren und Vorrichtung zur Behandlung einer Halbleiterscheibe mit einem Ätzmedium
DE102015225663A1 (de) * 2015-12-17 2017-06-22 Siltronic Ag Verfahren zum epitaktischen Beschichten von Halbleiterscheiben und Halbleiterscheibe

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008198906A (ja) * 2007-02-15 2008-08-28 Sumco Corp シリコンウェーハの製造方法
DE102009011622B4 (de) 2009-03-04 2018-10-25 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung einer epitaxierten Siliciumscheibe

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5474644A (en) * 1993-07-30 1995-12-12 Shin-Etsu Handotai Co., Ltd. Method and apparatus for high-flatness etching of wafer
DE19905737C2 (de) * 1999-02-11 2000-12-14 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Halbleiterscheibe mit verbesserter Ebenheit
DE10002354A1 (de) * 2000-01-20 2001-08-09 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Halbleiterscheibe
DE10064081C2 (de) * 2000-12-21 2002-06-06 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Halbleiterscheibe
DE10215960A1 (de) * 2002-04-11 2002-10-17 Wacker Siltronic Halbleitermat Verfahren zur Herstellung von Halbleiterscheiben

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4838289A (en) * 1982-08-03 1989-06-13 Texas Instruments Incorporated Apparatus and method for edge cleaning
AT389959B (de) * 1987-11-09 1990-02-26 Sez Semiconduct Equip Zubehoer Vorrichtung zum aetzen von scheibenfoermigen gegenstaenden, insbesondere von siliziumscheiben
JPH0715897B2 (ja) * 1991-11-20 1995-02-22 株式会社エンヤシステム ウエ−ハ端面エッチング方法及び装置
US5365031A (en) * 1992-03-23 1994-11-15 Hughes Aircraft Company Apparatus and method for shielding a workpiece holding mechanism from depreciative effects during workpiece processing
JP2929861B2 (ja) 1992-08-31 1999-08-03 信越半導体株式会社 高精度エッチング方法と装置
DE4316096C1 (de) * 1993-05-13 1994-11-10 Wacker Chemitronic Verfahren zur naßchemischen Behandlung scheibenförmiger Werkstücke
AT405225B (de) * 1995-05-02 1999-06-25 Sez Semiconduct Equip Zubehoer Vorrichtung zum behandeln annähernd runder oder kreisscheibenförmiger gegenstände, insbesondere siliziumwafer
DE19622015A1 (de) * 1996-05-31 1997-12-04 Siemens Ag Verfahren zum Ätzen von Zerstörungszonen an einem Halbleitersubstratrand sowie Ätzanlage
US6413436B1 (en) * 1999-01-27 2002-07-02 Semitool, Inc. Selective treatment of the surface of a microelectronic workpiece
KR100277522B1 (ko) * 1996-10-08 2001-01-15 이시다 아키라 기판처리장치
JP2954059B2 (ja) * 1997-01-09 1999-09-27 山形日本電気株式会社 エッジリンス機構
US6030887A (en) * 1998-02-26 2000-02-29 Memc Electronic Materials, Inc. Flattening process for epitaxial semiconductor wafers
JP3368799B2 (ja) * 1997-05-22 2003-01-20 住友電気工業株式会社 Ｉｉｉ−ｖ族化合物半導体ウェハおよびその製造方法
DE19805525C2 (de) * 1998-02-11 2002-06-13 Sez Semiconduct Equip Zubehoer Verfahren zum Naßätzen von Halbleiterscheiben zum Erzeugen eines definierten Randbereichs durch Unterätzen
US6632292B1 (en) * 1998-03-13 2003-10-14 Semitool, Inc. Selective treatment of microelectronic workpiece surfaces
US20050217707A1 (en) * 1998-03-13 2005-10-06 Aegerter Brian K Selective processing of microelectronic workpiece surfaces
JP3664593B2 (ja) * 1998-11-06 2005-06-29 信越半導体株式会社 半導体ウエーハおよびその製造方法
US6136163A (en) * 1999-03-05 2000-10-24 Applied Materials, Inc. Apparatus for electro-chemical deposition with thermal anneal chamber
JP2000331975A (ja) * 1999-05-19 2000-11-30 Ebara Corp ウエハ洗浄装置
US20030213772A9 (en) * 1999-07-09 2003-11-20 Mok Yeuk-Fai Edwin Integrated semiconductor substrate bevel cleaning apparatus and method
DE19938340C1 (de) * 1999-08-13 2001-02-15 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe
US7000622B2 (en) * 2002-09-30 2006-02-21 Lam Research Corporation Methods and systems for processing a bevel edge of a substrate using a dynamic liquid meniscus
US7584761B1 (en) * 2000-06-30 2009-09-08 Lam Research Corporation Wafer edge surface treatment with liquid meniscus
JP4561950B2 (ja) * 2001-08-08 2010-10-13 信越化学工業株式会社 角形基板
US20030070695A1 (en) * 2001-10-16 2003-04-17 Applied Materials, Inc. N2 splash guard for liquid injection on the rotating substrate
DE10159833C1 (de) * 2001-12-06 2003-06-18 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Vielzahl von Halbleiterscheiben
US6875284B2 (en) * 2002-01-23 2005-04-05 Semitool, Inc. Side-specific cleaning method and apparatus
US7350315B2 (en) * 2003-12-22 2008-04-01 Lam Research Corporation Edge wheel dry manifold
WO2006014317A2 (en) * 2004-07-02 2006-02-09 Phase Shift Technology, Inc. Method, system, and software for evaluating characteristics of a surface with reference to its edge
US7193295B2 (en) * 2004-08-20 2007-03-20 Semitool, Inc. Process and apparatus for thinning a semiconductor workpiece
US7288489B2 (en) * 2004-08-20 2007-10-30 Semitool, Inc. Process for thinning a semiconductor workpiece
US20060046499A1 (en) * 2004-08-20 2006-03-02 Dolechek Kert L Apparatus for use in thinning a semiconductor workpiece
US7354649B2 (en) * 2004-08-20 2008-04-08 Semitool, Inc. Semiconductor workpiece
US20080293253A1 (en) * 2004-12-03 2008-11-27 Herman Itzkowitz Wet etching of the edge and bevel of a silicon wafer
JP4417893B2 (ja) 2005-08-10 2010-02-17 芝浦メカトロニクス株式会社 粘着性テープの貼着装置及び貼着方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5474644A (en) * 1993-07-30 1995-12-12 Shin-Etsu Handotai Co., Ltd. Method and apparatus for high-flatness etching of wafer
DE19905737C2 (de) * 1999-02-11 2000-12-14 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Halbleiterscheibe mit verbesserter Ebenheit
DE10002354A1 (de) * 2000-01-20 2001-08-09 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Halbleiterscheibe
DE10064081C2 (de) * 2000-12-21 2002-06-06 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Halbleiterscheibe
DE10215960A1 (de) * 2002-04-11 2002-10-17 Wacker Siltronic Halbleitermat Verfahren zur Herstellung von Halbleiterscheiben

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1755156A3 (de) * 2005-08-17 2008-05-07 Sumco Corporation Verfahren zur Herstellung von Siliziumscheiben
US7648890B2 (en) 2005-08-17 2010-01-19 Sumco Corporation Process for producing silicon wafer
DE102009037281A1 (de) 2009-08-12 2011-02-17 Siltronic Ag Verfahren zur Herstellung einer polierten Halbleiterscheibe
US8409992B2 (en) 2009-08-12 2013-04-02 Siltronic Ag Method for producing a polished semiconductor wafer
DE102009037281B4 (de) * 2009-08-12 2013-05-08 Siltronic Ag Verfahren zur Herstellung einer polierten Halbleiterscheibe
TWI420581B (zh) * 2009-08-12 2013-12-21 Siltronic Ag 用於製造經拋光的半導體晶圓的方法
WO2012004147A1 (de) * 2010-07-06 2012-01-12 Infineon Technologies Bipolar Gmbh & Co. Kg Verfahren und vorrichtung zur herstellung einer randstruktur eines halbleiterbauelements
DE102013204830A1 (de) 2013-03-19 2014-09-25 Siltronic Ag Verfahren und Vorrichtung zur Behandlung einer Halbleiterscheibe mit einem Ätzmedium
DE102013204830B4 (de) * 2013-03-19 2014-10-09 Siltronic Ag Verfahren und Vorrichtung zur Behandlung einer Halbleiterscheibe mit einem Ätzmedium
DE102015225663A1 (de) * 2015-12-17 2017-06-22 Siltronic Ag Verfahren zum epitaktischen Beschichten von Halbleiterscheiben und Halbleiterscheibe
US10961638B2 (en) 2015-12-17 2021-03-30 Siltronic Ag Method for epitaxially coating semiconductor wafers, and semiconductor wafer

Also Published As

Publication number Publication date
CN1303653C (zh) 2007-03-07
KR20060024825A (ko) 2006-03-17
TWI248641B (en) 2006-02-01
KR100664603B1 (ko) 2007-01-04
KR20040067899A (ko) 2004-07-30
JP2004228586A (ja) 2004-08-12
US20040222416A1 (en) 2004-11-11
KR100677734B1 (ko) 2007-02-05
US20080057714A1 (en) 2008-03-06
TW200414341A (en) 2004-08-01
US7972963B2 (en) 2011-07-05
CN1518069A (zh) 2004-08-04
DE10302611B4 (de) 2011-07-07

Similar Documents

Publication Publication Date Title
DE3335116C2 (de)
DE112014006377B4 (de) Verfahren zur Herstellung eines Halbleiterwafers
DE102009037281B4 (de) Verfahren zur Herstellung einer polierten Halbleiterscheibe
DE19905737C2 (de) Verfahren zur Herstellung einer Halbleiterscheibe mit verbesserter Ebenheit
DE102006020823B4 (de) Verfahren zur Herstellung einer polierten Halbleiterscheibe
EP3387667B1 (de) Monokristalline halbleiterscheibe und verfahren zur herstellung einer halbleiterscheibe
DE112010004989B4 (de) Halbleiterwafer und Verfahren zur Herstellung desselben
DE2007865C2 (de) Verfahren und Vorrichtung zum Polieren einer Siliciumoberfläche
DE3326356C3 (de) Scheibenförmiger Wafer und Verfahren zu seiner Herstellung
DE2906470A1 (de) Halbleitersubstrat und verfahren zu seiner herstellung
DE112011101518T5 (de) Verfahren zum Polieren von Siliziumwafern und Beschreibung der entsprechenden Polierflüssigkeit
DE112009001195B4 (de) Doppelseiten-Schleifvorrichtung und Verfahren zur Herstellung von Wafern
DE10147761B4 (de) Verfahren zum Herstellen von Siliciumwafern
DE112015005348T5 (de) Siliziumkarbid-Substrat, Verfahren zur Herstellung desselben und Verfahren zur Hersteliung einer Siliziumkarbid-Halbleitervorrichtung
DE112017006401T5 (de) Verfahren zum polieren eines siliziumwafers und verfahren zum produzieren eines siliziumwafers
DE102005012446B4 (de) Verfahren zur Material abtragenden Bearbeitung einer Halbleiterscheibe
DE2901968C2 (de)
DE10302611A1 (de) Polierte Halbleiterscheibe und Verfahren zu deren Herstellung
DE3738873A1 (de) Halbleitervorrichtung und verfahren zur herstellung derselben
DE19823904A1 (de) Hochebene Halbleiterscheibe aus Silicium und Verfahren zur Herstellung von Halbleiterscheiben
EP0279949A1 (de) Verfahren zur Herstellung von Halbleiterbauelementen
DE2930460C2 (de) Verfahren zum Herstellen hochspannungsfester Mesadioden
DE10237247B4 (de) Verfahren zur Herstellung einer Halbleiterscheibe aus Silicium
DE112017000281T5 (de) Doppelseiten-Polierverfahren und Doppelseiten-Poliervorrichtung
DE112016006354T5 (de) Siliziumwafer-einseiten-polierverfahren

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20111008

R071 Expiry of right