KR100664603B1 - 연마 반도체 웨이퍼 및 그의 제조방법 - Google Patents

연마 반도체 웨이퍼 및 그의 제조방법 Download PDF

Info

Publication number
KR100664603B1
KR100664603B1 KR1020060009272A KR20060009272A KR100664603B1 KR 100664603 B1 KR100664603 B1 KR 100664603B1 KR 1020060009272 A KR1020060009272 A KR 1020060009272A KR 20060009272 A KR20060009272 A KR 20060009272A KR 100664603 B1 KR100664603 B1 KR 100664603B1
Authority
KR
South Korea
Prior art keywords
semiconductor wafer
edge
polishing
boundary
shielding
Prior art date
Application number
KR1020060009272A
Other languages
English (en)
Other versions
KR20060024825A (ko
Inventor
토마스 터이슐러
균터 슈바브
맥스밀리안 스타들러
Original Assignee
실트로닉 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 실트로닉 아게 filed Critical 실트로닉 아게
Publication of KR20060024825A publication Critical patent/KR20060024825A/ko
Application granted granted Critical
Publication of KR100664603B1 publication Critical patent/KR100664603B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02021—Edge treatment, chamfering
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01D—SEPARATION
    • B01D19/00—Degasification of liquids
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01D—SEPARATION
    • B01D1/00—Evaporating
    • B01D1/30—Accessories for evaporators ; Constructional details thereof
    • C—CHEMISTRY; METALLURGY
    • C02—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F1/00—Treatment of water, waste water, or sewage
    • C02F1/20—Treatment of water, waste water, or sewage by degassing, i.e. liberation of dissolved gases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/6708—Apparatus for fluid treatment for etching for wet etching using mainly spraying means, e.g. nozzles
    • C—CHEMISTRY; METALLURGY
    • C02—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F2103/00—Nature of the water, waste water, sewage or sludge to be treated
    • C02F2103/08—Seawater, e.g. for desalination

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Hydrology & Water Resources (AREA)
  • Environmental & Geological Engineering (AREA)
  • Water Supply & Treatment (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Weting (AREA)

Abstract

본 발명은 전면; 후면; 및, 반도체웨이퍼의 중심에서 반경거리에 위치하며 반도체웨이퍼의 둘레를 형성하고 반도체웨이퍼의 프로파일 경계의 부분인 에지(R)를 가진 연마반도체웨이퍼에 관한 것이며, 후면의 R-6mm ~ R-1mm간 영역에서 이상적 평면으로부터 후면의 평면도의 최대편차는 0.7㎛ 이하이다. 또한, 본 발명은 유체부식액을 통한 반도체웨이퍼의 최소한 1회처리 및 반도체웨이퍼의 최소한 전면의 최소 1회연마로 이루어진 반도체웨이퍼를 제조하는 방법에 관한 것이며, 이때 부식액은 처리기간중 반도체웨이퍼의 경계로 흐르며, 부식액의 흐름을 면하고 있는 반도체웨이퍼의 경계는 직접 부식액에 의해 충돌되지 않도록 최소 부분적으로 차폐된다. 차폐는 반도체웨이퍼의 두께(d)방향으로 연장되며, 최소 d+100㎛의 길이를 가진다.
반도체웨이퍼, 유체부식액, 차폐, 양면연마.

Description

연마 반도체 웨이퍼 및 그의 제조방법{Polished semiconductor wafer, and process for producing it}
도 1은 단면으로 도시된 반도체웨이퍼의 발췌도를 나타낸다.
도 2는 반도체웨이퍼의 에지영역을 제시하며, 이 영역은 이상적 평면에 관계된다.
도 3은 일반적 형태로 반도체웨이퍼 및 차폐의 본 발명에 의한 배치를 나타낸다.
도 4는 에지영역에서 반도체웨이퍼 후면의 평면도에 대한 본 발명의 효과를 나타내기 위해 1개의 비교실시예 및 3개의 실시예를 기저로 한 다이어그램이다.
도 5 ~ 도 12는 반도체웨이퍼의 에칭시 반도체웨이퍼 및 차폐의 배치에 대한 여러 실시예를 나타낸다; 도 5에 의한 배치는 종래기술의 부분을 나타낸다.
<도면에 나타난 주요부분의 부호설명>
1 : 반도체웨이퍼, 2 : 전면,
3 : 후면, 4 : 경계,
5 : 차폐, 6 : 홈.
본 발명은 전면, 후면, 및 반도체웨이퍼의 둘레를 형성하고 반도체웨이퍼의 프로파일경계의 부분인 에지를 가진 전자부품을 제조하는 연마반도체웨이퍼에 관한 것이다.
반도체웨이퍼는 전자부품을 형성하고 있는 연마된 전면을 구비하고 있으며, 전면의 평면도에 대하여는 엄격한 요구가 있으며, 그리고 그 요구는 0.1㎛ 이하 (0.1㎛ 기술)의 선폭을 가진 전자구조물을 수용하려고 할 경우에는 특히 크다.
가능한한 다수의 그와 같은 회로를 집적할 수 있도록 하기 위하여는 전면의 에지에 가능한한 인접하게 필요 평면도를 확보하는 것이 필요하다.
일반적으로, 반도체웨이퍼의 측면 및 특히 전면의 평면도를 증가시키기 위한 최대의 노력은 평면도에 영향을 주는 반도체웨이퍼의 제조에 포함된 부공정에 일괄되게 집중된다. 이와 같은 부공정은 특히 한측면 또는 양측면의 래핑(lapping) 및/또는 연삭 및 연마 등의 공정을 함유한다. 단면 또는 양면연마공정으로서 실시되는 최소 하나의 연마공정이 사실상 항상 실시된다. 그러나, 특허문헌(EP 1119031 A2)에 명확히 기재된 것 같이, 특히 측면의 에지영역의 평면도에 대해서 층면에칭 등의 부공정은 평면도에 대한 특히 측면의 에지영역의 평면도에 대한 효과를 나타내는 것이 가능하다.
예로써, 반도체웨이퍼의 연삭 및/또는 래핑 등의 이전의 성형작업에 의해 뒤 에 남겨진 손상을 표면에서 제거하기 위하여 반도체웨이퍼는 통상적으로 초기연마공정전에 에칭된다.
앞에 기재한 특허문헌에서 설명한 것은 반도체웨이퍼가 에칭시 반도체웨이퍼의 경계에 가이드된 유체부식액의 흐름에 노출될 경우에는 반도체웨이퍼의 연마전면의 에지영역에 부풀린 부분이 있을 수 있다는 것이다.
이와 같은 작용을 방지하기 위해 부식액이 반도체웨이퍼의 경계에 직접 충돌하는 것을 방해하는 차폐를 반도체웨이퍼의 경계앞에 설치하는 것이 제안되었다.
에지영역에서 반도체웨이퍼의 평면도에 특정한 영향을 주는 어떠한 잠재력에 관하여 특히
Figure 112006007205712-pat00001
0.1㎛ 기술에 적합한 반도체웨이퍼의 제조에 관하여 그 특허문헌은 아무 지적도 하지 않았다.
본 발명은 그와 같은 잠재력을 나타내는 것을 목적으로 한다.
그 이유는 반도체웨이퍼의 에지영역에서 연마에 의해 달성되는 평면도는 반도체웨이퍼의 이전 에칭에 의해 특정하게 영향받는 것을 알게 되었기 때문이다. 특허 문헌(EP 1119031 A2)에 의해 발표된 방법을 사용할 때에도 반도체웨이퍼 형상이 에칭에 의해 불리하게 영향을 받으며, 또 최적화 연마를 통하여 그 불리한 작용을 다만 부분적으로 제거하는 것이 가능하다는 것이 지금까지 취하여 졌기 때문에 그것은 기대이상의 결과이다.
본 발명의 주제는 전면, 후면, 및 반도체웨이퍼의 중심에서 반경거리에 위치 하고 반도체웨이퍼의 둘레를 형성하며 반도체웨이퍼의 프로파일경계의 부분인 에지(R)를 가진 연마된 반도체웨이퍼이며, 이때 후면의 R-6mm ~ R-1mm간 영역에서 이상적 평면으로부터 후면의 평면도의 최대편차는 0.7㎛ 이하인 것을 특징으로 한다.
발명자가 확인한 것 같이 특허청구범위에 기재한 반도체웨이퍼 후면의 기하학적 구조는
Figure 112006007205712-pat00002
0.1㎛ 기술에 적합한 반도체웨이퍼를 제조하는 것이 주요특징이다. 전면의 평면도는 전자구조물의 가능한 최소의 선폭에 관하여 관심의 초점에 있게 되므로 그 결과는 동일하게 기대되지 않는다.
또한, 특허청구범위에 기재된 후면을 가진 반도체웨이퍼를 제조할 때, 첫 연마공정전에 에칭공정이 소정의 방법으로 실시되는 것이 중요하다는 것을 발명자는 확인하였다.
그러므로, 또한 본 발명의 주제는 유체부식액으로 반도체웨이퍼의 최소 1회의 처리 및 최소 반도체웨이퍼 전면의 최소 1회의 연마로 이루어진 연마반도체웨이퍼를 제조하는 방법이며, 부식액은 처리하는 동안 반도체웨이퍼의 경계로 흐르며, 부식액의 흐름을 면하고 있는 반도체웨이퍼의 경계는 직접 부식액에 의해 충돌되지 않도록 최소 부분적으로 차폐되며, 이때 반도체웨이퍼의 경계는 반도체웨이퍼의 두께(d)의 방향으로 연장하며 그 길이가 최소 d+100㎛인 거리를 따라서 차폐된다.
상기 방법에서 에칭공정을 실시하여 반도체웨이퍼의 전면 및 후면이 특히 에지영역속 안에까지 평활하게 되고, 최소한 전면의 평면도는 그후의 연마시 극대화되며, 반도체웨이퍼 후면의 향상된 평면도는 그것이 실제로 가능한 것을 신뢰할 수 있다. 그 이유는 반도체웨이퍼 후면의 평면도가 비교적 알맞은 경우에는 반도체웨 이퍼 전면의 평면도는 연마공정에 의해 거의 향상될 수 없기 때문이다. 본 발명에서 중요한 것은 부식액의 흐름에 면하고 있는 반도체웨이퍼의 경계에 흘러들어오는 부식액을 최소 부분적으로 차폐시킬 뿐아니라, 부식액의 흐름방향으로 관찰하여 반도체웨이퍼의 두께와 길이 100㎛의 합과 일치하는 길이를 가진 반도체웨이퍼 경계앞에 있는 영역을 차폐작용으로 덮는 것이다.
그러므로, 또한 본 발명의 주제는 반도체웨이퍼 및 반도체웨이퍼의 경계앞에 위치하여 경계에 흐르는 유체부식액으로부터 반도체웨이퍼의 경계를 최소 부분적으로 차폐하는 차폐로 이루어진 배치이며, 반도체웨이퍼의 경계는 내부 프로파일단부 (E)로부터 길이(p)를 통하여 반도체웨이퍼 에지(R)까지 연장한 프로파일을 구비하며, 에지는 반도체웨이퍼의 중심으로부터 반경거리에 위치하여 반도체웨이퍼의 둘레를 형성하고 있으며, 차폐는 반도체웨이퍼의 경계에 가장 근접하고 내부 프로파일단부(E)로부터 소정거리(Δ)에 있는 가장자리(S) 및 반도체웨이퍼의 경계로부터 가장 멀리 있는 가장자리를 가지며, 또 차폐는 반도체웨이퍼의 두께(d)방향으로 연장되고 최소 d+100㎛의 길이인 거리를 따라서 부식액의 흐름에 면하고 있는 반도체웨이퍼의 경계를 차폐한다.
본 발명을 도면을 참조하여 다음에 상세히 설명한다.
도 1에서 본 발명은 에지영역의 평면도를 개량시키는 효과를 가지므로 반도체웨이퍼(1)의 도면은 그 에지영역에 한정되며, 반도체웨이퍼(1)는 좌표의 2차원계 에 관련하여 나타냈으며, 그 2차원계에 의해 반도체웨이퍼 및 차폐의 상대위치는 추후에 명백히 만들어진다. 좌표계의 기준점은 에칭시 그 중심을 회전하는 반도체웨이퍼의 중심이다. 반도체웨이퍼의 에지(R)는 중심에서 반경거리에 설정되어 바도체웨이퍼의 둘레를 형성하며, 그것은 소위 에지원형화공정에서 예로써 프로파일연삭휠인 정형화공구를 사용하여 기계적으로 제조된 프로파일경계의 부분이다.
중심에 가장 접근된 프로파일의 위치는 내부 프로파일단부(E)로서 마크되며, 반도체웨이퍼는 대칭으로 또는 비대칭으로 원형화된다. 본 발명에 관련하여 특히 중요한 반도체웨이퍼의 에지영역은 반도체웨이퍼의 전면(2) 및 후면(3)에 웨이퍼의 중심에서부터 R-1mm ~ R-6mm의 거리에 특히 위치되어 있다.
에칭시 바람직하게 실리콘으로 이루어진 반도체웨이퍼는 좌표계의 방사상방향에 평행인 소정속도로 반도체웨이퍼의 경계에 흐르는 유체부식액 흐름에 노출되며, 적절한 부식액은 알칼리 및 산 작용 용액이다. 그러나, 산 작용 용액이 반도체재료에 금속불순물을 유입시키는 위험성은 매우 적기 때문에 바람직하다. 특히, 바람직한 부식액은 불화수소수용액 및 최소 하나의 산화산, 특히 바람직하게는 질산 그리고 경우에 따라서는 기타 첨가제를 포함한다. 또한, 작은 가스기포를 부식액에 분산시켜 에칭시 물질제거를 보다 균일하게 하는 것이 특히 바람직하며, 그것은 예로써 특허문헌(US5,451,267)에 기재된 설명과 일치되게 실현된다.
부식액의 흐름에 면하고 있는 반도체웨이퍼의 경계는 본 발명에 의한 방법으로 최소 부분적으로 차폐되며, 그것은 부식액의 흐름방향으로 가로놓여 있는 반도체웨이퍼의 최소 둘레부분이 차폐된 것을 의미한다. 그러나, 부식액의 흐름방향으 로 가로놓인 반도체웨이퍼의 둘레가 본 발명의 방법으로 완전히 차폐되는 경우에는 반도체웨이퍼의 측면의 평면상에서 차폐효력이 가장 크므로 그것이 특히 바람직하다. 한편으로는 반도체웨이퍼의 둘레를 최저 필요이상으로 본 발명의 방법에 의해 부분적으로 또는 완전히 차폐하는 것이 가능하다.
도 2에서 볼 수 있는 것은 반도체웨이퍼(1)의 에지영역에서 특히 R-1mm ~ R-4mm의 영역에서 증가된 물질제거가 기록되어 있다. 그로 인해, 반도체웨이퍼의 전면 및 후면의 정형시 평면도에 관해 본보기로서 접근되어야 할 이상적 평탄면으로부터 그 영역에서 다소 뚜렸한 편차를 나타내었다. 이와 같은 편차는 국한된 범위에서 추후연마에 의해서만 제거될 수 있으므로 이 편차는 에칭공정후에 최소화되는 것에 바람직하다.
도 3에서 볼 수 있는 것 같이 본 발명의 방법에 따라 부식액의 흐름에 면하고 있는 반도체웨이퍼의 경계(4)가 최소 d+100㎛의 거리를 따라서 부식액의 흐름방향에 수직방향으로 차폐되었으며, 여기서 d는 반도체웨이퍼의 두께를 나타낸다.
표시된 좌표계에서는 부식액이 반도체웨이퍼의 경계에 도달하기 전에 부식액이 방사상방향으로 반도체웨이퍼에 흘러들어가는 것이 방해됨을 나타낸다. 이때, 그 방해는 좌표계의 수직방향으로 최소 반도체웨이퍼의 두께(d)와 거리 100㎛의 합에 일치하는 길이를 통하여 이루어진다. 그와 같은 것을 달성하기 위하여 차폐(5)를 예로써 상기의 특허문헌(EP 1119031 A2)에 제시된 방법으로 반도체웨이퍼의 경계 (4)앞에 배치하는 것이 제안되었다. 그러나, 그 종래의 방법과는 다르게 주의하여야 할 점은 차폐는 반도체웨이퍼의 두께(d)와 거리 100㎛의 합에 일치하는 길 이를 통하여 부식액의 흐름을 막을 수 있는 필요요건을 충족하는 두께를 구비하여야 한다. 도 3에 나타낸 일반도체에 의한 반도체웨이퍼 및 차폐의 배치가 특히 바람직하다. 반도체웨이퍼(1) 두께(d)는 반도체웨이퍼의 전면(2)과 후면(3)간의 거리에 일치한다.
프로파일은 길이(ρ)를 통하여 내부 프로파일단부(E)로부터 반도체웨이퍼의 에지(R)까지 연장되어 있으며, 차폐(5)는 반도체웨이퍼의 경계로부터 가장 멀리 위치한 뒤 가장자리 및 반도체웨이퍼의 경계에 가장 가깝게 위치한 가장자리(S)를 구비한다. 가장자리(S)는 내부 프로파일단부(E)로부터 거리(Δ)에 있으며, 그의 크기는 10mm 이하인 것이 바람직하다. 표시된 단면도에 따라 뒤 가장자리는 좌표계의 수직방향에 대하여 직선 또는 원형으로 되어 있으며, 또한 차폐(5)의 본체는 단면도에 따라 일정두께(tmax)를 가진 직사각둘레를 가지며, 또는 띠줄(dash line)로 표시된 선택에 따라 1개 또는 2개의 가장자리를 향하여 점점 가늘게 구성되어 있으며, 점점 가늘은 정도는 두께(tmax)와 최소두께(tmin)사이의 범위에 있게 된다.
가장자리(S)에서 차폐는 방사상방향으로 형성한 홈(6)을 구비하며, 홈의 저면 (G)으로 깊이(γ)까지 연장되어 있다.
그와 같은 특징이 존재하는 경우, 반도체웨이퍼와 차폐의 상대위치는 반도체웨이퍼의 경계가 예로써 차이(E-S)가 부수로 되는 범위까지 홈내에 연장되도록 선택되는 것이 특히 바람직하다. 차폐의 길이 즉, 가장자리(S)와 뒤 가장자리 간의 거리가 5 ~ 200mm로 되는 것이 바람직하며, 30 ~ 70mm으로 되는 것이 특히 바람직 하다.
본 발명에 따라 에칭된 반도체웨이퍼는 그의 측면이 에지영역에서도 특히 평면인 것을 특징으로 한다.
물론 그것은 반도체웨이퍼의 추후연마에 절대적 영향을 미치게 되며, 그 이유는 반도체웨이퍼의 평면도는 그것을 통하여 더욱 향상되기 때문이다. 후추연마 및 필요할 경우 그 전후에 실시되는 세정공정은 종래방법에 따라 실시되며, 반도체웨이퍼의 최소 전면의 최소 1회의 연마가 실시되며, 연마는 단면연마 또는 양면연마로 실시된다. 전면의 단면연마의 경우, 반도체웨이퍼의 후면은 예로써 접착제 결합에 의해 지지판에 고정된다. 양면연마의 경우 반도체웨이퍼는 캐리어의 홈에 자유로운 이동상태로 가로놓여진다.
후면의 고평면도는 그의 에지영역에서도 전면의 연마에 의해 에지영역속 안에 까지 표면이 매우 평면인 반도체웨이퍼가 생성되는 것이 보증된다. 그와 같은 성공적 연마효과는 종래의 방법에 의해 에칭되는 반도체웨이퍼에서는 거의 달성될 수 없으며, 측면의 에지영역에서도 평면성이 적다. 그 이유는 후면의 에지영역에서 극부적으로 감소된 평면도는 전면으로 이동하여 이상적 평면에서 벗어나기 때문이다.
전면이 다수회 연마되는 경우, 최초연마공정은 스톡제거(stock removal)연마로 치종연마공정은 접촉(touch)연마공정으로 시행되는 것이 편리하며, 이 양변종은 연마시 제거되는 물질의 양을 특징으로 하며, 접촉연마의 경우에는 일반적으로 2㎛ 이하이고, 스톡제거연마의 경우에는 10㎛ 이상이다. 최종연마공정외에 또한 반도 체웨이퍼는 예로써 전면에 침착된 에피택셜층에 의해 및/또는 다결정물질층 및/또는 산화물질층으로 실링된 후면에 의해 코팅된다.
특허청구된 반도체웨이퍼의 제조에 대한 특히 바람직한 공정절차는 단결정의 톱질을 통한 반도체웨이퍼의 분리, 반도체웨이퍼경계의 원형화, 필요할 경우 단면연삭 또는 순차 또는 동시양면연삭 및/또는 래핑, 습식화학적에칭, 필요한 경우 에지연마 및 최소 1회 실시하는 반도체웨이퍼의 연마, 공정사이의 세정공정 및 단면의 최종연마후에 실시되는 1회 이상의 코팅작업으로 이루어진다.
(비교실시예)
다수의 실리콘 반도체 웨이퍼가 와이어톱에 의해 단결정에서 톱으로 켜져서 세정되고, 에지원형화되었으며, 그후 반도체웨이퍼는 연삭되고, 래핑되었을 때 작은 가스기포로 가득찬 산성 부식액의 바스(bath)에서 회전되어 그룹으로 에칭되었다. 반도체웨이퍼의 경계는 매번 부식액이 직접 경계에 흐르는 것을 방지한 차폐에 의해 보호되었다.
반도체웨이퍼 및 그의 차폐는 도 5에 스케치되었으며, 종래 방법의 부분으로 이루어지고 있는 본 비교실시예에 있어서 차폐는 반도체웨이퍼의 두께(d)에 일치한 두께(tmax)를 가진 직사각형 단면으로 형성되어 있다.
(실시예 1 ~ 8)
비교실시예에서 사용된 것과 같은 동일형의 반도체웨이퍼의 다른 그룹은 사용된 차폐가 도 3에 나타낸 일반 실시예에 따라 구성된 것 이외에는 동일조건하에 에칭되었다. 사용된 실시예는 특히 도 6 ~ 12에 스케치되었다.
다음의 표는 비교실시예 및 실시예에서 사용된 배열의 주요특징을 요약하였다.
[표 1]
Δ (㎛) Y (㎛) tmax-d (㎛) tmin-d (㎛) 테이퍼링 a 테이퍼링 b 차폐 원형화
비교실시예 350+p 0 0 0 no no no
실시예 1 350+p 0 100 100 no no no
실시예 2 350+p 0 950 950 no no no
실시예 3 100 450+p 1250 1250 no no no
실시예 4 0 350+p 1250 1250 no no no
실시예 5 0 350+p 1250 1250 no no yes
실시예 6 0 350+p 1250 100 yes no no
실시예 7 0 350+p 1250 100 yes no yes
실시예 8 0 350+p 1250 100 yes yes yes
에칭공정의 바로 뒤를 이어 반도체웨이퍼의 모든 그룹은 세정되고, 전면에서 단일연마되었다. 도 4는 비교실시예와 실시예 1 ~ 3의 반도체웨이퍼의 에지영역에서의 반도체웨이퍼의 후면의 평면도에 대한 시험결과를 비교한 것이다. 분명한 것은 종래방법에 따라 처리된 반도체웨이퍼는 후면의 R-6mm과 R-1mm간의 영역에서의 이상적 평면으로부터 후면의 평면도의 최대편차가 0.7mm 이하인 기준을 달성할 수가 없었던 것이다.
다음 표는 SFQR 95%로 표시된 비교실시예 및 실시예 1 ~ 3의 반도체웨이퍼의 국부평면도의 측정(용량성 측정방법, ADE9900, E+모드)에 대한 정보를 제공한다. 측정을 기저로 한 격자(grid)는 면적 22mm ×22mm을 가진 정방형(사이트)으로 이루어지고, 배제된 에지는 1mm였다. 데이터가 나타내는 것은 본 발명에 의한 방법을 사용할 경우, 특히 평면반도체웨이퍼의 크게 향상된 수율을 카운트하는 것이 가능한 것이다.
같은 형의 반도체웨이퍼는
Figure 112006007205712-pat00003
0.1㎛기술에서 사용하기에 가장 적합하다.
[표 2]
비교실시예 실시예 1 실시예 2 실시예 3
에칭후 SFQR 95%(㎛) 1.91 1.35 1.05 0.62
연마후 SFQR 95%(㎛) 0.85 0.65 0.47 0.26
본 발명에서는 반도체웨이퍼 전면의 평면도를 향상시켜 다수의 전자부품을 집적시킬 수 있는 장점을 가지며, 전면연마시 유체부식액을 반도체웨이퍼의 경계에까지 흐르게 하며, 이때 반도체웨이퍼의 경계는 부식액의 직접충돌을 방지하기 위해 차폐되는 것을 특징으로 한다.

Claims (6)

  1. 유체부식액으로 반도체웨이퍼를 처리하는 단계 - 상기 부식액은 반도체 웨이퍼의 에지를 향함- ;
    반도체 웨이퍼의 두께(d)의 방향으로 연장되고 최소 d+100㎛ 길이인 거리를 따라서 반도체 웨이퍼의 에지를 부분적으로 또는 전체적으로 차폐하여 반도체 웨이퍼가 상기 부식액에 의하여 직접 충돌되는 것을 차폐하는 단계; 및
    반도체 웨이퍼의 전면 또는 양면을 연마하는 단계
    를 포함하는 연마 반도체 웨이퍼의 제조 방법.
  2. 제1항에 있어서,
    상기 반도체 웨이퍼의 에지 앞에 차폐를 배치하는 단계를 포함하며, 상기 차폐는 반도체 웨이퍼의 에지의 내부 프로파일 단부(E)로부터 소정거리(Δ)에 있는 가장자리(S)를 가짐을 특징으로 하는 방법.
  3. 제2항에 있어서,
    상기 소정거리(Δ)는 10mm 이하인 것을 특징으로 하는 방법.
  4. 제2항에 있어서,
    상기 가장자리(S)는 홈의 저면(G)으로 깊이(γ)에 까지 연장된 홈을 구비하며, 반도체 웨이퍼의 에지는 홈 내로 연장된 것을 특징으로 하는 방법.
  5. 제2항에 있어서,
    상기 반도체 웨이퍼의 에지에서 가장 멀리 있는 차폐의 가장자리는 원형임을 특징으로 하는 방법.
  6. 제2항에 있어서,
    상기 차폐는 테이퍼링된 것임을 특징으로 하는 방법.
KR1020060009272A 2003-01-23 2006-01-31 연마 반도체 웨이퍼 및 그의 제조방법 KR100664603B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10302611A DE10302611B4 (de) 2003-01-23 2003-01-23 Polierte Halbleiterscheibe und Verfahren zu deren Herstellung und Anordnung bestehend aus einer Halbleiterscheibe und einem Schild
DE10302611.8 2003-01-23

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020040002244A Division KR100677734B1 (ko) 2003-01-23 2004-01-13 연마반도체웨이퍼

Publications (2)

Publication Number Publication Date
KR20060024825A KR20060024825A (ko) 2006-03-17
KR100664603B1 true KR100664603B1 (ko) 2007-01-04

Family

ID=32667783

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020040002244A KR100677734B1 (ko) 2003-01-23 2004-01-13 연마반도체웨이퍼
KR1020060009272A KR100664603B1 (ko) 2003-01-23 2006-01-31 연마 반도체 웨이퍼 및 그의 제조방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020040002244A KR100677734B1 (ko) 2003-01-23 2004-01-13 연마반도체웨이퍼

Country Status (6)

Country Link
US (2) US20040222416A1 (ko)
JP (1) JP2004228586A (ko)
KR (2) KR100677734B1 (ko)
CN (1) CN1303653C (ko)
DE (1) DE10302611B4 (ko)
TW (1) TWI248641B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4835069B2 (ja) 2005-08-17 2011-12-14 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
JP2008198906A (ja) * 2007-02-15 2008-08-28 Sumco Corp シリコンウェーハの製造方法
DE102009011622B4 (de) 2009-03-04 2018-10-25 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung einer epitaxierten Siliciumscheibe
DE102009037281B4 (de) 2009-08-12 2013-05-08 Siltronic Ag Verfahren zur Herstellung einer polierten Halbleiterscheibe
DE102010017751A1 (de) * 2010-07-06 2012-01-12 Infineon Technologies Bipolar Gmbh & Co. Kg Verfahren und Vorrichtung zur Herstellung einer Randstruktur eines Halbleiterbauelements
DE102013204830B4 (de) 2013-03-19 2014-10-09 Siltronic Ag Verfahren und Vorrichtung zur Behandlung einer Halbleiterscheibe mit einem Ätzmedium
DE102015225663A1 (de) 2015-12-17 2017-06-22 Siltronic Ag Verfahren zum epitaktischen Beschichten von Halbleiterscheiben und Halbleiterscheibe

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4838289A (en) * 1982-08-03 1989-06-13 Texas Instruments Incorporated Apparatus and method for edge cleaning
AT389959B (de) * 1987-11-09 1990-02-26 Sez Semiconduct Equip Zubehoer Vorrichtung zum aetzen von scheibenfoermigen gegenstaenden, insbesondere von siliziumscheiben
JPH0715897B2 (ja) * 1991-11-20 1995-02-22 株式会社エンヤシステム ウエ−ハ端面エッチング方法及び装置
US5365031A (en) * 1992-03-23 1994-11-15 Hughes Aircraft Company Apparatus and method for shielding a workpiece holding mechanism from depreciative effects during workpiece processing
JP2929861B2 (ja) 1992-08-31 1999-08-03 信越半導体株式会社 高精度エッチング方法と装置
DE4316096C1 (de) * 1993-05-13 1994-11-10 Wacker Chemitronic Verfahren zur naßchemischen Behandlung scheibenförmiger Werkstücke
JP3067479B2 (ja) * 1993-07-30 2000-07-17 信越半導体株式会社 ウエーハの高平坦度エッチング方法および装置
AT405225B (de) * 1995-05-02 1999-06-25 Sez Semiconduct Equip Zubehoer Vorrichtung zum behandeln annähernd runder oder kreisscheibenförmiger gegenstände, insbesondere siliziumwafer
DE19622015A1 (de) * 1996-05-31 1997-12-04 Siemens Ag Verfahren zum Ätzen von Zerstörungszonen an einem Halbleitersubstratrand sowie Ätzanlage
US6413436B1 (en) * 1999-01-27 2002-07-02 Semitool, Inc. Selective treatment of the surface of a microelectronic workpiece
KR100277522B1 (ko) * 1996-10-08 2001-01-15 이시다 아키라 기판처리장치
JP2954059B2 (ja) * 1997-01-09 1999-09-27 山形日本電気株式会社 エッジリンス機構
US6030887A (en) * 1998-02-26 2000-02-29 Memc Electronic Materials, Inc. Flattening process for epitaxial semiconductor wafers
JP3368799B2 (ja) * 1997-05-22 2003-01-20 住友電気工業株式会社 Ｉｉｉ−ｖ族化合物半導体ウェハおよびその製造方法
DE19805525C2 (de) * 1998-02-11 2002-06-13 Sez Semiconduct Equip Zubehoer Verfahren zum Naßätzen von Halbleiterscheiben zum Erzeugen eines definierten Randbereichs durch Unterätzen
US20050217707A1 (en) * 1998-03-13 2005-10-06 Aegerter Brian K Selective processing of microelectronic workpiece surfaces
US6632292B1 (en) * 1998-03-13 2003-10-14 Semitool, Inc. Selective treatment of microelectronic workpiece surfaces
JP3664593B2 (ja) * 1998-11-06 2005-06-29 信越半導体株式会社 半導体ウエーハおよびその製造方法
DE19905737C2 (de) * 1999-02-11 2000-12-14 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Halbleiterscheibe mit verbesserter Ebenheit
US6136163A (en) * 1999-03-05 2000-10-24 Applied Materials, Inc. Apparatus for electro-chemical deposition with thermal anneal chamber
JP2000331975A (ja) * 1999-05-19 2000-11-30 Ebara Corp ウエハ洗浄装置
US20030213772A9 (en) * 1999-07-09 2003-11-20 Mok Yeuk-Fai Edwin Integrated semiconductor substrate bevel cleaning apparatus and method
DE19938340C1 (de) * 1999-08-13 2001-02-15 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe
DE10002354A1 (de) 2000-01-20 2001-08-09 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Halbleiterscheibe
US7584761B1 (en) * 2000-06-30 2009-09-08 Lam Research Corporation Wafer edge surface treatment with liquid meniscus
US7000622B2 (en) * 2002-09-30 2006-02-21 Lam Research Corporation Methods and systems for processing a bevel edge of a substrate using a dynamic liquid meniscus
DE10064081C2 (de) * 2000-12-21 2002-06-06 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Halbleiterscheibe
JP4561950B2 (ja) * 2001-08-08 2010-10-13 信越化学工業株式会社 角形基板
US20030070695A1 (en) * 2001-10-16 2003-04-17 Applied Materials, Inc. N2 splash guard for liquid injection on the rotating substrate
DE10159833C1 (de) * 2001-12-06 2003-06-18 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Vielzahl von Halbleiterscheiben
US6875284B2 (en) * 2002-01-23 2005-04-05 Semitool, Inc. Side-specific cleaning method and apparatus
DE10215960A1 (de) * 2002-04-11 2002-10-17 Wacker Siltronic Halbleitermat Verfahren zur Herstellung von Halbleiterscheiben
US7350315B2 (en) * 2003-12-22 2008-04-01 Lam Research Corporation Edge wheel dry manifold
WO2006014317A2 (en) * 2004-07-02 2006-02-09 Phase Shift Technology, Inc. Method, system, and software for evaluating characteristics of a surface with reference to its edge
US7193295B2 (en) * 2004-08-20 2007-03-20 Semitool, Inc. Process and apparatus for thinning a semiconductor workpiece
US7288489B2 (en) * 2004-08-20 2007-10-30 Semitool, Inc. Process for thinning a semiconductor workpiece
US7354649B2 (en) * 2004-08-20 2008-04-08 Semitool, Inc. Semiconductor workpiece
US20060046499A1 (en) * 2004-08-20 2006-03-02 Dolechek Kert L Apparatus for use in thinning a semiconductor workpiece
US20080293253A1 (en) * 2004-12-03 2008-11-27 Herman Itzkowitz Wet etching of the edge and bevel of a silicon wafer
JP4417893B2 (ja) 2005-08-10 2010-02-17 芝浦メカトロニクス株式会社 粘着性テープの貼着装置及び貼着方法

Also Published As

Publication number Publication date
US20040222416A1 (en) 2004-11-11
DE10302611B4 (de) 2011-07-07
KR100677734B1 (ko) 2007-02-05
TWI248641B (en) 2006-02-01
KR20040067899A (ko) 2004-07-30
TW200414341A (en) 2004-08-01
CN1518069A (zh) 2004-08-04
US7972963B2 (en) 2011-07-05
KR20060024825A (ko) 2006-03-17
US20080057714A1 (en) 2008-03-06
CN1303653C (zh) 2007-03-07
JP2004228586A (ja) 2004-08-12
DE10302611A1 (de) 2004-08-05

Similar Documents

Publication Publication Date Title
KR100664603B1 (ko) 연마 반도체 웨이퍼 및 그의 제조방법
KR101432863B1 (ko) 연마 반도체 웨이퍼 제조 방법
KR102120495B1 (ko) 반도체 웨이퍼의 제조 방법
EP3387667B1 (de) Monokristalline halbleiterscheibe und verfahren zur herstellung einer halbleiterscheibe
DE102012214817B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
EP2530704B1 (en) Method for manufacturing bonded wafer
DE102016222005B4 (de) Verfahren der Fertigung einer Halbleitervorrichtung
JPH02275613A (ja) 半導体シリコンウェーハおよびその製造方法
JPH11135464A (ja) 半導体ウェハの製造方法
JPH0624200B2 (ja) 半導体デバイス用基板の加工方法
CN103870813A (zh) 指纹传感器和电子设备
CN101226904B (zh) 具有不对称边缘轮廓的硅片及其制造方法
KR19990087978A (ko) 매우평탄한실리콘반도체웨이퍼및반도체웨이퍼의제조방법
CN104070034A (zh) 玻璃基板的制造方法及显示器用玻璃基板的制造方法
JP3943869B2 (ja) 半導体ウエーハの加工方法および半導体ウエーハ
EP0813931B1 (en) Method of manufacturing semiconductor wafer
DE112013007641B4 (de) Verfahren zum Herstellen einer Halbleiteranordnung
CN112670207B (zh) 晶边处理设备及待处理晶圆结构的处理方法
KR102443795B1 (ko) 초박형 글라스의 가공 방법
DE10220647C1 (de) Verfahren zur Formgebung eines Randbereiches eines Wafers
JP7131724B1 (ja) 半導体ウェーハの製造方法
TW202113953A (zh) 貼合晶圓以及使用了貼合晶圓的層疊晶圓的製造方法
CN116246940A (zh) 晶圆处理方法及其系统
CN111993295A (zh) 一种带有一粗四精沟槽的砂轮及其应用
KR20170009258A (ko) 웨이퍼의 노치 연삭 장치

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121213

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131220

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141218

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151217

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20181213

Year of fee payment: 13