DE2906470A1 - Halbleitersubstrat und verfahren zu seiner herstellung - Google Patents

Halbleitersubstrat und verfahren zu seiner herstellung

Info

Publication number
DE2906470A1
DE2906470A1 DE19792906470 DE2906470A DE2906470A1 DE 2906470 A1 DE2906470 A1 DE 2906470A1 DE 19792906470 DE19792906470 DE 19792906470 DE 2906470 A DE2906470 A DE 2906470A DE 2906470 A1 DE2906470 A1 DE 2906470A1
Authority
DE
Germany
Prior art keywords
semiconductor substrate
semiconductor
damaged layer
grinding
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19792906470
Other languages
English (en)
Inventor
Shigeru Aoki
Shigeo Kato
Michiyoshi Maki
Masahiko Ogirima
Yukio Takano
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE2906470A1 publication Critical patent/DE2906470A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/061—Gettering-armorphous layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/974—Substrate surface preparation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31—Surface property or characteristic of web, sheet or block

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Weting (AREA)

Description

Beschreibung
Die Erfindung bezieht sich auf ein Halbleitersubstrat und ein Verfahren zu seiner Herstellung.
Im folgenden wird mater einem Halbleitersubstrat allgemein ein Halbleiterplättchen verstanden, das aus einem stabförmigen Halbleiterkristall herausgeschnitten worden ist, ferner ein Halbleitersubstrat, das eine Unterlage für eine einzige Halbleitervorrichtung bildet, oder ein integrierter Halbleite rs chaltkr eis o.dgl., wobei das Plättchen nach der Herstellung von Halbleitervorrichtungen, bei der natürlich auch auf dem Plättchen eine epitaxiale Schicht erzeugt worden ist, woraufhin in der epitaxialen Schicht Halbleitervorrichtungen gebildet worden sind, in sog. Chips oder dgl. zerlegt wird.
Die aus Silizium o.dgl. bestehenden epitaxialen Schichten iveisen gewöhnlich unzulängliche Kristalleigenschaften auf, die einen Hauptgrund für eine Verringerung der Ausbeute bei der Herstellung von Halbleitervorrichtung bilden. Um die Anzahl der Kristalldefekte in der epitaxialen Schicht zu verringern und eine hohe Kristallqualität zu erreichen, ist es erforderlich, die Verunreinigung nit aus der Umgebung stammenden schweren Metallen zu verringern, wobei diese Verunreinigungen z.B. aus einem mit Gasen arbeitenden System stammen, und zu diesem Zweck für das Substrat ein Halbleitermaterial wie Silizium zu verwenden, bei dem die Anzahl der Kristalldefekte, niedrig ist. Ferner ist hierbei der Getterungsprozeß von Bedeutung, mittels dessen schwere Metalle oder Kristalldefekte, die ursprünglich innerhalb des Substrats vorhanden sind, auf einem Teil gesammelt werden, der nicht zur Herstellung einer Halbleitervorrichtung verwendet wird, z.B. auf der Rückseite des Substrats.
909834/0830
29Ö647Q
Die Getteruug wird gewöhnlich unter Anwendung eines von mehreren gebräuchlichen Verfahren durchgeführt; bei einem ersten Verfahren wird eine Verunreinigung in die Rückseite eines Plättchens eindiffundiert; bei einem zweiten Verfahren wird durch Implantieren mit hoher Dichte eine Kristalldefektschicht von hoher Dichte erzeugt; bei einem dritten Verfahren wird auf der Rückseite eine beschädigte Schicht durch eine mechanische Bearbeitung erzeugt, z.B. durch Läppen o.dgl. Da jedoch die beiden zuerst genannten Verfahren bei der Herstellung von Halbleitervorrichtungen erst nach der Beschaffung der Halbleiterplättchen aus Silizium o.dgl. durchgeführt werden, muß ein zusätzlicher Verfahrensschritt durchgeführt werden, wodurch sich die Kosten erhöhen. Bei <Leni dritten Verfahren ergibt sich der Nachteil, daß es schwierig ist, bei der beschädigten Schicht die gewünschte Dicke zu erreichen, und daß die beschädigte Schicht bei der Durchführung einer Wärmebehandlung während der Herstellung der Halbleitervorrichtung zum größten Teil verschwindet, so daß sich nur eine geringe Getterungswirkuiig erzielen läßt.
Der Erfindung liegt die Aufgabe zugrunde, die vorstehend genannten Nachteile zu vermeiden und ein Halbleitersubstrat zu schaffen, das auf seiner Rückseite mit einer beschädigten Schicht von vorbestimmter Dicke versehen ist, die geeignet ist, eine starke Getterungswirlcung hervorzurufen; ferner soll ein Verfahren zum Herstellen eines solchen Halbleitersubstrats geschaffen werden.
Gemäß der Erfindung ist diese Aufgabe durch die Schaffung eines Verfahrens zum Herstellen eines Einkristallplättchens aus Silizium o.dgl. gelöst worden, bei dem vor dem Polieren die Rückseite eines Siliziumplättchens geschliffen wird, so daß eine beschädigte Schicht entsteht, v/o rauf hin das Siliziuraplättchen ggf. chemisch geätzt wird, und woraufhin auf dor Rückseite ggf. mit Hilfe einer thermischen Oxidation ein Oxidationsfilm erzeugt wird.
909834/0830
2306470
Ein Ausführurigsbeispiel der* Erfindung wird im folgenden
anhand sehr?raatiseher Zeichnlangen näher erläutert. Es zeigt:
Fig. 1 ein Fließbild eines erfindungsgemäßen Verfahrens zum Herstellen sines Siliziumplättchens;
Fig. 2 eine Schrägansicht einer Flächenschleifvorrichtung;
Fig. 3 ein Fließbild eines Versuchsverfahrens zur Erläuterung einer Wirkung der Erfindung;
Fig. 4 eine graphische Darstellung der Ergebnisse des Versuchs zur Erläuterung der Wirkung der Erfindung;
Fig. 5 eine Darstellung zur Erläuterung eines Verlagerungsvorgangs, der eich abspielt, wenn eine geschliffene beschädigte Fläche einer Wärmebehandlung unterzogen wird;
Fig. 6 eine graphische Darstellung der Beziehung zwischen der Tiefe der Verlagerung bei der beschädigten Schicht infolge der Wärmebehandlung und der Dicke der beschädigten Schicht;
Fig. 7 eine graphische Darstellung der Beziehung zwischen der Krümmung eines Siliziurnplättchens mit einer geschliffenen beschädigten Schicht und dem Einfluß verschiedener Behandlungsverfahren;
Fig. Sa und 8b jeweils eine Darstellung der Ergebnisse von Dickenmesnungen an einer geschliffenen beschädigten Schicht; und
Fig. 9 eine graphische Darstellung der Beziehung zwischen der Dicke einer geschliffenen beschädigten Schicht und der Korngröße.
909834/0830
290647Q
Bei dem erfindungsgemäßen Verfahren zur.: Herstellen eines Halbleitersubstrats-mit einer durch einen SchleifVorgang erzeugten beschädigten Fläche aiif seiner Rückseite wird vor dem Polieren eines Plättchens aus einem Silizium-Einkristall o.dgl. die Rückseite des Plättchens geschliffen, um eine beschädigte Schicht zu erzeugen? dann wird das Siliziumplättchen chemisch geätzt, wenn dies erwünscht istr und ggf. wird auf der Rückseite mittels einer thermischen Oxidation ein Oxidfilm erzeugt.
Fig. 1 2;eigt in einem Fließbild ein Beispiel für ein solches Verfahren. Gemäß Fig. 1 wurden nach dem Zuschneiden eines Plättchens aus einem stabförmigen Siliziumkristall zum Zweck des Entfernens der bei dem Schneidvorgang entstandenen beschädigten Schichten in einem ersten Arbeitsschritt beide Hauptflächen des Plättchens geätzt; in einem zweiten Arbeitsschritt wurden diese Flächen mit einem Schleifmittel geläppt, um wellenförmige Unregelmäßigkeiten des Plättchens zu beseitigen; in einem dritten Arbeitaschritt wurden beide mit den geläppten beschädigten Schichten versehenen Flächen mit dem gleichen Ätzmittel behandelt, wie bei dem ersten Arbeitsschritt; in einem vierten Arbeitsschritt wurde die Rückseite des Plättchens geschliffen, um eine beschädigte Schicht zu erzeugen; in einem fünften Arbeitsschritt wurden beide Flächen erneut geätzt; in einem sechsten Arbeitsschritt wurden beide Flächen des Plättchens einer thermischen Oxidationsbehandlung unterzogen, und in einem siebten Arbe its schritt wurde die Vorderseite des Plättchens auf Hochglanz poliert, um das Substrat fertigzustellen. :
Zum Schleifen wurde das Plan- oder Flächenschleifverfahren angewendet. Fig. 2 zeigt in einer Schrägansicht ein Beispiel für eine geeignete Schleifvorrichtung, Eine Schleifscheibe 1 wird mit hoher Drehzahl angetrieben, und gleichzeitig werden mehrere auf einem Drehtisch 2 befestigte Plättchen 3 gedreht,
909834/0830
so daß die Oberflächenschichten der Plättchen durch die Schleifscheibe in Form feiner Späne abgetragen werden. In der folgenden Tabelle sind Angaben über die Schleifbedingungen zusammengestellt.
Schleifscheibe Durchmesser: 250 mm, Breite: 20 mm, ·
Drehzahl: 2000/min
Korngröße " Nr. 400, Nr. 800, Nr. 1000, Nr. 1200
Materialabnahme 30 um
Schleiftiefe normal - 3 wm/1 Durchgang
Tischvorschub 75 mm/min
Tischdrehzahl 20/min
In der vorstehenden Tabelle bezeichnet z.B. die Angabe Nr. die Korngröße nach der entsprechenden japanischen Industrienorm; diese Korngröße entsprechend einem Sieb mit 157 Maschen/cm in beüen Richtungen. Die Erfindung beschränkt sich jedoch nicht auf die Anwendung des vorstehend beschriebenen Schleifverfahrens .
Auf der Vorderseite des Siliziumplättchens-, dessen Rückseite geschliffen worden war, wurde eine epitaxiale Schicht gezüchtet, und die Getterungswirkung einer geschliffenen beschädigten Schicht auf kleine Defekte wurde untersucht..
Fig. 3 veranschaulicht ein bei dieser Untersuchung angewendetes Meßverfahren. Mit Hilfe des erfindungsgemäßen Verfahrens wurde als Probestück ein Siliziumplättchen 11 hergestellt, wobei die beschädigte Schicht eine unterschiedliche Dicke hatte;
909834/08 3 0
dieses Plättchan wies eine auf Hochglanz polierte Fläche 12 land eine geschliffene Fläche 13 auf. Bei eines ersten Arbeitsschritt wurde ein Teil 14 der geschliffenen beschädigten Fläche durch Ätzen entfernt; in einem zweiten Arbeitsschritt wurde auf der auf Hochglanz polierten Fläche eine epitaxiaie Schicht 15 gezüchtet; in einem dritten Arbeitsschritt wurden beide Flächen des Plättchens einer Oxidationsbehandlung unterzogen, und in einem vierten Arbeitsschritt wurde die Anzahl der in der epitaxialen Schicht entstandenen Eristalldefekte mit Hilfe des Ätzverfahrens gemessen.
Bei der Harstellung des vorstehend beschriebenen Siliziumplättchens nach dem erfindungsgemäßeη Verfahren wurden nach dem Zuschneiden eines Plättchens mit einer Dicke von 500 Mikrometer aus einem stabförmigen Siliziumkristall in einem ersten Arbeitsschritt beide Flächen mit einem Gemisch aus Salpetersäure, Fluorsäure und Eisessigsäure geätzt, um die beim Zuschneiden des Plättchens entstandenen beschädigten Schichten zu entfernen; beim zweiten Arbeitsschritt wurden beide Flächen mit einem Schleifmittel geläppt, dessen Korngröße etwa 470 Maschen/cm entsprach, um jede Welligkeit des Plättchens zu beseitigen; bei dem dritten Arbeitsschritt wurden die geläppten beschädigten Flächen auf beiden Seiten des Plättchens mit dem vorstehend genannten Ätzmittel geätzt; beim vierten Arbeitsschritt wurde die Rückseite des Plättchens um 10 Mikrometer abgeschliffen; beim fünften Arbeitsschritt wurden beide Flächen mit einem alkalischen Ätzmittel um 0,5 Mikrometer abgeätzt; beim sechsten Arbeitsschritt wurden beide Flächen des Plättchens zum Zweck des Oxidierens einer Wärmebehandlung von SO min Dauer bei 10000C unterzogen, und beim siebten Arbeitsschritt wurde die Vorderseite des Plättchens auf Hochglanz poliert.
Zum Züchten der epitaxialen Schicht wurde das chemische Aufdampfverfahren unter Verwendung von SiCl^ angewendet; hierbei
909834/0830
betrug die Temperatur 115Q°C, und der epitaxiale Film hatte eine Stärke von 2 Mikrometer. Die oxidierende Wärmebehandlung wurde bei 11üO°C bei einer Dauer von 2 Std. in einer feuchten Atmosphäre durchgeführt. Zum Ätzen zum Zweck des Nachweises der Kristalldefekte wurde das Ätzmittel nach Sirtl verwendet (Geraisch, aus 50 g CrO-r, 100 era' HF und 100 cm5 H2O); die Ätzzeit betrug 90 see.
Fig. 4 ermöglicht einen Vergleich der Defektdichte a der epitaxialen Schicht auf derjenigen Fläche auf der* Rückseite des Plättoheris, auf der die geschliffene beschädigte Schicht vorhanden war, mit der Defektdichte b der epitaxialen Schicht auf der Fläche, wo die geschliffene beschädigte Schicht geätzt worden war. In der epitaxialen Schicht erscheint eine große Zahl von Kristalldefekten dort, v/o die geschliffene beschädigte Schicht auf der Rückseite entfernt v/orden war, während die Defektdichte dort, wo die geschliffene beschädigte Schicht vorhanden war, niedriger ist als im ersteren Fall. Die Verringerung der Defektdichte nimmt mit zunehmender Dicke der beschädigten Schicht zu. Beträgt die Stärke der beschädigten Schicht weniger als 2 Mikrometer, ist d.ie auf die beschädigte Schicht zurückzuführende Getterungswirkung gering, und es ergibt sich nahezu kein Unterschied bezüglich der Defektdichte zwischen der Fläche, wo die geschliffene beschädigte Schicht auf der Rückseite vorhanden war, und der Fläche, wo die beschädigte Schicht von der Rückseite entfernt worden war.
Somit soll die Stärke der durch Schleifen erzeugten beschädigten Schicht vorzugsweise 2 Mikrometer oder mehr betragen.
Um eine Silizium-Halbleitervorrichtung herzustellen, werden bei hoher Temperatur eine Oxidations-Wärmebehandlung, das Züchten einer epitaxialen Schicht und das Eindiffundieren eines Störstoffs durchgeführt. Wird das Plättchen nach dem
909834/0B30
2806470
Schleifen einer Wärmebehandlung unterzogen, spielt sich an der beschädigten Schicht eine Verlagerung ab, wie es in Fig. 5 dargestellt ist." Gemäß Fig. 5 wurde ein Probestück 16 mit einem Schleifmittel mit einer Korngröße entsprechend 157 Maschen/cm geschliffen, um eine beschädigte Schicht 17 mit einer Stärke von 22 Mikrometer zu erhalten. Wurde das Probestück einer Wärmebehandlung bei 10000C in einer Sauerstoff atmosphäre von 10 min Dauer unterzogen, erschien eine Verlagerung 18.
Fig. 6 veranschaulicht die Beziehung zwischen der Tiefe der Verlagerung, die nach der 10 min dauernden Wärmebehandlung bei 10000C, und der Stärke der beschädigten Schicht vor der Durchführung der Wärmebehandlung, überschreitet die Dicke der beschädigten Schicht 15 Mikrometer, nimmt die Verlagerung plötzlich eine große Tiefe an, und es kann sogar eine Verlagerung auftreten, die sich von der Rückseite des Plättchens bis zur Vorderseite erstreckt. Ist eine Verlagerung im aktiven Bereich bzw. der aktiven Schicht in einer Tiefe in der Größenordnung von mehreren hundert A bis 10 Mikrometer von der Vorderseite der Vorrichtung vorhanden, treten nachteilige Wirkungen auf die elektrischen Eigenschaften eines Transistors, z.B. eine Durchbruchspannung In der Gegenrichtung auf. Daher soll die Dicke der durch Schleifen erzeugten beschädigten Schicht vorzugsweise 15 Mikrometer oder weniger betragen. Wird jedoch eine sehr dünne Schicht mit einer Stärke von etwa 0,5 Mikrometer durch Ätzen entfernt, kann man eine Dicke der durch Schleifen erzeugten beschädigten Schicht von 20 Mikrometer oder weniger vorsehen.
Ist eine geschliffene Schicht nur auf einer Seite des Plättchens vorhanden, nimmt das Plättchen eine starke Krümmung derart an, daß die geschliffene Fläche konvex ist. In Fig. 7 ist bei a die Beziehung zwischen der Krümmung des Plättchens und der Stärke der beschädigten Schicht dargestellt. Die starke
909834/0830
Krümmung des Plättchens führt zum Entstehen von Hissen während des Polierens auf Hochglanz sowie zu einer ungleichmäßi-. gen Dicke des Plättehens. Wird die beschädigte Fläche des geschliffenen Plättchens um 0,5 Mikrometer abgeätzt, nimnt die Krümmung in einem erheblichen Ausmaß ab, wie es in Fig. 7 bei b dargestellt ist. Wird das Plättchen außerdem einer thermischen Oxidation bei 1000°C während einer Zeit von 80 min unterzogen, nachdem das Ätzen erfolgt ist, geht die Krümmung des Plättchens nahezu auf Null zurück, wie es in Fig. 7 bei c gezeigt ist.
Wenn die eine Fläche eines Plättchens, dessen Krümmung mit Hilfe des soeben beschriebenen Verfahrens verringert worden v/ar, auf Hochglanz poliert wurde, ging die Anzahl der Risse und der wellenförmigen Unregelmäßigkeiten im Vergleich su einem Plättchen erheblich zurück, das unmittelbar nach dem Schleifen auf Hochglanz poliert wurde.
Selbst wenn die Wärmebehandlung unmittelbar nach dem Schleifen durchgeführt wird, geht die Krümmung nahezu auf Null zurück. Jedoch können Fremdstoffe, z.B. Siliziumrückstände, die in die zu behandelnde Fläche eingedrungen sind, während der Wärmebehandlung zerstreut werden, so daß sie eine Verunreinigung des Kristalls bewirken. Daher ist es zweckmäßig, die zu behandelnde Fläche vor der Wärmebehandlung zu ätzen.
Gemäß der Erfindung wurde die Stärke der durch Schleifen hergestellten beschädigten Fläche mit Hilfe des nachstehend beschriebenen Verfahrens gemessen.
Die Oberflächenschicht eines zu schleifenden Siliziumplättchens wurde schrittweise geätzt, wobei als Ätzmittel ein Gemisch aus Salpetersäure und Fluorwasserstoffsäure im Verhältnis von z.B. 20:1 verwendet wurde, und die Tiefe, bei der die Kristalldefekte verschwanden, wurde mit Hilfe des Röntgenstrahlen-Topographleverfahrens ermittelt, das es somit ermöglichte,
9 09834/0830
die Stärke der* beschädigten Schicht zu messen, Fig. 8a und 8b zeigen ein Beispiel für die Ergebnisse der Dickenmessung bei einer beschädigten Schicht eines Plattehens. In Fig. 8a ist ein Schnitt des Plättchens dargestellt, und in Fig. 8b sind Zahlenwerfce für die Stärke der weggeätzten Teile bei mehreren Stufen angegeben. Zum Schleifen wurde eine Schleifscheibe mit einer Korngröße entsprechend 157 Maschen/cm verwendet. Wenn die geschliffene Fläche gemäß Fig. 8b um 22 Mikrometer abgeätzt wurde, wurde die beschädigte Schicht 19 vollständig entfernt, und bei der röntgentopographischen Untersuchung des Probestücks verschwand das schraffierte Bild der Kristalldefekte» Hierdurch gewann man Kenntnis davon, daß die Stärke der beschädigten Schicht in diesem Fall 22 Mikrometer betrug. Somit gibt die erfindungsgemäß ermittelte Stärke der beschädigten Schicht die Tiefe an, in welcher das von der beschädigten Schicht herrührende Defektbild verschwindet.
Fig. 9 veranschaulicht die Beziehung zwischen der mit Hilfe des beschriebenen Verfahrens gemessenen Stärke einer beschädigten Schicht und der Korngröße der Schleifscheibe. Die »Stärke der beschädigten Schicht nimmt mit der Korngröße zu. Außerdem richtet sich die Stärke der beschädigten Schicht nach der Flächenorientierung des Siliziumplättchens. Die Stärke a der beschädigten Schicht eines Plättchens mit der Flächenorientierung 111 entspricht dem 0,8-fachen der Stärke b bei einem Plättchen mit der Flächenorientierung 100.
Wie vorstehend beschrieben, wird gemäß der Erfindung beim Herstellen eines Siliziurn-Einkristallplättchens o.dgl. vor dem Polieren auf Hochglanz die Rückseite eines Siliziuraylättchens geschliffen, um eine beschädigte Schicht zu erzeugen, deren Stärke im Bereich von 2 bis 20 Mikrometer und vorzugsweise zwischen 2 und 15 Mikrometer liegt, woraufhin das SiIiziumplättchen chemisch geätzt wird, und woraufhin auf der Rückseite des Platt ehe ns durch eine thermische Oxidation ein Oi:id-
909834/0830
film erzeugt wird, so daß man ein Halbleitersubstrat mit einer intensiven Getterungswirkung erhält.
Je nach den bei einer Halbleitervorrichtung erwünschten Eigenschaften kann man bei dem erfindungsgemäßen Verfahren nach Fig. 1 nach dom Schleifen entweder das Ätzen der geschliffenen Fläche oder die Wärmebehandlung des Plättchens oder beide Arbeitsschritte fortlassen.
Die Erfindung beschränkt sich nicht auf die heschrlebenen Ausführungsbeispiele, die genannten Ätzmittel und die bezüglich der ¥ärmebehandlungstemperatur, der Vlarmebehandlungsdauer usw. genannten Zahlenwerte und auch nicht auf die Bedingungen, unter dexien der Schleifvorgang dxirchgeführt wird; vielmehr sind die verschiedensten Abänderungen im Hinblick auf die erforderlichen Eigenschaften der herzustellenden Halbleitervorrichtungen möglich.
909834/0830

Claims (16)

  1. .>atEn,*m*ältE 280S470
    SCHIFF ν. FÜNER STHEHU SCHÜ3EL-HOPF EBBIN6HAUS FINCK
    MArüAHILFHLATZ "2 & 3, MÖNCHEN 90 POSTAOPeSS=: POSTFACH 93 Of SO, 0-8000 MÜNCHEN
    HITACHI, LTD. 20. Februar 19 79
    DEA-5813
    Halbleitersubstrat und Verfahren zu seiner Herstellung
    A H SPRÜCHE
    M- ; Halbleitersubstrat, gekennze lehnet durch eine durch einen Schleifvorgang erzeugte beschädigte Schicht auf seiner Rückseite.
  2. 2. Halbleitersubstrat nach Anspruch 1, dadurch gekennzeichnet, daß das Halbleitersubstrat aus einem Silizium-Einkristall besteht.
  3. 3. Halbleitersubstrat nach Anspruch 2, dadurch gekennzeichnet, daß es sich um ein Halbleiterplättchsn handelt, das durch Zuschneiden eines stabförmigen Kristalls in die Form eines Plättchens gebracht worden ist.
  4. 4. Halbleitersubstrat nach Anspruch 1, 2 oder 3, dadurcä gekeiinaexc)"!«':, do.3 auf daia Substrat eine opitaxiale Ilalbleitarwachstumsschicht vorhanden ist.
  5. 5· Halbleitersubstrat nach Anspruch 1, dadurch gekennzeichnet, daf3 es sich ^πn ein Substrat für Halbleitervorrichtungen handelt, auf dem mindestens eine Halbleitervorrichtung angeordnet ist.
  6. 6.. Halbleitersubstrat nach einem der Ansprüche 1 , 2, 3 und 5, dadurch gekennzeichnet, daß die beschädigte Schicht auf der Rückseite eine Stärke von 2 bis 20 Mikrometer hat.
  7. 7· Halbleiter nach einem der Ansprüche 2, 3 und 5, dadurch gekennzeichnet, daß auf der beschädigten Schicht eine Siliziumoxidschicht vorhanden ist.
  8. 8. Halbleitersubstrat nach einem der Ansprüche 1,2, 3 und 5> dadurch gekennzeichnet, daß die beschädigte Schicht eine von der Rückseite des Substrats aus gemessene Dicke von 2 bis 15 Mikrometer hat.
  9. 9. Verfahren zum Herstellen eines Halbleitersubstrats, dadurch gekennzeichnet , daß aus einem stabförmigen Blalbleiterkristall ein Plättchen zugeschnitten wird, ura ein Halblelterplättchen bereitzustellen, daß die Rückseite des Ilalbleiterplättchen geschliffen v/ird, um auf der Rückseite eine beschädigte Schicht zu erzeugen, daß die geschliffene Fläche geätzt wird, daß das Ilalbleiterplättchen einer Wärmebehandlung unterzogen wird, und daß die Vorderseite des Halbleite rplättchens auf Hochglanz poliert wird.
  10. 10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß mindestens einer der beiden Schritte zum Ätzen der ge-
    BAD ORIGINAL
    schliffenen Fläche und zum Durchführen einer Wärmebehandlung bei dem Halbleiterplättchen nach dem Schleifen fortgelassen wird.
  11. 11. Verfahren nach Anspruch 9 oder 10, dadurch gekennzeichnet, daß als Halbleitersubstrat ein Substrat in. Form eines Silizium-Einkristalls verwendet wird.
  12. 12. Verfahren nach einem der Ansprüche 9 bis 11, dadurch gekennzeichnet, daß das Halbleitersubstrat mit einer epitaxialen Halbleiterwachstiüisschicht versehen, wird.
  13. 13. Verfahren nach einem der Ansprüche 9 "bis 11, dadurch gekennzeichnet, daß das Halbleitersubstrat mit mindestens einer Halbleitervorrichtung versehen wird.
  14. 14. Verfahren nach einem der Ansprüche 9 bis 11, dadurch gekennzeichnet, daß durch das Schleifen auf der Rückseite des Halbleitersubstrats eine beschädigte Schicht mit einer Dicke von 2 bis 20 Mikrometer erzeugt wird.
  15. 15. Verfahren nach einem der Ansprüche 9 "bis 11, dadurch gekennzeichnet, daß durch das Schleifen auf der Rückseite des Halbleitersubstrats eine beschädigte Schicht mit einer Dicke von 2 bis 15 Mikrometer erzeugt wird.
  16. 16. Verfahren nach einem der Ansprüche 9 "bis 11, dadurch gekennzeichnet, daß das Schleifen unter Verwendung eines Schleif mediums durchgeführt wird, dessen Korngröße nicht kleiner ist, als es etwa 790 Maschen/cm entspricht.
    909-834/0830
DE19792906470 1978-02-20 1979-02-20 Halbleitersubstrat und verfahren zu seiner herstellung Withdrawn DE2906470A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1826078A JPS54110783A (en) 1978-02-20 1978-02-20 Semiconductor substrate and its manufacture

Publications (1)

Publication Number Publication Date
DE2906470A1 true DE2906470A1 (de) 1979-08-23

Family

ID=11966700

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19792906470 Withdrawn DE2906470A1 (de) 1978-02-20 1979-02-20 Halbleitersubstrat und verfahren zu seiner herstellung

Country Status (7)

Country Link
US (1) US4276114A (de)
JP (1) JPS54110783A (de)
CA (1) CA1121521A (de)
DE (1) DE2906470A1 (de)
FR (1) FR2417852A1 (de)
GB (1) GB2014790B (de)
NL (1) NL7901334A (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3043490A1 (de) * 1979-11-30 1981-06-19 General Electric Co., Schenectady, N.Y. Verfahren zum metallisieren eines halbleiterelements
DE102012202099A1 (de) 2012-02-13 2013-08-14 Siltronic Ag Verfahren zum Abkühlen von Scheiben aus Halbleitermaterial

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4321747A (en) * 1978-05-30 1982-03-30 Tokyo Shibaura Denki Kabushiki Kaisha Method of manufacturing a solid-state image sensing device
JPS5655052A (en) * 1979-10-11 1981-05-15 Nippon Telegr & Teleph Corp <Ntt> Mechanical and chemical polishing
JPS56173527U (de) * 1980-05-23 1981-12-22
US4390392A (en) * 1980-09-16 1983-06-28 Texas Instruments Incorporated Method for removal of minute physical damage to silicon wafers by employing laser annealing
JPS57115824A (en) * 1981-01-10 1982-07-19 Nec Home Electronics Ltd Removing epitaxial layer mound
DE3148957C2 (de) * 1981-12-10 1987-01-02 Wacker-Chemitronic Gesellschaft für Elektronik-Grundstoffe mbH, 8263 Burghausen Verfahren zum Herstellen rückseitig oberflächengestörter Halbleiterscheiben
US4401505A (en) * 1982-03-31 1983-08-30 The United States Of America As Represented By The Administrator National Aeronautics And Space Administration Method of increasing minority carrier lifetime in silicon web or the like
JPS58191422A (ja) * 1982-05-04 1983-11-08 Nec Corp 半導体装置の製造方法
US4410395A (en) * 1982-05-10 1983-10-18 Fairchild Camera & Instrument Corporation Method of removing bulk impurities from semiconductor wafers
DE3246480A1 (de) * 1982-12-15 1984-06-20 Wacker-Chemitronic Gesellschaft für Elektronik-Grundstoffe mbH, 8263 Burghausen Verfahren zur herstellung von halbleiterscheiben mit getternder scheibenrueckseite
US4631804A (en) * 1984-12-10 1986-12-30 At&T Bell Laboratories Technique for reducing substrate warpage springback using a polysilicon subsurface strained layer
JPS6296400A (ja) * 1985-10-23 1987-05-02 Mitsubishi Metal Corp ウエハの製造方法
DE3737815A1 (de) * 1987-11-06 1989-05-18 Wacker Chemitronic Siliciumscheiben zur erzeugung von oxidschichten hoher durchschlagsfestigkeit und verfahren zur ihrer herstellung
JPH06103678B2 (ja) * 1987-11-28 1994-12-14 株式会社東芝 半導体基板の加工方法
US4878988A (en) * 1988-10-03 1989-11-07 Motorola, Inc. Gettering process for semiconductor wafers
JPH03116820A (ja) * 1989-09-29 1991-05-17 Shin Etsu Handotai Co Ltd ミスフィット転位制御方法
JPH0817163B2 (ja) * 1990-04-12 1996-02-21 株式会社東芝 エピタキシャルウェーハの製造方法
JP2575545B2 (ja) * 1990-07-05 1997-01-29 株式会社東芝 半導体装置の製造方法
JP2763204B2 (ja) * 1991-02-21 1998-06-11 株式会社東芝 半導体基板及びその製造方法
JPH08760B2 (ja) * 1991-03-14 1996-01-10 信越半導体株式会社 シリコンウェーハの品質検査方法
JP2853506B2 (ja) * 1993-03-24 1999-02-03 信越半導体株式会社 ウエーハの製造方法
JP2894153B2 (ja) * 1993-05-27 1999-05-24 信越半導体株式会社 シリコンウエーハの製造方法、およびその装置
JP2910507B2 (ja) * 1993-06-08 1999-06-23 信越半導体株式会社 半導体ウエーハの製造方法
US5733175A (en) * 1994-04-25 1998-03-31 Leach; Michael A. Polishing a workpiece using equal velocity at all points overlapping a polisher
US5622875A (en) * 1994-05-06 1997-04-22 Kobe Precision, Inc. Method for reclaiming substrate from semiconductor wafers
US5607341A (en) * 1994-08-08 1997-03-04 Leach; Michael A. Method and structure for polishing a wafer during manufacture of integrated circuits
US5635414A (en) * 1995-03-28 1997-06-03 Zakaluk; Gregory Low cost method of fabricating shallow junction, Schottky semiconductor devices
JP3534207B2 (ja) * 1995-05-16 2004-06-07 コマツ電子金属株式会社 半導体ウェーハの製造方法
JP3134719B2 (ja) * 1995-06-23 2001-02-13 信越半導体株式会社 半導体ウェーハ研磨用研磨剤及び研磨方法
JPH0945643A (ja) * 1995-07-31 1997-02-14 Komatsu Electron Metals Co Ltd 半導体ウェハ及びその製造方法
JP3534213B2 (ja) * 1995-09-30 2004-06-07 コマツ電子金属株式会社 半導体ウェハの製造方法
US5855735A (en) * 1995-10-03 1999-01-05 Kobe Precision, Inc. Process for recovering substrates
JP3317330B2 (ja) * 1995-12-27 2002-08-26 信越半導体株式会社 半導体鏡面ウェーハの製造方法
JPH09270396A (ja) * 1996-03-29 1997-10-14 Komatsu Electron Metals Co Ltd 半導体ウェハの製法
US5821166A (en) * 1996-12-12 1998-10-13 Komatsu Electronic Metals Co., Ltd. Method of manufacturing semiconductor wafers
JP3620683B2 (ja) * 1996-12-27 2005-02-16 信越半導体株式会社 半導体ウエーハの製造方法
JP2001516145A (ja) * 1997-08-21 2001-09-25 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 半導体ウエハの加工方法
JPH11135474A (ja) * 1997-10-30 1999-05-21 Komatsu Electron Metals Co Ltd 半導体鏡面ウェハおよびその製造方法
US6214704B1 (en) 1998-12-16 2001-04-10 Memc Electronic Materials, Inc. Method of processing semiconductor wafers to build in back surface damage
JP2000260738A (ja) * 1999-03-10 2000-09-22 Hitachi Ltd 半導体基板の研削加工方法ならびに半導体装置および半導体装置の製造方法
WO2001034877A1 (en) * 1999-11-10 2001-05-17 Memc Electronic Materials, Inc. Alkaline etching solution and process for etching semiconductor wafers
US6257954B1 (en) 2000-02-23 2001-07-10 Memc Electronic Materials, Inc. Apparatus and process for high temperature wafer edge polishing
JP4575628B2 (ja) * 2001-08-23 2010-11-04 株式会社リコー 光偏向器及びその製造方法、光走査モジュール、光走査装置、画像形成装置、画像表示装置
US7593029B2 (en) 2001-08-20 2009-09-22 Ricoh Company, Ltd. Optical scanning device and image forming apparatus using the same
JP4544876B2 (ja) * 2003-02-25 2010-09-15 三洋電機株式会社 半導体装置の製造方法
US20050011860A1 (en) * 2003-07-15 2005-01-20 Masatoshi Ishii Substrate for magnetic recording medium, method for manufacturing the same and magnetic recording medium
JP4878738B2 (ja) * 2004-04-30 2012-02-15 株式会社ディスコ 半導体デバイスの加工方法
US20060194441A1 (en) * 2005-02-25 2006-08-31 Sakae Koyata Method for etching a silicon wafer and method for performing differentiation between the obverse and the reverse of a silicon wafer using the same method
JP4942329B2 (ja) * 2005-11-02 2012-05-30 信越ポリマー株式会社 半導体ウェーハの処理用治具及び半導体ウェーハの処理方法
US8261730B2 (en) * 2008-11-25 2012-09-11 Cambridge Energy Resources Inc In-situ wafer processing system and method
JP5287982B2 (ja) * 2009-04-13 2013-09-11 株式会社Ｓｕｍｃｏ シリコンエピタキシャルウェーハの製造方法
US8602845B2 (en) * 2011-09-23 2013-12-10 United Technologies Corporation Strengthening by machining
KR101347027B1 (ko) * 2012-03-21 2014-01-07 주식회사 케이엔제이 반도체 패키지 슬리밍장치 및 방법
JP6540430B2 (ja) * 2015-09-28 2019-07-10 東京エレクトロン株式会社 基板処理方法及び基板処理装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2460653A1 (de) * 1973-12-28 1975-07-10 Texas Instruments Inc Verfahren zum aetzen von silicium
DE2625438A1 (de) * 1976-06-05 1977-12-15 Ibm Halbleiterplaettchen mit defekten und verfahren zu seiner herstellung

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3041226A (en) * 1958-04-02 1962-06-26 Hughes Aircraft Co Method of preparing semiconductor crystals
US3009841A (en) * 1959-03-06 1961-11-21 Westinghouse Electric Corp Preparation of semiconductor devices having uniform junctions
NL271850A (de) * 1961-02-03
US3128213A (en) * 1961-07-20 1964-04-07 Int Rectifier Corp Method of making a semiconductor device
DE1216651B (de) * 1963-03-28 1966-05-12 Siemens Ag Verfahren zum polierenden Abtragen von einkristallinen Halbleiterkoerpern, insbesondere Halbleiterscheiben
US3342652A (en) * 1964-04-02 1967-09-19 Ibm Chemical polishing of a semi-conductor substrate
US3615955A (en) * 1969-02-28 1971-10-26 Ibm Method for polishing a silicon surface
US3888053A (en) * 1973-05-29 1975-06-10 Rca Corp Method of shaping semiconductor workpiece
JPS5028753A (de) * 1973-07-13 1975-03-24
JPS5051665A (de) * 1973-09-07 1975-05-08
US3905162A (en) * 1974-07-23 1975-09-16 Silicon Material Inc Method of preparing high yield semiconductor wafer
US3923567A (en) * 1974-08-09 1975-12-02 Silicon Materials Inc Method of reclaiming a semiconductor wafer
JPS51148355A (en) * 1975-06-14 1976-12-20 Fujitsu Ltd Single crystal semiconductor base plate
US3997368A (en) * 1975-06-24 1976-12-14 Bell Telephone Laboratories, Incorporated Elimination of stacking faults in silicon devices: a gettering process
DE2537464A1 (de) * 1975-08-22 1977-03-03 Wacker Chemitronic Verfahren zur entfernung spezifischer kristallbaufehler aus halbleiterscheiben
JPS5242366A (en) * 1975-09-30 1977-04-01 Sony Corp Method of preventing occurence of crystal defects of silicon wafers
JPS5242367A (en) * 1975-09-30 1977-04-01 Sony Corp Method of preventing occurence of crystal defects of silicon wafers
JPS52123169A (en) * 1976-04-07 1977-10-17 Ibm Method of making semiconductor devices using acoustic vibration
US4144099A (en) * 1977-10-31 1979-03-13 International Business Machines Corporation High performance silicon wafer and fabrication process

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2460653A1 (de) * 1973-12-28 1975-07-10 Texas Instruments Inc Verfahren zum aetzen von silicium
DE2625438A1 (de) * 1976-06-05 1977-12-15 Ibm Halbleiterplaettchen mit defekten und verfahren zu seiner herstellung

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
H.F. Hadamousky "Halbleiterwerkstoffe", Leipzig 1968, S. 210 u. 211 *
J. Wüstemjibe "Integrierte Halbleiter- schaltungen", Hamburg 1966, S. 53 bis 54, insbesondere Abschnitt 5.1.2 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3043490A1 (de) * 1979-11-30 1981-06-19 General Electric Co., Schenectady, N.Y. Verfahren zum metallisieren eines halbleiterelements
DE102012202099A1 (de) 2012-02-13 2013-08-14 Siltronic Ag Verfahren zum Abkühlen von Scheiben aus Halbleitermaterial
WO2013120696A1 (de) 2012-02-13 2013-08-22 Siltronic Ag Verfahren zum abkühlen von scheiben aus halbleitermaterial

Also Published As

Publication number Publication date
NL7901334A (nl) 1979-08-22
JPS54110783A (en) 1979-08-30
GB2014790B (en) 1982-06-16
FR2417852A1 (fr) 1979-09-14
US4276114A (en) 1981-06-30
FR2417852B1 (de) 1984-05-04
GB2014790A (en) 1979-08-30
CA1121521A (en) 1982-04-06

Similar Documents

Publication Publication Date Title
DE2906470A1 (de) Halbleitersubstrat und verfahren zu seiner herstellung
EP0001794B1 (de) Verfahren zum Herstellen einer gegetterten Halbleiterscheibe
DE69325325T2 (de) Verfahren zur Herstellung von Halbleiterscheiben
DE2839535C2 (de) Verfahren zur Herstellung eines Meßkörpers für Interferenzmessungen von Schichtdicken eines einkristallinen Körpers und Verwendung dieses Meßkörpers für die Herstellung eines Halbleiterkörpers
DE68911621T2 (de) Verfahren zum Herstellen einer Einrichtung.
DE69835469T2 (de) Verfahren zur Herstellung eines geklebten Substrates
DE68910368T2 (de) Verfahren zum Herstellen eines Halbleiterkörpers.
DE69410514T2 (de) Verfahren zum Herstellen von Halbleiterscheiben
DE69605867T2 (de) Verfahren zur Herstellung von Halbleiterscheiben mit spiegelglatter Oberfläche
DE19900091B4 (de) Verfahren zur Beseitigung von eingewachsenen Defekten, die bei der Siliciumwaferherstellung entstanden sind sowie Tempervorrichtung zur Durchführung des Verfahrens
DE69431385T2 (de) Verfahren zur Herstellung von Silizium-Halbleiterplättchen
DE69403698T2 (de) Verfahren zum Polieren/Planieren von Diamanten
EP0580162A1 (de) Halbleiterscheiben mit definiert geschliffener Verformung und Verfahren zu ihrer Herstellung
DE69510300T2 (de) Epitaktisches Plättchen und Verfahren zu seiner Herstellung
DE1621473B2 (de) Verfahren zum chemisch mechanischen polieren von silizium oberflaechen
DE69112545T2 (de) Verfahren zur Herstellung eines Halbleiterbauelementes.
DE68916393T2 (de) Verfahren zur Herstellung von ebenen Wafern.
DE2303798A1 (de) Verfahren zur herstellung von halbleiteranordnungen und durch dieses verfahren hergestellte halbleiteranordnungen
DE112017006401T5 (de) Verfahren zum polieren eines siliziumwafers und verfahren zum produzieren eines siliziumwafers
DE2007865C2 (de) Verfahren und Vorrichtung zum Polieren einer Siliciumoberfläche
DE3148957C2 (de) Verfahren zum Herstellen rückseitig oberflächengestörter Halbleiterscheiben
DE112015005348T5 (de) Siliziumkarbid-Substrat, Verfahren zur Herstellung desselben und Verfahren zur Hersteliung einer Siliziumkarbid-Halbleitervorrichtung
EP1146551A1 (de) Verfahren zur Überführung einer Rücklaufscheibe in eine Halbleiterscheibe
DE112019005268B4 (de) Verfahren zur herstellung eines lasermarkierten siliziumwafers und lasermarkierter siliziumwafer
EP0961314A1 (de) Hochebene Halbleiterscheibe aus Silicium und Verfahren zur Herstellung von Halbleiterscheiben

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
8128 New person/name/address of the agent

Representative=s name: STREHL, P., DIPL.-ING. DIPL.-WIRTSCH.-ING. SCHUEBE

8130 Withdrawal