DE69605867T2 - Verfahren zur Herstellung von Halbleiterscheiben mit spiegelglatter Oberfläche - Google Patents

Verfahren zur Herstellung von Halbleiterscheiben mit spiegelglatter Oberfläche

Info

Publication number
DE69605867T2
DE69605867T2 DE69605867T DE69605867T DE69605867T2 DE 69605867 T2 DE69605867 T2 DE 69605867T2 DE 69605867 T DE69605867 T DE 69605867T DE 69605867 T DE69605867 T DE 69605867T DE 69605867 T2 DE69605867 T2 DE 69605867T2
Authority
DE
Germany
Prior art keywords
wafer
polishing
mirror
double
wafers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69605867T
Other languages
English (en)
Other versions
DE69605867D1 (de
Inventor
Hideo Kudo
Hisashi Masumura
Kiyoshi Suzuki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Publication of DE69605867D1 publication Critical patent/DE69605867D1/de
Application granted granted Critical
Publication of DE69605867T2 publication Critical patent/DE69605867T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Description

    1. Sachgebiet der Erfindung:
  • Die vorliegende Erfindung bezieht sich auf ein Verfahren zum Herstellen von hochglänzenden Halbleiterwafern, insbesondere von hochglänzenden Einkristall-Siliziumwafern (nachfolgend zur Abkürzung als "hochglänzender Wafer" bezeichnet), die als Substrate zum Herstellen von Halbleitervorrichtungen dienen.
  • 2. Beschreibung des in Bezug stehenden Stands der Technik
  • Allgemein umfaßt, wie in Fig. 11 dargestellt ist, das Herstellverfahren für Halbleiterwafer einen scheibenmäßigen Unterteilungsschritt (A), um Wafer von einer dünnen Scheibenform durch scheibenmäßiges Unterteilen eines Einkristall-Blocks, der durch einen Ziehschritt unter Verwendung einer Kristallziehmaschine gebildet ist, zu erhalten; einen Abfasungsschritt (B), um einen Umfangskantenbereich des Wafers, der durch den scheibenmäßigen Unterteilungsschritt (A) erhalten ist, abzufasen, um ein Reißen oder einen Bruch des Wafers zu verhindern; einen Läppschritt (C), um die Oberfläche des abgefasten Wafers durch Läppen von diesem zu glätten; einen Ätzschritt (D), um eine Verarbeitungsdeformation des so abgefasten und geläppten Wafers zu entfernen; einen primären Hochglanzpoliervorgang (E1), um primär eine Seite des geätzten Wafers zu polieren, um eine primäre Hochglanzoberfläche des Wafers zu erhalten; einen abschließenden Hochglanzpolierschritt (F), um abschließend die Seite des so primären, hochglanzpolierten Wafers zu polieren, um eine abschließende Hochglanzoberfläche des Wafers zu erhalten; und einen Reinigungsschritt (G) zum Reinigen des abschließend hochglanzpolierten Wafers, um das Poliermittel oder Staubpartikel von seiner Oberfläche zu entfernen.
  • Das vorstehende, herkömmliche Verfahren zum Herstellen von Halbleiterwafern besitzt Probleme, wie beispielsweise Komplexität der Vorgänge und höhere Herstellkosten. Für den Ätzschritt (D) sind zwei Typen von Schritten vorhanden, das bedeutet ein Säureätzschritt unter Verwendung einer Säureätzlösung einer gemischten Säure oder dergleichen und ein alkalischer Ätzschritt unter Verwendung einer alkalischen Ätzlösung aus NaOH oder dergleichen. In dem Säureätzschritt wird, wie in Fig. 12 dargestellt ist, eine relativ hohe Ätzrate erhalten, und die Oberflächenrauhigkeit eines geätzten Wafers ist so fein, daß ein Zyklus der Rauhigkeit geringer als 10 um in der Frequenz ist, und ein P-V- (Peak zu Tal) Wert davon ist kleiner als 0,6 um. Andererseits ist in dem alkalischen Ätzschritt, wie in Fig. 13 dargestellt ist, die Oberflächenrauhigkeit eines geätzten Wafers so groß, daß ein Zyklus der Rauhigkeit in dem Bereich von 10 bis 20 um in der Frequenz liegt und ein P-V-Wert davon manchmal 1,5 um übersteigt.
  • Allerdings ist, in dem Halbleiterwafer, der durch die jeweiligen Schritte hergestellt ist, dargestellt in Fig. 11, das folgende Problem gesehen worden, da die Rückseite des geätzten Wafers verlorengeht, wenn zu der abschließenden Stufe geätzt wird.
  • Nachdem beide Seiten des Wafers in dem Ätzschritt geätzt sind, wird nur die Vorderseite des Wafers einer Hochglanzpolierung in dem nächsten Hochglanzpolierschritt unterworfen. Die polierte Vorderseite des Wafers wird nicht durch eine Vakuumspanneinrichtung gespannt und bringt deshalb kein Problem mit sich. Allerdings werden, wenn die Rückseite des geätzten Wafers durch eine solche Spanneinrichtung eingespannt wird, geätzte Bereiche, die noch an der Rückseite mit einer relativ großen Oberflächenrauhigkeit verbleiben, abplatzen oder gebrochen, um feinen Staub oder eine große Anzahl von feinen Partikeln zu erzeugen, aufgrund derer der Ertrag der Halbleitervorrichtungen herabgesetzt wird.
  • In dem Fall, daß der Grad einer Integration von Halbleitervorrichtungen in der Zukunft erhöht wird, wird die Erzeugung von feinem Staub oder Partikeln von der Rückseite des Wafers, wie dies vorstehend beschrieben ist, ein großes Problem werden, und demzufolge wird eine Hochglanzpolierung der Rückseite des Wafers erforderlich sein. Ein höheres Ebenheitsniveau des Wafers wird noch konsequenter als das derzeitige Niveau gefordert werden.
  • Wenn der Wafer einer Doppelseitenpolierung unterworfen wird, können sowohl die Vorder- als auch die Rückseite des Wafers simultan mit einem hohen Flachheitsgrad hochglanzpoliert werden.
  • "Applied Optics", Volume 33 (1994), Seiten 7945 bis 7954, offenbart ein Verfahren zum Herstellen eines hochglanzpolierten Halbleiterwafers, der einen Doppelseitenschleifschritt aufweist, der bei jeder der Oberflächen angewandt wird, bevor ein Doppelseitenpolierschritt auf jeder der Oberflächen durchgeführt wird. Sowohl die Rückseiten- als auch die Vorderseitenoberfläche werden in derselben Art und Weise behandelt.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • In Anbetracht der vorstehenden Probleme führten die vorliegenden Erfinder umfangreiche Untersuchungen durch, um ein neuartiges Verfahren zum Herstellen von hochglänzenden Halbleiterwafern zu schaffen, das einen doppelseitigen Polierschritt mit einem hohen Ebenheitsniveau und niedrigen Herstellkosten umfaßt. Die Untersuchungen führten zu dem Ergebnis, daß die vorliegende Erfindung erzielt wurde.
  • Es ist eine Aufgabe der vorliegenden Erfindung, ein neuartiges Verfahren zum Herstellen von hochglänzenden Halbleiterwafern zu schaffen, das für eine Waferverarbeitung zu einem höheren Flachheitsniveau geeignet ist, mit einer Unterdrückung von feinem Staub und Partikeln, die durch Abplatzen der Rückseite des Wafers hervorgerufen werden, um dadurch den Ertrag der Halbleitervorrichtungen zu erhöhen, mit einer höheren Produktivität aufgrund einer Vereinfachung von Vorgängen und mit einer Qualitätsverarbeitung mit niedrigeren Herstellkosten als herkömmliche Verfahren.
  • Die Aufgabe kann mit einem Verfahren zum Herstellen eines hochglänzenden Halbleiterwafers gelöst werden, das die Merkmale des Anspruchs 1 besitzt. Bevorzugte Ausführungsformen sind Gegenstand der Unteransprüche.
  • Die Poliermaterialwegnahme in dem doppelseitigen, primären Hochglanzpolierschritt beträgt vorzugsweise mindestens 60 um, bevorzugter mindestens 80 um.
  • Ein Ebenheitsniveau eines in Scheiben unterteilten Wafers, der in einem herkömmlichen Unterteilungsschritt erhalten ist, beträgt 10-20 um in TTV (Total Thickness Variation, Gesamt-Dicken-Variation), das bedeutet eine Differenz zwischen der maximalen Dicke und der minimalen Dicke auf der gesamten Oberfläche des Wafers, und weiterhin besitzt der in Scheiben unterteilte Wafer eine Verarbeitungsbeschädigung in einer Tiefe auf einer einzelnen Seite von maximal 30 um. Der scheibenmäßige Unterteilungsschritt gibt einem Wafer eine Deformation, die als "Wellungen (Welligkeit)" bezeichnet wird, die als Oberflächenunregelmäßigkeiten erscheinen, die eine Periodizität von einigen Millimetern bis einigen zehn Millimetern haben. Die Erfinder haben allerdings herausgefunden, daß das Doppelseitenpolieren des in Scheiben unterteilten und gefasten Wafers mit einem Hartpolierkissen, das eine Härte von mindestens 80 (Asker C-Skala) besitzt, dem Wafer eine äußerst ausgezeichnete Flachheit mit einem Poliermaterialabtrag auf einer einzelnen Seite, die mindestens 80 um beträgt, verleihen kann, und eine deformierte Schicht und Oberflächenunregelmäßigkeit, die durch den scheibenmäßigen Unterteilungsvorgang verursacht sind, entfernen kann.
  • In dem herkömmlichen Waferherstellverfahren wird ein Läppschritt ausgeführt, um die Prozeßbeschädigung zu entfernen und um die sehr schlechte Flachheit bzw. Ebenheit (TTV) des Wafers, die in dem scheibenmäßigen Unterteilungsschritt eingebracht wird, zu beseitigen. Der herkömmliche Läppschritt kann allerdings nicht die Wellungen des Wafers entfernen. Der Läppschritt bringt auch eine Beschädigung von einigen Mikrometern mit sich. Der Ätzschritt wird zum Entfernen der Beschädigung des Wafers verwendet. Die Erfinder haben durch umfangreiche Untersuchungen herausgefunden, daß das Doppelseitenpolieren die Prozeßbeschädigung entfernen kann und die sehr schlechte Flachheit (TTV) des Wafers, die in dem scheibenmäßigen Unterteilungsschritt eingebracht ist, und überraschenderweise die Wellungen des Wafers verbessern kann. Die vorliegende Erfindung wurde auf der Basis dieser Erkenntnisse gemacht. Da der doppelseitige Polierschritt dem Wafer wenige Beschädigungen zufügt, ist der Ätzschritt natürlich nicht erforderlich. Beide Seiten des Wafers sind hochglanzpoliert, und demzufolge können feiner Staub und feine Partikel, die durch Abplatzen der Rückseite des Wafers erzeugt sind, unterdrückt werden.
  • Die vorstehenden und andere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden sich für Fachleute unter Bezugnahme auf die detaillierte Beschreibung und die beigefügten Zeichnungsblätter ergeben.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Fig. 1 zeigt ein Flußdiagramm, das eine Ausführungsform der vorliegenden Erfindung darstellt;
  • Fig. 2 zeigt eine schematische Querschnittsansicht einer doppelseitigen Poliermaschine;
  • Fig. 3 zeigt eine schematische Draufsicht, die eine doppelseitige Poliermaschine darstellt, in der eine obere Polierplatte entfernt ist;
  • Fig. 4 zeigt eine graphische Darstellung, die die Beziehung zwischen dem Poliermaterialabtrag und der Flachheit (TTV) gemäß Experiment 1 darstellt;
  • Fig. 5 zeigt eine Photographie, die Muster von Wellungen darstellt, die auf der Waferoberfläche gemäß Polierbeispiel 1 gebildet sind;
  • Fig. 6 zeigt eine Photographie, die Muster von Wellungen darstellt, die auf der Waferoberfläche gemäß Polierbeispiel 2 gebildet sind;
  • Fig. 7 zeigt eine Photographie, die Muster von Wellungen darstellt, die auf der Waferoberfläche gemäß Polierbeispiel 3 gebildet sind;
  • Fig. 8 zeigt eine graphische Darstellung, die Ergebnisse der Messung in Bezug auf die Flachheit (LTVmax) von Wafern, die durch die vorliegende Erfindung und das herkömmliche Verfahren hergestellt sind, darstellt;
  • Fig. 9 zeigt eine schematische Seitenansicht, die eine Einseitenpoliermaschine darstellt;
  • Fig. 10 zeigt ein Flußdiagramm, das eine andere Ausführungsform der vorliegenden Erfindung darstellt;
  • Fig. 11 zeigt ein Flußdiagramm, das ein Beispiel herkömmlicher Herstellverfahren für Halbleiterwafer darstellt;
  • Fig. 12 zeigt eine graphische Darstellung, die eine Verteilung der Oberflächenrauhigkeit eines Wafers, der einem Säureätzen unterworfen ist, darstellt; und
  • Fig. 13 zeigt eine graphische Darstellung, die eine Verteilung der Oberflächenrauhigkeit eines Wafers, der einem alkalischen Ätzen unterworfen ist, darstellt.
  • DETAILLIERTE BESCHREIBUNG
  • Die vorliegende Erfindung wird nachfolgend in größerem Detail anhand der nachfolgenden Beispiele beschrieben werden, die als erläuternd, im Gegensatz zu einschränkend, angesehen werden sollten. In den Fig. 1 und 10 werden Schritte, die ähnlich sind oder solchen entsprechen, die in Fig. 11 dargestellt sind, mit entsprechenden Bezugszeichen bezeichnet.
  • Fig. 1 zeigt ein Flußdiagramm, das eine Ausführungsform der vorliegenden Erfindung darstellt. In einem scheibenmäßigen Unterteilungsschritt (A) wird ein Einkristall-Block, der durch einen Ziehschritt unter Verwendung einer Kristallziehmaschine gebildet ist, unter einem rechten Winkel oder einem vorbestimmten Winkel zu einer axialen Richtung davon scheibenmäßig unterteilt, um eine Vielzahl von Wafern mit einer dünnen, scheibenförmigen Form herzustellen. Ein Umfangskantenbereich des Wafers, der durch den scheibenmäßigen Unterteilungsschritt (A) erhalten ist, wird in einem Abfasungsschritt (B) abgefast, um einen Riß oder Bruch des Wafers zu verhindern.
  • Dabei wird, wie in Fig. 11 dargestellt ist, in dem herkömmlichen Verfahren der Wafer, der in dem Abfasungsschritt (B) abgefast ist, einem Läppschritt (C), einem Ätzschritt (D), einem einseitigen, primären Hochglanzpolierschritt (E1) und danach einem einseitigen Endhochglanzpolierschritt (F) unterworfen. Der Wafer der geätzt wurde, um die Verarbeitungsbeschädigung zu entfernen, wird einem einseitigen, primären Hochglanzpolierschritt (E1) und dem einseitigen Endhochglanzpolierschritt (F) unterworfen, um so nur eine Seite (Vorderseite) auf Hochglanz zu polieren. Die Oberflächenrauhigkeit wird auf beiden Seiten des Wafers durch den Ätzschritt erzeugt. Die Oberflächenrauhigkeit auf der Vorderseite wird durch die vorstehenden zwei Hochglanzpolierschritte (E1) und (F) entfernt, allerdings verbleibt die Oberflächenrauhigkeit auf der Rückseite, wenn zu der Endstufe geätzt wird. Aufgrund der Oberflächenrauhigkeit sind die vorstehend angegebenen Probleme gesehen worden.
  • Unter Berücksichtigung des Problems werden in einer Ausführungsform der vorliegenden Erfindung, wie in Fig. 1 dargestellt ist, nach dem Abfasungsschritt (B), der Läppschritt (C), der Ätzschritt (D) und der einseitige, primäre Hochglanzpolierschritt (E1) nicht ausgeführt. Anstelle dieser Schritte wird ein doppelseitiger, primärer Hochglanzpolierschritt (E2) neu ausgeführt. In dem doppelseitigen, primären Hochglanzpolierschritt (E2) wird der mit Abfasung versehene Wafer primäre hochglanzpoliert im Hinblick auf beide Seiten davon unter Verwendung einer Doppelseitenpoliermachine und eines Poliermittels, wie später beschrieben ist.
  • Der Wafer, der primär Hochglanz im Hinblick auf beide Seiten davon poliert wurde, wird einem einseitigen Endhochglanzpolierschritt (F) unterworfen, wobei eine Seite (Vorderseite) davon hochglänzend poliert wird, um ein hochglänzender Wafer zu werden, unter Verwendung einer gewöhnlichen, einseitigen Poliermaschine 10 und eines Poliermittels 19, wie in Fig. 9 dargestellt ist. Der hochglänzende Wafer wird dann einem Reinigungsschritt (G) unterworfen, wobei der Wafer so gereinigt wird, um das Poliermittel oder Staubpartikel von seiner Oberfläche zu entfernen.
  • Dabei kann die Erzeugung von Staub von der Rückseite des hochglänzenden Wafers unterdrückt werden, der verbleibt, wenn primär hochglänzend poliert wird. Zum Beispiel kann, wenn die Rückseite des Wafers in einem Photolitographievorgang einer Vorrichtung in einer Produktionslinie eingespannt wird, die Erzeugung von Staub durch Abplatzen unterdrückt werden und dadurch kann der Ertrag an Halbleitervorrichtungen erhöht werden.
  • Fig. 2 zeigt eine schematische Querschnittsansicht einer doppelseitigen Poliermaschine und Fig. 3 zeigt eine schematische Draufsicht, die eine doppelseitige Poliermaschine darstellt, in der eine obere Polierplatte entfernt ist. In Fig. 2 weist die doppelseitige Poliermaschine 22 eine untere Polierplatte 24 und eine obere Polierplatte 26, die zueinander vertikal gegenüberliegend sind, auf. Ein unteres Polierkissen 24a ist auf der oberen Oberfläche der unteren Polierplatte 24 angeklebt und ein oberes Polierkissen 26a ist auf der unteren Oberfläche der unteren Polierplatte 26 angeklebt. Die untere Polierplatte 24 und die obere Polierplatte 26 werden entgegengesetzt zueinander durch eine Antriebseinrichtung (nicht dargestellt) gedreht. Die untere Polierplatte 24 besitzt ein zentrales Zahnrad 28, das auf der oberen Oberfläche des zentralen Bereichs davon vorgesehen ist, und ein ringförmiges, inneres Zahnrad 30, das in der Nähe des Umfangs davon vorgesehen ist. Sowohl das zentrale Zahnrad 28 als auch das ringförmige, innere Zahnrad 30 werden unabhängig der unteren Polierplatte gedreht.
  • Das Bezugszeichen 32 bezeichnet einen Träger eines Scheiben-Typs, der zwischen der oberen Oberfläche des unteren Polierkissens 24a der unteren Polierplatte 24 und der unteren Oberfläche des oberen Polierkissens 26a der oberen Polierplatte 26 getragen wird und sich dreht und gleitend zwischen dem unteren Polierkissen 24a und dem oberen Polierkissen 26a unter der Wirkung des zentralen Zahnrads 28 und des inneren Zahnrads 30 kreist.
  • Der Träger 32 besitzt eine Vielzahl von Waferlöchern 34. Wafer (W), die poliert werden sollen, werden in die Waferlöcher 34 eingesetzt. Wenn die Wafer (W) poliert werden, wird ein Poliermittel zu Zwischenräumen zwischen den Wafern (W) und den Polierkissen 24a, 26a über ein Loch 38, das in der oberen Polierplatte 26 gebildet ist, von einer Düse 36 zugeführt. Wenn der Träger 32 rotiert und kreist, rotieren die Wafer (W) und kreisen gleitend zwischen dem unteren Polierkissen 24a und dem oberen Polierkissen 26a, wodurch beide Seiten der Wafer (W) poliert werden.
  • Fig. 9 zeigt einen Seitenaufriß, der eine herkömmliche, einseitige Poliermaschine darstellt. In Fig. 9 weist die Poliermaschine 10 eine Drehtischanordnung 12, einen Waferhalter 13 und ein Poliermittelzufuhrelement 14 auf. Die Drehtischanordnung 12 weist einen Drehtisch 15 und ein Polierkissen 16, das auf der oberen Oberfläche des Drehtisches 15 angeklebt ist, auf. Der Drehtisch 15 kann sich auf einer Welle 17 unter einer vorbestimmten Drehgeschwindigkeit durch eine Antriebsvorrichtung, wie beispielsweise einen Motor, drehen. Der Waferhalter 13 dient zum Halten mit einer Vakuumspanneinrichtung oder dergleichen, um den Wafer (W) auf dem Polierkissen 16 der Drehtischanordnung 12 so zu tragen, daß die Oberfläche des Wafers (W) zu dem Polierkissen 16 hinweist. Der Waferhalter 13 kann sich auf einer Welle 18 unter einer vorbestimmten Drehgeschwindigkeit drehen und kann sich horizontal auf dem Polierkissen 16 durch eine geeignete An triebsvorrichtung, wie beispielsweise einen Motor, drehen. Während eines Betriebs der Poliermaschine 10 steht der Wafer (W), der durch den Waferhalter 13 gehalten ist, in Kontakt mit dem Polierkissen 16, und geeignete Polierlasten werden auf den Wafer (W) in einer nach unten gerichteten Richtung über die Welle 18 und den Waferhalter 13 aufgebracht. Das Poliermittel-Zufuhrelement 14 dient zum Zuführen eines Poliermittels 19 auf das Polierkissen 16, um es zwischen dem Wafer (W) und dem Polierkissen 16 zuzuführen.
  • Experiment 1 Bedingung:
  • - Probenwafer; Czochralski-Wachstum vom p-Typ, < 100> -orientiert, 150 mm Durchmesser, in Scheiben unterteilter Siliziumwafer
  • Polierkissen: Polyurethanschaum, Härte = 60 oder 80 (Asker C-Skala)
  • - Poliermittel: 10,0 Vol-% AJ-1325 (SiO&sub2; 2 Gewichts-%, pH 11, Handelsname für kolloidales Siliziumoxid-Poliermittel, hergestellt von Nissan Chemical Industries, Ltd.) und reines Wasser (der Rest)
  • - Polierlast: 100 g/cm²
  • Unter der Bedingung, die vorstehend spezifiziert ist, unter Verwendung der doppelseitigen Poliermaschine, die in den Fig. 2 und 3 dargestellt ist, wurden beide Seiten jedes Proben-Wafers, der ein in Scheiben unterteilter Wafer und ein abgefaster Wafer ist, poliert, um die Beziehung zwischen dem Polierabtrag und der Flachheit (TTV) davon zu messen. Die Ergebnisse der Messung sind in Fig. 4 dargestellt.
  • Wie aus den Ergebnissen der Fig. 4 ersichtlich ist, erreichen die polierten Waferoberflächen, die unter Verwendung des Polierkissens erhalten wurden, das eine Härte von 80 (Asker C-Skala) besaß, die Flachheit (TTV) von nahezu 1 um mit dem Polierabtrag von mindestens 60 um. Die polierten Waferoberflächen, die unter Verwendung des Polierkissens erhalten waren, das eine Härte von 60 (Asker C-Skala) besaß, erreichten die Flachheit (TTV) von nahezu 4 um mit dem Poliermaterialabtrag von mindestens 80 um.
  • Photographien, die die Ergebnisse der Beobachtungen der Wellungen auf der Oberfläche der polierten Proben-Wafer darstellen, die gemäß den nachfolgenden drei Polier-Proben erhalten wurden, die zu dem obigen Experiment 1 gehören, sind gezeigt. Diese Photogra phien sind topographische Bilder von Wellungen der Oberfläche der Wafer, erhalten durch eine Oberflächentopographie-Beobachtungsausrüstung, die auf dem Prinzip eines "magischen Spiegels" beruht und ermöglicht, winzige Unregelmäßigkeiten der Oberfläche eines Wafers zu erfassen. In dem Polierbeispiel 1 wurden beide Seiten jedes Proben- Wafers mit dem Poliermaterialabtrag von 30 um unter Verwendung des Polierkissens poliert, das eine Härte von 80 (Asker C-Skala) besaß. Die Photographie der Waferoberfläche, die gemäß dem Polierbeispiel 1 erhalten ist, ist in Fig. 5 dargestellt. In dem Polierbeispiel 2 wurden beide Seiten jedes Proben-Wafers mit dem Poliermaterialabtrag von 100 um unter Verwendung des Polierkissens poliert, das eine Härte von 60 (Asker C- Skala) besaß. Die Photographie der Waferoberfläche, erhalten gemäß dem Polierbeispiel 2, ist in Fig. 6 dargestellt. In dem Polierbeispiel 3 wurden beide Seiten jedes Proben- Wafers mit dem Poliermaterialabtrag von 60 um unter Verwendung des Polierkissens poliert, das eine Härte von 80 (Asker C-Skala) besaß. Die Photographie der Waferoberfläche, erhalten gemäß dem Polierbeispiel 3, ist in Fig. 7 dargestellt. Wie aus den Fig. 5 bis 7 ersichtlich ist, sind in den Polierbeispielen 1 und 2 Wellungen auf den Waferoberflächen beobachtet worden, allerdings verschwanden in dem Polierbeispiel 3 Wellungen auf der Waferoberfläche. Die Ergebnisse, die in den Fig. 4 bis 7 dargestellt sind, sind solche nur nach einem doppelseitigen Polieren. Allerdings wird bestätigt, daß ein TTV oder Oberflächenwellungen keine signifikante Änderung nach einem einseitigen, abschließenden, hochglänzenden Polieren zeigen, wobei der Poliermaterialabtrag gewöhnlich in dem Bereich zwischen 0,5 und 2,0 um liegt, da das abschließende, hochglänzende Polieren so ausgeführt wird, um die Polierbeschädigung zu entfernen und die Oberflächenrauhigkeit in der Frequenz einer Nanometer-Größenordnung zu verbessern. 20 Teile von hochglänzenden Wafern wurden gemäß dem Verfahren der vorliegenden Erfindung, dargestellt in Fig. 1, mit dem doppelseitigen Polierschritt, definiert in dem vorstehenden Experiment 1, hergestellt, unter Verwendung des Polierkissens, das eine Härte von 80 (Asker C-Skala) besaß und mit dem Poliermaterialabtrag des einseitigen, abschließenden Polierens, der 1 um betrug. Die Flachheit (LTVmax: LOCAL THICKNESS VARIATION max - lokale Dickenvariation max) der hergestellten, hochglänzenden Wafer wurde gemessen. LTVmax wurde wie folgt gemessen: die Waferoberfläche wurde in eine Vielzahl von quadratischen Bereichen von 20 mm · 20 mm unterteilt und in jedem quadratischen Bereich wurde die Differenz zwischen der maximalen Dicke und der minimalen Dicke gemessen, und der maximale Wert der Differenzen, gemessen in jedem quadratischen Bereich, wurde als LTVmax angegeben. Die Ergebnisse der Messung sind in Fig. 8 dargestellt. Die hochglänzenden Wafer wurden auch gemäß dem herkömmlichen Verfahren, dargestellt in Fig. 11, hergestellt. Die Flachheit (LTVmax) der herkömmlich hergestellten, hochglänzenden Wafer würde gemessen. Die Ergebnisse der Messung sind in Fig. 8 zusammen mit der vorstehenden Messung dargestellt.
  • Die Flachheit (LTVmax) der Wafer, hergestellt mit dem herkömmlichen Verfahren, besitzt einen durchschnittlichen Wert von 0,4 um, einen maximalen Wert von 0,6 um und einen minimalen Wert von 0,3 um. Die Flachheit (LTVmax) der Wafer, hergestellt durch das Verfahren der vorliegenden Erfindung, besitzt einen durchschnittlichen Wert von 0,3 um, einen maximalen Wert von 0,4 um und einen minimalen Wert von 0,25 um. Die Flachheit (LTVmax), die durch die vorliegende Erfindung erhalten ist, wird wesentlich im Hinblick auf die vorstehenden drei Werte verbessert.
  • In der Ausführungsform, die vorstehend beschrieben ist, wird das einseitige Polieren in einem Schritt durch den einseitigen, abschließenden Hochglanzpolierschritt (F) alleine, wie in Fig. 1 dargestellt ist, ausgeführt. Das Verfahren der vorliegenden Erfindung kann in zwei Schritten eines einseitigen, sekundären Hochglanzpolierschritts (E3) und des einseitigen Polierschritts (F), wie in Fig. 11 dargestellt ist, ausgeführt werden.
  • Wie vorstehend angegeben ist, ist die vorliegende Erfindung zum Herstellen von hochglänzenden Wafern mit höherem Flachheitsniveau, einer Unterdrückung von feinem Staub oder Partikeln, die durch Abplatzen der Rückseite der Wafer erzeugt sind, geeignet, um dadurch den Ertrag von Halbleitervorrichtungen zu erhöhen, mit einer höheren Produktivität aufgrund einer Vereinfachung der Verfahren und mit einer höheren Qualität einer Verarbeitung mit niedrigeren Herstellkosten als die herkömmlichen Verfahren. Er ist offensichtlich, daß verschiedene kleine Änderungen und Modifikationen der vorliegenden Erfindung im Hinblick auf die vorstehende Lehre möglich sind. Es sollte deshalb · verständlich sein, daß innerhalb des Schutzumfangs der beigefügten Ansprüche die Erfindung anders als so, wie dies vorstehend beschrieben ist, in die Praxis umgesetzt werden kann.

Claims (3)

1. Verfahren zum Herstellen eines hochglänzenden Halbleiterwafers, das die Schritte aufweist:
(a) Bilden eines Wafers einer dünnen Scheibenform durch scheibenmäßiges Unterteilen eines Einkristall-Blocks;
(b) Abfasen eines Umfangskantenbereichs des Wafers;
(c) doppelseitiges, primäres Hochglanzpolieren sowohl der Vorder- als auch der Rückseite eines Wafers (W) unter Verwendung eines Polierkissens (24a, 26a), das eine Härte auf der Asker C-Skala von mindestens 80 besitzt; und
(d) einseitiges, abschließendes Hochglanzpolieren der Vorderseite des Wafers (W).
2. Verfahren zum Herstellen von hochglänzenden Halbleiterwafern nach Anspruch 1, dadurch gekennzeichnet, daß es weiterhin den nachfolgenden Schritt, zwischen den Schritten (c) und (d), aufweist,
(c1) einseitiges, sekundäres Hochglanzpolieren der Vorderseite des Wafers (W).
3. Verfahren zum Herstellen von hochglänzenden Halbleiterwafern nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß ein Poliermaterialabtrag in dem doppelseitigen, primären Hochglanzpolierschritt mindestens 60 um beträgt.
DE69605867T 1995-07-21 1996-07-19 Verfahren zur Herstellung von Halbleiterscheiben mit spiegelglatter Oberfläche Expired - Fee Related DE69605867T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP20751495 1995-07-21
JP20431196A JP3169120B2 (ja) 1995-07-21 1996-07-15 半導体鏡面ウェーハの製造方法

Publications (2)

Publication Number Publication Date
DE69605867D1 DE69605867D1 (de) 2000-02-03
DE69605867T2 true DE69605867T2 (de) 2000-05-18

Family

ID=26514407

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69605867T Expired - Fee Related DE69605867T2 (de) 1995-07-21 1996-07-19 Verfahren zur Herstellung von Halbleiterscheiben mit spiegelglatter Oberfläche

Country Status (6)

Country Link
US (1) US5827779A (de)
EP (1) EP0754785B1 (de)
JP (1) JP3169120B2 (de)
KR (1) KR100206094B1 (de)
DE (1) DE69605867T2 (de)
MY (1) MY132187A (de)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3620554B2 (ja) * 1996-03-25 2005-02-16 信越半導体株式会社 半導体ウェーハ製造方法
JPH10135164A (ja) * 1996-10-29 1998-05-22 Komatsu Electron Metals Co Ltd 半導体ウェハの製造方法
JPH10135165A (ja) * 1996-10-29 1998-05-22 Komatsu Electron Metals Co Ltd 半導体ウェハの製法
US6239039B1 (en) * 1997-12-09 2001-05-29 Shin-Etsu Handotai Co., Ltd. Semiconductor wafers processing method and semiconductor wafers produced by the same
US6214704B1 (en) 1998-12-16 2001-04-10 Memc Electronic Materials, Inc. Method of processing semiconductor wafers to build in back surface damage
DE19905737C2 (de) * 1999-02-11 2000-12-14 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Halbleiterscheibe mit verbesserter Ebenheit
US6294469B1 (en) 1999-05-21 2001-09-25 Plasmasil, Llc Silicon wafering process flow
JP2001007064A (ja) * 1999-06-17 2001-01-12 Sumitomo Metal Ind Ltd 半導体ウエーハの研削方法
DE19928949A1 (de) * 1999-06-24 2001-01-04 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Halbleiterscheibe
US6338805B1 (en) 1999-07-14 2002-01-15 Memc Electronic Materials, Inc. Process for fabricating semiconductor wafers with external gettering
US6200908B1 (en) 1999-08-04 2001-03-13 Memc Electronic Materials, Inc. Process for reducing waviness in semiconductor wafers
DE19956250C1 (de) 1999-11-23 2001-05-17 Wacker Siltronic Halbleitermat Kostengünstiges Verfahren zur Herstellung einer Vielzahl von Halbleiterscheiben
DE19958077A1 (de) * 1999-12-02 2001-06-13 Wacker Siltronic Halbleitermat Verfahren zur beidseitigen Politur von Halbleiterscheiben
DE10004578C1 (de) * 2000-02-03 2001-07-26 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Halbleiterscheibe mit polierter Kante
DE10012840C2 (de) * 2000-03-16 2001-08-02 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Vielzahl von polierten Halbleiterscheiben
CN1203530C (zh) * 2000-04-24 2005-05-25 三菱住友硅晶株式会社 半导体晶片的制造方法
KR100467009B1 (ko) * 2000-08-04 2005-01-24 샤프 가부시키가이샤 반도체 웨이퍼 표면의 오염을 방지할 수 있는 반도체웨이퍼의 박층화 방법 및 반도체 웨이퍼의 이면 연삭장치
WO2002011947A2 (en) * 2000-08-07 2002-02-14 Memc Electronic Materials, Inc. Method for processing a semiconductor wafer using double-side polishing
US6709981B2 (en) 2000-08-16 2004-03-23 Memc Electronic Materials, Inc. Method and apparatus for processing a semiconductor wafer using novel final polishing method
EP1261020A4 (de) * 2000-10-26 2005-01-19 Shinetsu Handotai Kk Halbleiterscheibenherstellungsmethode, poliermaschine und halbleiterscheibe
US6672943B2 (en) 2001-01-26 2004-01-06 Wafer Solutions, Inc. Eccentric abrasive wheel for wafer processing
US6672947B2 (en) * 2001-03-13 2004-01-06 Nptest, Llc Method for global die thinning and polishing of flip-chip packaged integrated circuits
US6632012B2 (en) 2001-03-30 2003-10-14 Wafer Solutions, Inc. Mixing manifold for multiple inlet chemistry fluids
US20060278912A1 (en) * 2004-09-02 2006-12-14 Luan Tran Selective polysilicon stud growth
JP4860192B2 (ja) * 2004-09-03 2012-01-25 株式会社ディスコ ウェハの製造方法
JP4820108B2 (ja) * 2005-04-25 2011-11-24 コマツNtc株式会社 半導体ウエーハの製造方法およびワークのスライス方法ならびにそれらに用いられるワイヤソー
US20110062111A1 (en) * 2008-05-06 2011-03-17 Jong-Souk Yeo Method of fabricating microscale optical structures
JP5401683B2 (ja) * 2008-08-01 2014-01-29 株式会社Sumco 両面鏡面半導体ウェーハおよびその製造方法
DE102009025243B4 (de) * 2009-06-17 2011-11-17 Siltronic Ag Verfahren zur Herstellung und Verfahren zur Bearbeitung einer Halbleiterscheibe aus Silicium
JP6279593B2 (ja) * 2013-09-26 2018-02-14 株式会社フジミインコーポレーテッド 研磨用組成物、研磨用組成物の製造方法およびシリコンウェーハ製造方法
KR20180002571U (ko) 2017-02-17 2018-08-28 장기일 콤팩트 화장품 용기 체결구조
CN111644906B (zh) * 2020-06-02 2021-09-21 大连理工大学 一种高精度超薄光学零件增厚-光胶-对称减薄加工方法
CN114030093B (zh) * 2021-12-01 2023-02-28 长飞光纤光缆股份有限公司 一种晶体冷加工方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2655975B2 (ja) * 1992-09-18 1997-09-24 三菱マテリアル株式会社 ウェーハ研磨装置
JP2839801B2 (ja) * 1992-09-18 1998-12-16 三菱マテリアル株式会社 ウェーハの製造方法
US5643405A (en) * 1995-07-31 1997-07-01 Motorola, Inc. Method for polishing a semiconductor substrate

Also Published As

Publication number Publication date
EP0754785A1 (de) 1997-01-22
DE69605867D1 (de) 2000-02-03
EP0754785B1 (de) 1999-12-29
JP3169120B2 (ja) 2001-05-21
US5827779A (en) 1998-10-27
KR970008392A (ko) 1997-02-24
JPH0997775A (ja) 1997-04-08
MY132187A (en) 2007-09-28
KR100206094B1 (ko) 1999-07-01

Similar Documents

Publication Publication Date Title
DE69605867T2 (de) Verfahren zur Herstellung von Halbleiterscheiben mit spiegelglatter Oberfläche
DE69325325T2 (de) Verfahren zur Herstellung von Halbleiterscheiben
DE10132504C1 (de) Verfahren zur beidseitigen Material abtragenden Bearbeitung von Halbleiterscheiben und seine Verwendung
DE10196115B4 (de) Verfahren zum Polieren eines Halbleiterwafers
DE68911621T2 (de) Verfahren zum Herstellen einer Einrichtung.
DE68920365T2 (de) Verfahren zur Polierung eines Halbleiter-Plättchens.
DE69731019T2 (de) Verfahren zu Herstellung eines monokristallinen Halbleiterwafers mit hochglanzpolierter Oberfläche, unter Benutzung eines Gasphasen-Ätz- und eines Aufwärm-Schrittes, und durch dieses Verfahren hergestellter Wafer
DE19905737C2 (de) Verfahren zur Herstellung einer Halbleiterscheibe mit verbesserter Ebenheit
DE69410514T2 (de) Verfahren zum Herstellen von Halbleiterscheiben
DE69001411T2 (de) Verfahren zur Herstellung eines Substrats für Halbleiteranordnungen.
DE112011103769B4 (de) Verfahren zur Herstellung eines epitaktischen Wafers und epitaktischer Wafer
DE102008053610B4 (de) Verfahren zum beidseitigen Polieren einer Halbleiterscheibe
DE102009030292B4 (de) Verfahren zum beidseitigen Polieren einer Halbleiterscheibe
DE2906470A1 (de) Halbleitersubstrat und verfahren zu seiner herstellung
DE19956250C1 (de) Kostengünstiges Verfahren zur Herstellung einer Vielzahl von Halbleiterscheiben
DE3335116A1 (de) Halbleiterplaettchen sowie verfahren und vorrichtung zu ihrer herstellung
DE112009001195B4 (de) Doppelseiten-Schleifvorrichtung und Verfahren zur Herstellung von Wafern
DE112014000276T5 (de) Verfahren zum Prozessieren von Halbleiterwafern
DE10142400A1 (de) Halbleiterscheibe mit verbesserter lokaler Ebenheit und Verfahren zu deren Herstellung
DE69711825T2 (de) Läppvorrichtung und Verfahren
DE112017006401T5 (de) Verfahren zum polieren eines siliziumwafers und verfahren zum produzieren eines siliziumwafers
DE112008000396T5 (de) Endpolierverfahren für Einkristall-Siliziumwafer und Einkristall-Siliziumwafer
DE112014003787T5 (de) Verfahren zum Herstellen eines spiegelpolierten Wafers
DE10344602A1 (de) Verfahren zur Herstellung von Halbleiterscheiben
DE102007058292A1 (de) Substrat und Herstellungsverfahren desselben

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee