JPH10135164A - 半導体ウェハの製造方法 - Google Patents
半導体ウェハの製造方法Info
- Publication number
- JPH10135164A JPH10135164A JP8323259A JP32325996A JPH10135164A JP H10135164 A JPH10135164 A JP H10135164A JP 8323259 A JP8323259 A JP 8323259A JP 32325996 A JP32325996 A JP 32325996A JP H10135164 A JPH10135164 A JP H10135164A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- double
- polishing
- alkali
- polished
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B24—GRINDING; POLISHING
- B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
- B24B37/00—Lapping machines or devices; Accessories
- B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
- B24B37/07—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
- B24B37/08—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for double side lapping
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/906—Cleaning of wafer as interim step
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/928—Front and rear surface processing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/959—Mechanical polishing of wafer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/964—Roughened surface
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/974—Substrate surface preparation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/977—Thinning or removal of substrate
Abstract
(57)【要約】
【目的】 均一な厚さで、裏面がおもて面に影響を与え
ないと共に、この裏面が表裏を識別できる凹凸を有する
半導体ウェハを効率よく製造できる半導体ウェハの製造
方法を提供する。 【解決手段】 半導体インゴットを切断しウェハを得
る。切断されたウェハの切断面を平坦化する。平坦化さ
れたウェハをアルカリエッチングする。エッチングされ
たウェハの表面を鏡面にすると同時に、裏表を識別でき
る凹凸が裏面に残るように該裏面を両面研磨装置により
研磨する。両面研磨されたウェハを洗浄する。
ないと共に、この裏面が表裏を識別できる凹凸を有する
半導体ウェハを効率よく製造できる半導体ウェハの製造
方法を提供する。 【解決手段】 半導体インゴットを切断しウェハを得
る。切断されたウェハの切断面を平坦化する。平坦化さ
れたウェハをアルカリエッチングする。エッチングされ
たウェハの表面を鏡面にすると同時に、裏表を識別でき
る凹凸が裏面に残るように該裏面を両面研磨装置により
研磨する。両面研磨されたウェハを洗浄する。
Description
【０００１】
【発明の属する分野】本発明は、表裏面を識別できる半
導体ウェハを両面研磨装置により製造する半導体ウェハ
の製造方法に関するものである。
導体ウェハを両面研磨装置により製造する半導体ウェハ
の製造方法に関するものである。
【０００２】
【従来の技術】片面だけを研磨した半導体ウェハに回路
を印刷するデバイス工程においては、半導体ウェハの裏
面を吸着盤に吸着することにより、この裏面にある凹凸
が表面に影響して歩留りが低下する。これを改善するた
めに裏面も研磨することが要求され、これに対応するた
めに両面研磨装置により半導体ウェハの表裏両面を同時
に研磨していた。ところが、この表裏両面を研磨して得
られた半導体ウェハの弊害として、搬送や位置決めで使
用される感知センサーや目視による表裏の識別ができ
ず、デバイス工程においてエラーが発生する場合があ
る。
を印刷するデバイス工程においては、半導体ウェハの裏
面を吸着盤に吸着することにより、この裏面にある凹凸
が表面に影響して歩留りが低下する。これを改善するた
めに裏面も研磨することが要求され、これに対応するた
めに両面研磨装置により半導体ウェハの表裏両面を同時
に研磨していた。ところが、この表裏両面を研磨して得
られた半導体ウェハの弊害として、搬送や位置決めで使
用される感知センサーや目視による表裏の識別ができ
ず、デバイス工程においてエラーが発生する場合があ
る。
【０００３】そこで、デバイス工程の回路印刷における
歩留りを維持すると共に、表裏の識別エラーを防止する
方法として、特開平６−３４９７９５号公開公報に示さ
れた「半導体ウェーハの製造方法」がある。これは切断
し、面取りして得られたウェーハ６〔図７（ａ）参照〕
を、ラッピングすることによりその切断面６１を平坦化
し〔図７（ｂ）参照〕、ラッピングされたウェーハ６を
アルカリエッチングし〔図７（ｃ）参照〕、アルカリエ
ッチングによりウェーハの裏面に形成された凹凸６４の
一部を裏面研磨により除去する〔図７（ｄ）参照〕よう
にしたものである。
歩留りを維持すると共に、表裏の識別エラーを防止する
方法として、特開平６−３４９７９５号公開公報に示さ
れた「半導体ウェーハの製造方法」がある。これは切断
し、面取りして得られたウェーハ６〔図７（ａ）参照〕
を、ラッピングすることによりその切断面６１を平坦化
し〔図７（ｂ）参照〕、ラッピングされたウェーハ６を
アルカリエッチングし〔図７（ｃ）参照〕、アルカリエ
ッチングによりウェーハの裏面に形成された凹凸６４の
一部を裏面研磨により除去する〔図７（ｄ）参照〕よう
にしたものである。
【０００４】
【発明が解決しようとする課題】しかしながら、上記し
た製造方法においては、裏面を研磨した後に、さらに表
（おもて）面を鏡面研磨するものであり、片面ずつ研磨
することから、図７（ｅ）に示すように面ダレ６５が生
じ、均一な厚さの半導体ウェハに研磨するのは困難であ
るという問題点があった。また、この方法では片面ずつ
の研磨を２度の工程で行う必要があり、製造効率が悪い
という問題点があった。さらに、貼付プレートを使用し
た研磨をする場合、ワックスによる貼付とその剥がしや
除去といった工程が必要であり、工程が多くなるばかり
か、洗浄等のために多くの薬品を取り扱うことになる。
本発明は、上記問題に鑑みてなされたもので、均一な厚
さで、裏面がおもて面に影響を与えないと共に、この裏
面が表裏を識別できる凹凸を有する半導体ウェハを効率
よく製造できる半導体ウェハの製造方法を提供すること
を目的とするものである。
た製造方法においては、裏面を研磨した後に、さらに表
（おもて）面を鏡面研磨するものであり、片面ずつ研磨
することから、図７（ｅ）に示すように面ダレ６５が生
じ、均一な厚さの半導体ウェハに研磨するのは困難であ
るという問題点があった。また、この方法では片面ずつ
の研磨を２度の工程で行う必要があり、製造効率が悪い
という問題点があった。さらに、貼付プレートを使用し
た研磨をする場合、ワックスによる貼付とその剥がしや
除去といった工程が必要であり、工程が多くなるばかり
か、洗浄等のために多くの薬品を取り扱うことになる。
本発明は、上記問題に鑑みてなされたもので、均一な厚
さで、裏面がおもて面に影響を与えないと共に、この裏
面が表裏を識別できる凹凸を有する半導体ウェハを効率
よく製造できる半導体ウェハの製造方法を提供すること
を目的とするものである。
【０００５】
【課題を解決するための手段】このため本発明では、半
導体ウェハの製造方法を、半導体インゴットを切断しウ
ェハを得、切断されたウェハの切断面を平坦化し、平坦
化されたウェハをアルカリエッチングし、エッチングさ
れたウェハの表面を鏡面にすると同時に、裏表を識別で
きる凹凸が裏面に残るように該裏面を両面研磨装置によ
り研磨し、両面研磨されたウェハを洗浄するようにした
ものである。
導体ウェハの製造方法を、半導体インゴットを切断しウ
ェハを得、切断されたウェハの切断面を平坦化し、平坦
化されたウェハをアルカリエッチングし、エッチングさ
れたウェハの表面を鏡面にすると同時に、裏表を識別で
きる凹凸が裏面に残るように該裏面を両面研磨装置によ
り研磨し、両面研磨されたウェハを洗浄するようにした
ものである。
【０００６】また、半導体インゴットを切断しウェハを
得、切断されたウェハの切断面を平坦化し、平坦化によ
り形成されたウェハ表（ひょう）面の加工歪内の不純物
をアルカリ洗浄により除去し、両面研磨装置を使用し、
アルカリ洗浄されたウェハの表（おもて）面の加工歪を
除去すると共に鏡面研磨をし、これと同時に裏表を識別
できる凹凸が裏面に残るように該裏面を研磨し、両面研
磨されたウェハを洗浄するようにしたものである。
得、切断されたウェハの切断面を平坦化し、平坦化によ
り形成されたウェハ表（ひょう）面の加工歪内の不純物
をアルカリ洗浄により除去し、両面研磨装置を使用し、
アルカリ洗浄されたウェハの表（おもて）面の加工歪を
除去すると共に鏡面研磨をし、これと同時に裏表を識別
できる凹凸が裏面に残るように該裏面を研磨し、両面研
磨されたウェハを洗浄するようにしたものである。
【０００７】
【発明の実施の形態】本発明は、上記した目的をもって
従来技術により製造された半導体ウェハの厚さが均一で
はなく、しかも製造工程に時間がかかることを改善する
製造方法であり、従来技術において片面ずつ研磨されて
いたものを両面同時に研磨することにより均一な厚さの
確保と研磨時間の短縮をはかったものである。すなわ
ち、この両面研磨においては表裏両面を鏡面に研磨する
のとは異なり、表（おもて）面は鏡面で、裏面には表裏
を識別できる凹凸が残る程度の仕上がりになるように研
磨条件を設定して両面研磨装置により研磨するものであ
る。
従来技術により製造された半導体ウェハの厚さが均一で
はなく、しかも製造工程に時間がかかることを改善する
製造方法であり、従来技術において片面ずつ研磨されて
いたものを両面同時に研磨することにより均一な厚さの
確保と研磨時間の短縮をはかったものである。すなわ
ち、この両面研磨においては表裏両面を鏡面に研磨する
のとは異なり、表（おもて）面は鏡面で、裏面には表裏
を識別できる凹凸が残る程度の仕上がりになるように研
磨条件を設定して両面研磨装置により研磨するものであ
る。
【０００８】表裏を識別できる裏面の凹凸とは、感知セ
ンサーの種類や目視識別する者の熟練度または照明等の
条件によっても若干異なるが、例えばある感知センサー
による識別においては、鏡面の光沢度を１００％とした
場合、その裏面の光沢度が約９５％以下のものを示し、
目視による識別においては蛍光灯下でその表裏面を判別
できるものを示す。
ンサーの種類や目視識別する者の熟練度または照明等の
条件によっても若干異なるが、例えばある感知センサー
による識別においては、鏡面の光沢度を１００％とした
場合、その裏面の光沢度が約９５％以下のものを示し、
目視による識別においては蛍光灯下でその表裏面を判別
できるものを示す。
【０００９】通常、ラッピングなどの平坦化工程で生じ
るウェハ表面の加工歪の深さは３〜１０μｍであり、こ
れを取り除くためにはアルカリエッチングにより片面を
少なくとも５〜３０μｍはその取代としてエッチングオ
フしなくてはならない。このアルカリエッチオフされた
ウェハ表面のＰ−Ｖ値は１〜３μｍとなる。したがっ
て、表面を鏡面にするためにはその研磨取代を少なくと
も上記Ｐ−Ｖ値以上としなくてはならないのに対し、裏
面が上記した光沢度を得るためには、その研磨取代を
０．５〜３μｍ以下としなくてはならない。
るウェハ表面の加工歪の深さは３〜１０μｍであり、こ
れを取り除くためにはアルカリエッチングにより片面を
少なくとも５〜３０μｍはその取代としてエッチングオ
フしなくてはならない。このアルカリエッチオフされた
ウェハ表面のＰ−Ｖ値は１〜３μｍとなる。したがっ
て、表面を鏡面にするためにはその研磨取代を少なくと
も上記Ｐ−Ｖ値以上としなくてはならないのに対し、裏
面が上記した光沢度を得るためには、その研磨取代を
０．５〜３μｍ以下としなくてはならない。
【００１０】
【実施例】まず、便宜上ここで両面研磨装置による表裏
面の研磨レートの異なる研磨方法について説明する。図
５は下定盤の回転速度と裏面の取代との関係を示したグ
ラフ、図６は下定盤の回転速度と裏面の光沢度との関係
を示したグラフである。尚、ここにおける光沢度とは鏡
面を１００％とした場合の値を示している。本実施例に
おける研磨は、下記の研磨条件で行なった。 （１）ウェハ直径：８インチ 但し、アルカリエッチング処理されたもの。 （２）Ｐ−Ｖ値：３μｍ （３）上定盤回転速度：１０ｒｐｍ （４）インターナルギア回転速度：１０ｒｐｍ （５）サンギア回転速度：１０ｒｐｍ （６）研磨時間：２０分 この条件下において、下定盤の回転速度を１０〜２０ｒ
ｐｍと変化させ、ウェハ裏面の取代と光沢度の変化を調
べると図５及び図６に示すような値が得られた。尚、上
記設定による表面の取代はおよそ１０μｍとなる。
面の研磨レートの異なる研磨方法について説明する。図
５は下定盤の回転速度と裏面の取代との関係を示したグ
ラフ、図６は下定盤の回転速度と裏面の光沢度との関係
を示したグラフである。尚、ここにおける光沢度とは鏡
面を１００％とした場合の値を示している。本実施例に
おける研磨は、下記の研磨条件で行なった。 （１）ウェハ直径：８インチ 但し、アルカリエッチング処理されたもの。 （２）Ｐ−Ｖ値：３μｍ （３）上定盤回転速度：１０ｒｐｍ （４）インターナルギア回転速度：１０ｒｐｍ （５）サンギア回転速度：１０ｒｐｍ （６）研磨時間：２０分 この条件下において、下定盤の回転速度を１０〜２０ｒ
ｐｍと変化させ、ウェハ裏面の取代と光沢度の変化を調
べると図５及び図６に示すような値が得られた。尚、上
記設定による表面の取代はおよそ１０μｍとなる。
【００１１】図５に示すように、下定盤の回転速度が１
０ｒｐｍのときの裏面取代は０．１μｍと最小であり、
ギアとの回転速度の差が大きくなるにしたがってその取
代は増加し、下定盤の回転速度が２０ｒｐｍのときに最
大の２．５μｍとなった。これを光沢度からみると、図
６に示すように取代が最小である１０ｒｐｍのときが光
沢度は低く、取代が増えるに従ってその光沢度も増加し
ている。上記した感知センサーによる表裏識別のために
はその光沢度を９５％以下でなくてはならず、その値に
おける下定盤の回転速度は１０〜１７ｒｐｍであり、こ
れを裏面の取代に置き換えると、図５から０．１〜１．
９μｍであることがわかる。したがって、この両面研磨
においては、表面の取代である１０μｍに対して裏面の
取代は１００分の１〜約５分の１となる。
０ｒｐｍのときの裏面取代は０．１μｍと最小であり、
ギアとの回転速度の差が大きくなるにしたがってその取
代は増加し、下定盤の回転速度が２０ｒｐｍのときに最
大の２．５μｍとなった。これを光沢度からみると、図
６に示すように取代が最小である１０ｒｐｍのときが光
沢度は低く、取代が増えるに従ってその光沢度も増加し
ている。上記した感知センサーによる表裏識別のために
はその光沢度を９５％以下でなくてはならず、その値に
おける下定盤の回転速度は１０〜１７ｒｐｍであり、こ
れを裏面の取代に置き換えると、図５から０．１〜１．
９μｍであることがわかる。したがって、この両面研磨
においては、表面の取代である１０μｍに対して裏面の
取代は１００分の１〜約５分の１となる。
【００１２】また、この実施例において表（おもて）面
の取代は１０μｍであったが、この実施例のＰ−Ｖ値は
３μｍであり、図５および図６からおよそ２．５μｍ研
磨すると光沢度が１００％となるため、表面を３μｍ以
上研磨するとほぼ確実に鏡面加工されることになる。そ
の一方、裏面は１．９μｍ以下の取代であればその表裏
面を識別できる光沢度を得られることが言える。したが
って、裏面の取代が表面の取代の約３分の２以下にする
と表裏の識別ができることになる。
の取代は１０μｍであったが、この実施例のＰ−Ｖ値は
３μｍであり、図５および図６からおよそ２．５μｍ研
磨すると光沢度が１００％となるため、表面を３μｍ以
上研磨するとほぼ確実に鏡面加工されることになる。そ
の一方、裏面は１．９μｍ以下の取代であればその表裏
面を識別できる光沢度を得られることが言える。したが
って、裏面の取代が表面の取代の約３分の２以下にする
と表裏の識別ができることになる。
【００１３】ところで、Ｐ−Ｖ値が低いほど鏡面にする
ための取代は少なくて良いことはあきらかである。すな
わち、上記した表裏面を識別することができる光沢度を
得るための表面の取代に対する裏面の取代は、Ｐ−Ｖ値
が低いほど、その比率が低くて良いことが言える。ここ
で、上記したようにアルカリエッチオフされたウェハ表
面のＰ−Ｖ値は通常１〜３μｍであることから、Ｐ−Ｖ
値が３μｍ以下である場合においては表面の取代に対す
る裏面の取代は３分の２より少なくてよいことになる。
ための取代は少なくて良いことはあきらかである。すな
わち、上記した表裏面を識別することができる光沢度を
得るための表面の取代に対する裏面の取代は、Ｐ−Ｖ値
が低いほど、その比率が低くて良いことが言える。ここ
で、上記したようにアルカリエッチオフされたウェハ表
面のＰ−Ｖ値は通常１〜３μｍであることから、Ｐ−Ｖ
値が３μｍ以下である場合においては表面の取代に対す
る裏面の取代は３分の２より少なくてよいことになる。
【００１４】尚、上記実施例においては、上定盤と下定
盤を反対方向に回転させると共に、インターナルギアお
よびサンギアを下定盤と同じ方向に回転させるように両
面研磨装置を設定し、下定盤の回転速度を調整すること
により裏面の取代を制御していたが、各定盤および各ギ
アの回転方向と回転速度の設定はこれに限られるもので
はなく、表面の取代に対する裏面の取代の比率を制御で
きれば同様の効果を得られる。また、インターナルギア
とサンギアとの回転速度に差をもたせることにより、研
磨キャリアを自転させることができるため、研磨の均一
性が向上するという利点が得られる。
盤を反対方向に回転させると共に、インターナルギアお
よびサンギアを下定盤と同じ方向に回転させるように両
面研磨装置を設定し、下定盤の回転速度を調整すること
により裏面の取代を制御していたが、各定盤および各ギ
アの回転方向と回転速度の設定はこれに限られるもので
はなく、表面の取代に対する裏面の取代の比率を制御で
きれば同様の効果を得られる。また、インターナルギア
とサンギアとの回転速度に差をもたせることにより、研
磨キャリアを自転させることができるため、研磨の均一
性が向上するという利点が得られる。
【００１５】次に、各実施例の製造方法を説明する。 実施例１ 図１は実施例１の製造方法の工程図、図２は実施例１の
製造方法により製造された半導体ウェハの側断面図であ
る。図１に示すように、本実施例１の製造方法は次の工
程からなる。 （１）半導体インゴットを切断しウェハ１を得る〔図２
（ａ）参照〕。 （２）切断されたウェハ１の周縁部１３を面取りする
〔図２（ａ）参照〕。 （３）面取りされたウェハ１の表面１１および裏面１２
の切断面をラッピングにより平坦化する。この際、ラッ
ピングにより表面１１および裏面１２には加工歪１４が
生じる〔図２（ｂ）参照〕。
製造方法により製造された半導体ウェハの側断面図であ
る。図１に示すように、本実施例１の製造方法は次の工
程からなる。 （１）半導体インゴットを切断しウェハ１を得る〔図２
（ａ）参照〕。 （２）切断されたウェハ１の周縁部１３を面取りする
〔図２（ａ）参照〕。 （３）面取りされたウェハ１の表面１１および裏面１２
の切断面をラッピングにより平坦化する。この際、ラッ
ピングにより表面１１および裏面１２には加工歪１４が
生じる〔図２（ｂ）参照〕。
【００１６】（４）平坦化されたウェハ１をアルカリエ
ッチングする。〔図２（ｃ）参照〕 ＮａＯＨの４０％水溶液により約５分間エッチングする
ことにより、取代として２０μｍ程度エッチングオフさ
れ、ラッピングにより生じた加工歪１４が除去される。
このアルカリエッチングによると、そのウェハ１全体と
しては平坦度が維持されるが、その表面にはＰ−Ｖ値が
２．０μｍ程度の凹凸１５が形成される。
ッチングする。〔図２（ｃ）参照〕 ＮａＯＨの４０％水溶液により約５分間エッチングする
ことにより、取代として２０μｍ程度エッチングオフさ
れ、ラッピングにより生じた加工歪１４が除去される。
このアルカリエッチングによると、そのウェハ１全体と
しては平坦度が維持されるが、その表面にはＰ−Ｖ値が
２．０μｍ程度の凹凸１５が形成される。
【００１７】（５）エッチングされたウェハ１を両面研
磨装置により研磨する。 この際、上定盤と下定盤を反対方向に回転させ、インタ
ーナルギアとサンギアを下定盤と同じ方向に回転させ、
上記した方法によりの研磨条件を設定し、ウェハの表面
を約１０μｍ研磨し、裏面を約０．２μｍ研磨する。
磨装置により研磨する。 この際、上定盤と下定盤を反対方向に回転させ、インタ
ーナルギアとサンギアを下定盤と同じ方向に回転させ、
上記した方法によりの研磨条件を設定し、ウェハの表面
を約１０μｍ研磨し、裏面を約０．２μｍ研磨する。
【００１８】（６）両面研磨されたウェハ１を洗浄す
る。 これにより表面１１は鏡面で、裏面には凹凸１５ａが残
り、その光沢度が８０％程度のウェハ１が得られ〔図２
（ｄ）参照〕、感知センサーによりこの裏面１２を識別
することができる。
る。 これにより表面１１は鏡面で、裏面には凹凸１５ａが残
り、その光沢度が８０％程度のウェハ１が得られ〔図２
（ｄ）参照〕、感知センサーによりこの裏面１２を識別
することができる。
【００１９】尚、本実施例１では、ＮａＯＨの４０％水
溶液により約５分間エッチングしていたが、アルカリエ
ッチングとしては１０〜４５％のＮａＯＨ水溶液により
約１〜１５分間程度エッチングすることが望ましい。ま
た、アルカリエッチング液としては他にＫＯＨなどが好
適である。
溶液により約５分間エッチングしていたが、アルカリエ
ッチングとしては１０〜４５％のＮａＯＨ水溶液により
約１〜１５分間程度エッチングすることが望ましい。ま
た、アルカリエッチング液としては他にＫＯＨなどが好
適である。
【００２０】実施例２ 図３は実施例２の製造方法の工程図、図４は実施例２の
製造方法により製造された半導体ウェハの側断面図であ
る。本実施例２の製造方法においては、平坦化工程で生
じた加工歪の除去をエッチングによらず両面研磨で除去
するようにしたものである。図３に示すように、本実施
例２の製造方法は次の工程からなる。 （１）半導体インゴットを切断しウェハを得る。 （２）切断されたウェハ３の周縁部３３を面取りする。
〔図４（ａ）参照〕 （３）面取りされたウェハ３の表裏両面３１、３２の切
断面をラッピングにより平坦化する。〔図４（ｂ）参
照〕 （４）アルカリ洗浄し、ウェハ３の表面３１およびラッ
ピングにより形成されたの加工歪３４内の砥粒や削り屑
といった不純物４をアルカリ洗浄により除去する。〔図
４（ｃ）参照〕 アルカリ洗浄液としては、ＮａＯＨの３％水溶液を使用
し、約１０分間洗浄する。
製造方法により製造された半導体ウェハの側断面図であ
る。本実施例２の製造方法においては、平坦化工程で生
じた加工歪の除去をエッチングによらず両面研磨で除去
するようにしたものである。図３に示すように、本実施
例２の製造方法は次の工程からなる。 （１）半導体インゴットを切断しウェハを得る。 （２）切断されたウェハ３の周縁部３３を面取りする。
〔図４（ａ）参照〕 （３）面取りされたウェハ３の表裏両面３１、３２の切
断面をラッピングにより平坦化する。〔図４（ｂ）参
照〕 （４）アルカリ洗浄し、ウェハ３の表面３１およびラッ
ピングにより形成されたの加工歪３４内の砥粒や削り屑
といった不純物４をアルカリ洗浄により除去する。〔図
４（ｃ）参照〕 アルカリ洗浄液としては、ＮａＯＨの３％水溶液を使用
し、約１０分間洗浄する。
【００２１】（５）アルカリ洗浄されたウェハ３を両面
研磨装置により研磨する。 この際の両面研磨装置の設定としては、上定盤と下定盤
を反対方向に回転させ、インターナルギアとサンギアを
下定盤と同じ方向に回転させ、上記した方法により研磨
条件を設定し、ウェハの表面を約１５μｍ研磨し、裏面
を約０．５μｍ研磨する。
研磨装置により研磨する。 この際の両面研磨装置の設定としては、上定盤と下定盤
を反対方向に回転させ、インターナルギアとサンギアを
下定盤と同じ方向に回転させ、上記した方法により研磨
条件を設定し、ウェハの表面を約１５μｍ研磨し、裏面
を約０．５μｍ研磨する。
【００２２】（６）この両面研磨されたウェハ３を洗浄
し、表面３１が鏡面で、裏面３２に加工歪３４ａが僅か
に残った状態の半導体ウェハを得ることができる。〔図
４（ｄ）参照〕
し、表面３１が鏡面で、裏面３２に加工歪３４ａが僅か
に残った状態の半導体ウェハを得ることができる。〔図
４（ｄ）参照〕
【００２３】尚、本実施例２のアルカリ洗浄において
は、ＮａＯＨの３％水溶液により約１０分間洗浄してい
たが、アルカリ洗浄としては０．１〜１０％のＮａＯＨ
水溶液により約１〜１５分間程度洗浄することが望まし
い。
は、ＮａＯＨの３％水溶液により約１０分間洗浄してい
たが、アルカリ洗浄としては０．１〜１０％のＮａＯＨ
水溶液により約１〜１５分間程度洗浄することが望まし
い。
【００２４】また、上記の各実施例の平坦化工程におい
てはラッピングをしていたが、これに替え表裏両面を平
面研削により平坦化しても同様の半導体ウェハを得るこ
とができる。
てはラッピングをしていたが、これに替え表裏両面を平
面研削により平坦化しても同様の半導体ウェハを得るこ
とができる。
【００２５】さらに、上記の各実施例では、アルカリエ
ッチングまたはアルカリ洗浄工程の後に両面研磨してい
たが、このアルカリエッチングまたはアルカリ洗浄工程
と両面研磨工程との間において、例えば酸洗浄による金
属汚染除去工程を加えることにより、半導体ウェハ表面
の清浄度を高めることも可能である。
ッチングまたはアルカリ洗浄工程の後に両面研磨してい
たが、このアルカリエッチングまたはアルカリ洗浄工程
と両面研磨工程との間において、例えば酸洗浄による金
属汚染除去工程を加えることにより、半導体ウェハ表面
の清浄度を高めることも可能である。
【００２６】
【発明の効果】本発明では以上のように構成したので、
感知センサーや目視により表裏を識別できる半導体ウェ
ハを従来技術に比し効率的に製造できるという優れた効
果がある。また、この製造方法によると片面ずつの研磨
で生じていた平坦度の悪化を改善することができるとい
う優れた効果がある。
感知センサーや目視により表裏を識別できる半導体ウェ
ハを従来技術に比し効率的に製造できるという優れた効
果がある。また、この製造方法によると片面ずつの研磨
で生じていた平坦度の悪化を改善することができるとい
う優れた効果がある。
【図１】実施例１の製造方法の工程図である。
【図２】実施例１の製造方法により製造された半導体ウ
ェハの側断面図である。
ェハの側断面図である。
【図３】実施例２の製造方法の工程図である。
【図４】実施例２の製造方法により製造された半導体ウ
ェハの側断面図である。
ェハの側断面図である。
【図５】下定盤の回転速度と裏面の取代との関係を示し
たグラフである。
たグラフである。
【図６】下定盤の回転速度と裏面の光沢度との関係を示
したグラフである。
したグラフである。
【図７】従来技術の製造方法により製造された半導体ウ
ェハの側断面図である。
ェハの側断面図である。
１‥‥‥ウェハ １１‥‥表面 １２‥‥裏面 １３‥‥周縁部 １４‥‥加工歪 １５‥‥凹凸 １５ａ‥凹凸 ３‥‥‥ウェハ ３１‥‥表面 ３２‥‥裏面 ３３‥‥周縁部 ３４‥‥加工歪 ３４ａ‥加工歪 ４‥‥‥不純物 ６‥‥‥ウェハ ６１‥‥切断面 ６２‥‥裏面 ６３‥‥加工歪 ６４‥‥凸凹 ６４ａ‥凸凹 ６５‥‥面ダレ
Claims (3)
- 【請求項１】 次の工程からなることを特徴とする半導
体ウェハの製造方法。 （１）半導体インゴットを切断しウェハを得るインゴッ
ト切断工程。 （２）切断されたウェハの切断面を平坦化する平坦化工
程。 （３）平坦化されたウェハをアルカリエッチングするエ
ッチング工程。 （４）エッチングされたウェハの表面を鏡面にすると同
時に、裏表を識別できる凹凸が裏面に残るように該裏面
を両面研磨装置により研磨する両面研磨工程。 （５）両面研磨されたウェハを洗浄する洗浄工程。 - 【請求項２】 次の工程からなることを特徴とする半導
体ウェハの製造方法。 （１）半導体インゴットを切断しウェハを得るインゴッ
ト切断工程。 （２）切断されたウェハの切断面を平坦化する平坦化工
程。 （３）平坦化により形成されたウェハ表（ひょう）面の
加工歪内の不純物をアルカリ洗浄により除去するアルカ
リ洗浄工程。 （４）両面研磨装置を使用し、アルカリ洗浄されたウェ
ハの表（おもて）面の加工歪を除去すると共に鏡面研磨
をし、これと同時に裏表を識別できる凹凸が裏面に残る
ように該裏面を研磨する両面研磨工程。 （５）両面研磨されたウェハを洗浄する洗浄工程。 - 【請求項３】 両面研磨装置による研磨において、裏面
の取代が表面の取代の３分の２以下になるように両面研
磨装置の研磨条件を設定して研磨することを特徴とする
請求項１または２記載の半導体ウェハの製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8323259A JPH10135164A (ja) | 1996-10-29 | 1996-10-29 | 半導体ウェハの製造方法 |
| TW086115334A TW365020B (en) | 1996-10-29 | 1997-10-17 | Manufacturing method for semiconductor wafer |
| US08/960,517 US5963821A (en) | 1996-10-29 | 1997-10-29 | Method of making semiconductor wafers |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8323259A JPH10135164A (ja) | 1996-10-29 | 1996-10-29 | 半導体ウェハの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10135164A true JPH10135164A (ja) | 1998-05-22 |
Family
ID=18152802
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8323259A Pending JPH10135164A (ja) | 1996-10-29 | 1996-10-29 | 半導体ウェハの製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5963821A (ja) |
| JP (1) | JPH10135164A (ja) |
| TW (1) | TW365020B (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000036637A1 (en) * | 1998-12-16 | 2000-06-22 | Memc Electronic Materials, Inc. | Method of processing semiconductor wafers to build in back surface damage |
| KR20030032448A (ko) * | 2001-10-18 | 2003-04-26 | 주식회사 실트론 | 게터링 수단을 가진 단결정 실리콘 웨이퍼 및 그제조방법 |
| KR20030032701A (ko) * | 2001-10-19 | 2003-04-26 | 주식회사 실트론 | 반도체 웨이퍼 및 그의 제조방법 |
| WO2005055302A1 (ja) * | 2003-12-05 | 2005-06-16 | Sumco Corporation | 片面鏡面ウェーハの製造方法 |
| JP2008535761A (ja) * | 2005-04-07 | 2008-09-04 | クリー インコーポレイテッド | 歪み、反り、及びｔｔｖが少ない７５ミリメートル炭化珪素ウェハ |
| US7589023B2 (en) | 2000-04-24 | 2009-09-15 | Sumitomo Mitsubishi Silicon Corporation | Method of manufacturing semiconductor wafer |
| KR100993979B1 (ko) * | 2003-12-02 | 2010-11-11 | 주식회사 실트론 | 반도체 웨이퍼의 제조방법 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1446142A (zh) * | 2000-08-07 | 2003-10-01 | Memc电子材料有限公司 | 用双面抛光加工半导体晶片的方法 |
| US6709981B2 (en) | 2000-08-16 | 2004-03-23 | Memc Electronic Materials, Inc. | Method and apparatus for processing a semiconductor wafer using novel final polishing method |
| US6300246B1 (en) | 2000-11-21 | 2001-10-09 | International Business Machines Corporation | Method for chemical mechanical polishing of semiconductor wafer |
| US6672943B2 (en) | 2001-01-26 | 2004-01-06 | Wafer Solutions, Inc. | Eccentric abrasive wheel for wafer processing |
| US6632012B2 (en) | 2001-03-30 | 2003-10-14 | Wafer Solutions, Inc. | Mixing manifold for multiple inlet chemistry fluids |
| KR100420205B1 (ko) * | 2001-09-10 | 2004-03-04 | 주식회사 하이닉스반도체 | 웨이퍼 제조 방법 |
| JP4192482B2 (ja) * | 2002-03-22 | 2008-12-10 | 株式会社Ｓｕｍｃｏ | シリコンウェーハの製造方法 |
| FR2838865B1 (fr) * | 2002-04-23 | 2005-10-14 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat avec couche utile sur support de resistivite elevee |
| US7001827B2 (en) * | 2003-04-15 | 2006-02-21 | International Business Machines Corporation | Semiconductor wafer front side protection |
| JP4273943B2 (ja) * | 2003-12-01 | 2009-06-03 | 株式会社Ｓｕｍｃｏ | シリコンウェーハの製造方法 |
| US20080206992A1 (en) * | 2006-12-29 | 2008-08-28 | Siltron Inc. | Method for manufacturing high flatness silicon wafer |
| US10643853B2 (en) | 2012-02-10 | 2020-05-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wafer thinning apparatus having feedback control and method of using |
| CN103361739B (zh) * | 2013-07-08 | 2016-01-20 | 浙江晶科能源有限公司 | 一种晶硅太阳能电池生产中实施背抛光的方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5899743A (en) * | 1995-03-13 | 1999-05-04 | Komatsu Electronic Metals Co., Ltd. | Method for fabricating semiconductor wafers |
| JP3534207B2 (ja) * | 1995-05-16 | 2004-06-07 | コマツ電子金属株式会社 | 半導体ウェーハの製造方法 |
| JP3169120B2 (ja) * | 1995-07-21 | 2001-05-21 | 信越半導体株式会社 | 半導体鏡面ウェーハの製造方法 |
| JP3317330B2 (ja) * | 1995-12-27 | 2002-08-26 | 信越半導体株式会社 | 半導体鏡面ウェーハの製造方法 |
| JPH09270400A (ja) * | 1996-01-31 | 1997-10-14 | Shin Etsu Handotai Co Ltd | 半導体ウェーハの製造方法 |
-
1996
- 1996-10-29 JP JP8323259A patent/JPH10135164A/ja active Pending
-
1997
- 1997-10-17 TW TW086115334A patent/TW365020B/zh not_active IP Right Cessation
- 1997-10-29 US US08/960,517 patent/US5963821A/en not_active Expired - Lifetime
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000036637A1 (en) * | 1998-12-16 | 2000-06-22 | Memc Electronic Materials, Inc. | Method of processing semiconductor wafers to build in back surface damage |
| US6214704B1 (en) | 1998-12-16 | 2001-04-10 | Memc Electronic Materials, Inc. | Method of processing semiconductor wafers to build in back surface damage |
| US7589023B2 (en) | 2000-04-24 | 2009-09-15 | Sumitomo Mitsubishi Silicon Corporation | Method of manufacturing semiconductor wafer |
| US8283252B2 (en) | 2000-04-24 | 2012-10-09 | Sumitomo Mitsubishi Silicon Corporation | Method of manufacturing semiconductor wafer |
| KR20030032448A (ko) * | 2001-10-18 | 2003-04-26 | 주식회사 실트론 | 게터링 수단을 가진 단결정 실리콘 웨이퍼 및 그제조방법 |
| KR20030032701A (ko) * | 2001-10-19 | 2003-04-26 | 주식회사 실트론 | 반도체 웨이퍼 및 그의 제조방법 |
| KR100993979B1 (ko) * | 2003-12-02 | 2010-11-11 | 주식회사 실트론 | 반도체 웨이퍼의 제조방법 |
| WO2005055302A1 (ja) * | 2003-12-05 | 2005-06-16 | Sumco Corporation | 片面鏡面ウェーハの製造方法 |
| US7338904B2 (en) | 2003-12-05 | 2008-03-04 | Sumco Corporation | Method for manufacturing single-side mirror surface wafer |
| JP2008535761A (ja) * | 2005-04-07 | 2008-09-04 | クリー インコーポレイテッド | 歪み、反り、及びｔｔｖが少ない７５ミリメートル炭化珪素ウェハ |
Also Published As
| Publication number | Publication date |
|---|---|
| TW365020B (en) | 1999-07-21 |
| US5963821A (en) | 1999-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10135164A (ja) | 半導体ウェハの製造方法 | |
| US5821166A (en) | Method of manufacturing semiconductor wafers | |
| JP3169120B2 (ja) | 半導体鏡面ウェーハの製造方法 | |
| JP4192482B2 (ja) | シリコンウェーハの製造方法 | |
| EP1808887B1 (en) | Production method of semiconductor wafer | |
| US6352927B2 (en) | Semiconductor wafer and method for fabrication thereof | |
| JP4835069B2 (ja) | シリコンウェーハの製造方法 | |
| US6066565A (en) | Method of manufacturing a semiconductor wafer | |
| JP3658454B2 (ja) | 半導体ウェハの製造方法 | |
| US5821167A (en) | Method of manufacturing semiconductor mirror wafers | |
| JPH09270400A (ja) | 半導体ウェーハの製造方法 | |
| JP3828176B2 (ja) | 半導体ウェハの製造方法 | |
| JPH10135165A (ja) | 半導体ウェハの製法 | |
| JP3328193B2 (ja) | 半導体ウエーハの製造方法 | |
| JP3447477B2 (ja) | 半導体基板を研磨する方法 | |
| JPH11135464A (ja) | 半導体ウェハの製造方法 | |
| JP4066202B2 (ja) | 半導体ウェハの製造方法 | |
| JP2005166809A (ja) | シリコンウェーハの製造方法 | |
| JP2007027488A (ja) | 半導体ウェーハの研磨方法 | |
| JP2839822B2 (ja) | 高平坦度ウェーハの製造方法 | |
| JP2003142434A (ja) | 鏡面ウエーハの製造方法 | |
| JPH08274050A (ja) | 半導体ウェハの製造方法 | |
| JP7131724B1 (ja) | 半導体ウェーハの製造方法 | |
| JP4809033B2 (ja) | 拡散ウェーハの製造方法 | |
| WO2022219955A1 (ja) | 半導体ウェーハの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050616 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050628 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051101 |