JPH0817163B2 - エピタキシャルウェーハの製造方法 - Google Patents

エピタキシャルウェーハの製造方法

Info

Publication number
JPH0817163B2
JPH0817163B2 JP2097219A JP9721990A JPH0817163B2 JP H0817163 B2 JPH0817163 B2 JP H0817163B2 JP 2097219 A JP2097219 A JP 2097219A JP 9721990 A JP9721990 A JP 9721990A JP H0817163 B2 JPH0817163 B2 JP H0817163B2
Authority
JP
Japan
Prior art keywords
wafer
processing
mirror
epitaxial
epitaxial growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2097219A
Other languages
English (en)
Other versions
JPH03295235A (ja
Inventor
滋夫 小谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2097219A priority Critical patent/JPH0817163B2/ja
Priority to KR1019910005752A priority patent/KR920005807A/ko
Priority to EP91105832A priority patent/EP0451855A1/en
Publication of JPH03295235A publication Critical patent/JPH03295235A/ja
Publication of JPH0817163B2 publication Critical patent/JPH0817163B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明はエピタキシャルウェーハに関するもので、特
に1M、4M、16Mビットデバイスなどの高集積度デバイス
に最適なものである。
（従来の技術） 半導体装置は引き上げによって得られたシリコン単結
晶を薄くスライスしたウェーハ上に形成される。比較的
良く使用されるのは、チョクラルスキー法により引上げ
を行って形成されたCZ結晶を精密な円筒となるように外
形加工をした後に薄くスライスし、このスライスの際に
機械加工により表面に形成された破砕層を除去するため
のエッチングを行い、さらに平坦度を向上させかつ表面
欠陥を除去や表面粗度を向上させるための研磨を行った
ものである。
しかし、このようなシリコン単結晶には、シリコン溶
融工程で石英るつぼから侵入する酸素により作られる析
出酸素核が、例えば14〜18×1017個/cmのように多数存
在する。これがデバイス製造工程の熱処理や工程汚染に
より結晶欠陥となって、微小素子の場合にはリークや耐
圧不良を招くことがある。これを解決するため、ウェー
ハの裏面に加工歪みを与え、酸素を吸着するゲッタ核を
備えることにより、主表面の清浄化を図ることも行われ
ている。すなわち、ウェーハの裏面に機械的研削を行
い、あるいは酸化シリコン粉末やその水へ拡散液を高圧
で吹き付けることにより結晶に微小欠陥を与え、汚染原
子を捕獲するゲッタ核を形成する。この方法は有効では
あるが、反面機械的加工層は発塵のもとになりミクロ的
に見ればウェーハの主表面に発塵をもたらし、必ずしも
十分なものではない。
このため、デバイスを形成すべき表面層に酸素をほと
んど含まないエピタキシャル層を形成したエピタキシャ
ルウェーハが開発されている。
（発明が解決しようとする課題） しかしながら、清浄度、平坦度の優れた初期材料を用
いたとしても、塵埃に関しては従来のエピタキシャルウ
ェーハは十分ではない。
第３図は直径50mmの通常のウェーハとこれにエピタキ
シャル層を形成した場合にどのような大きさの塵埃が観
察されるかを比較して示したグラフである。
同図によれば、従来の通常ウェーハでは小さな塵埃が
多数観察されるのに対し、エピタキシャルウェーハは小
さなものばかりでなく、比較的大きなものが観察され
る。例えば、0.3μｍ以上の塵埃は従来のウェーハでは
１〜２個／枚程度であるのに対し、エピタキシャル成長
後では３〜５個に増加している。従来のウェーハで観察
される0.1μｍ程度の大きさのものは水分子を中心とし
た吸着子であり、エピタキシャル成長のための高温水素
雰囲気で消滅するので実害はないと考えられるが、大き
い塵埃はデバイスの歩留りに影響を及ぼす。塵埃発生防
止のため、エピタキシャル工程でのダメージを最小化す
べく、結晶成長装置内の清浄化やウェーハのハンドリン
グの機械化や習熟化を図っているが、十分ではない。な
お、エピタキシャル成長前の鏡面ウェーハと同じ品質の
エピタキシャルウェーハを得るには70％に及ぶ歩留りロ
スが発生する。
また、第４図に従来のウェーハとエピタキシャルウェ
ーハの平坦度の比較を示す。同図には20mm□を単位とす
るセルにおける凹凸差の分布を示すもので、エピタキシ
ャル成長により凹凸差のピーク値は0.2ないし0.5μｍ劣
化する。これは気相成長時の成長膜厚のばらつき及び裏
面への反応ガスの周り込みによる部分的なシリコンの成
長が原因と考えられる。
また時には第５図に示されるように、ウェーハ１の
（100）面の周縁部の結晶方位＜110＞方向の４点でグロ
ースファセット（成長小面）が原因で多発する異常成長
があり、これはクラウンと称される。
第６図はウェーハの＜100＞方向に沿う部分断面図
で、クラウンの形状を示している。ベベル加工されたウ
ェーハ１上に形成されたエピタキシャル成長層２の上面
端部が異常に成長して突起2aになっている様子が分か
る。このようなクラウンはウェーハの平坦度を損なうば
かりでなく、取扱い時の機械的加工の衝撃で欠けやシリ
コン屑の発生の原因となる。
また、平坦度の劣化は回路形成のための露光工程で焦
点深度に対する余裕が少なくなり、特に微細パターンの
寸法精度への悪影響を及ぼす。したがって、デバイス機
能や歩留まりの低下を招く。例えば、１μm/20mm□程度
の平坦度の素材から同程度の平坦度のエピタキシャルウ
ェーハを得ようとする場合には、歩留まりロスは20％に
および、素材の平坦度を0.5〜0.7μm/20mm□に向上させ
る素材としての歩留まりロスは30〜50％に及ぶことにな
る。
さらに、ゲッタを形成するための加工を行ったウェー
ハにエピタキシャル成長を行うと、この工程における11
50〜1250℃に及ぶ高温から形成した歪みがアニールさ
れ、あるいは裏面におけるエピタキシャル層の成長によ
って密度が減少してゲッタリング効果が著しく低下す
る。
本発明はこのような問題を解決するためになされたも
ので、表面欠陥が少なく、かつ平坦度特性の良好な高集
積度デバイス用のエピタキシャルウェーハを提供するこ
とを目的とする。
〔発明の構成〕
（課題を解決するための手段） 本発明にかかるエピタキシャルウェーハの製造方法に
よれば、引き上げられたシリコン単結晶をスライスして
ウェーハを得る工程と、前記ウェーハの主面表面をエッ
チング加工して表面のスライスによる破砕層を除去する
工程と、前記主面表面を鏡面加工する第１の鏡面加工工
程と、鏡面加工された前記主面表面にシリコンを気相エ
ピタキシャル成長させる工程と、前記主面表面を再度鏡
面加工する第２の鏡面加工工程とを備えたことを特徴と
している。
また、本発明にかかるエピタキシャルウェーハの製造
方法によれば、引き上げられたシリコン単結晶をスライ
スしてウェーハを得る工程と、前記ウェーハの主面表面
をエッチング加工して表面のスライスによる破砕層を除
去する工程と、エッチング加工された前記主面表面にシ
リコンを気相エピタキシャル成長させる工程と、気相エ
ピタキシャル成長が行われた前記主面表面を鏡面加工す
る工程とを備えたことを特徴としている。
後者の方法において気相エピタキシャル成長工程と鏡
面加工工程との間に、ウェーハ周縁部にシリコンエピタ
キシャル成長の際に発生した異常成長層を除去するため
の面取り加工工程と、ウェーハ裏面に欠陥を集めるため
の加工歪を形成する加工工程とを順不同で備えると良
い。
気相エピタキシャル成長工程と鏡面加工工程との間
に、ウェーハ周縁部にシリコンエピタキシャル成長の際
に発生した以上成長層を除去するための面取り加工工程
と、ウェーハ裏面に欠陥を集めるための加工歪を形成す
る工程とを順不同で備えると良い。
（作 用） 本発明によれば、エピタキシャル成長後に表面を鏡面
加工するようにしているので、エピタキシャル成長によ
り発生したクラウン等の欠陥を除去でき、塵埃の発生を
防止することができ、かつ、表面の平坦化を達成するこ
とができる。
また、エッチング加工の後にエピタキシャル成長を行
うようにするとエピタキシャル成長は１回ですみ、工程
が簡略化される。
（実施例） 第１図は本発明にかかるエピタキシャルウェーハの製
造方法の第１の実施例を示すフローチャートである。
まず外形加工を施したシリコン単結晶をスライスし
（ステップS101）、これを化学的にエッチングしてスラ
イス時に発生した破砕層を除去する（ステップS102）。
次に化学研摩により表面を鏡面加工する（ステップS1
03）。この加工により表面の平坦度は著しく向上する。
次にエピタキシャル成長によりシリコン層を形成する
（ステップS104）。MOS IC用としては水素雰囲気中
で、約1150℃にウェーハを加熱し、シリコン化合物とキ
ャリアガスの混合物を導いて分解したシリコン原子をシ
リコン基板上に10〜20μｍ厚の単結晶層として形成させ
るようにする。ここで、シリコン化合物としては４塩化
珪素（SiH4）、トリクロロシラン（SiHCl3）、ジクロル
シラン（SiH2Cl2）などが用いられる。
最後に再度化学研摩による鏡面加工を行う（ステップ
S105）。この２回目の鏡面加工をエピタキシャル成長の
際に発生した、塵埃および平坦度悪化の原因になるクラ
ウン並びに付着した塵埃を除去するためのものである。
第２図は本発明にかかるエピタキシャルウェーハの製
造方法の第２の実施例を示すフローチャートである。
まず外形加工を施したシリコン単結晶をスライスし
（ステップS201）、これを化学的にエッチングしてスラ
イス時に発生した破砕層を除去する（ステップS202）。
次のこのエッチングされた面に気相エピタキシャル成
長によりシリコン層を形成する（ステップS203）。エピ
タキシャル成長条件は第１図の場合と同様である。
次に、ウェーハ条件の周縁部を面取りするベベル加工
を行う（ステップS204）。これは前述したようにシリコ
ン気相成長時に＜110＞方位の成長が速く、（110）面に
クラウンが発生しやすいため、これを除去するためであ
る。
次に、気相エピタキシャル成長後のウェーハ裏面にゲ
ッタ作用のある加工歪みを形成するためのホーニング加
工を行う（ステップS205）。なお、この加工歪み形成工
程は気相エピタキシャル成長工程前にも付加されること
があるが、前述したように気相エピタキシャル成長工程
で歪みが減少することもあるため、改めて付加すること
が望ましい。ステップS204およびS205はウェーハの特性
を向上させるための付加工程である。
最後に再度化学研摩による鏡面加工を行う（ステップ
S206）。この鏡面加工はエピタキシャル成長および後続
の工程において発生した欠陥を除去し、平坦度を向上さ
せるためのものである。
この実施例においては、化学エッチング面に直接エピ
タキシャル層を形成しているため、シリコン基体層とエ
ピタキシャル成長層との境界はミクロ的には表面の鏡面
よりは凹凸の程度が大きいが、MOSデバイスのように表
面領域のみを活性領域として用いるデバイスにおいては
電気的特性への悪影響は特に見られなかった。
第２図のフローチャートにおいて、ベベル加工とホー
ニング加工の順序は逆であっても良く、またこれらの加
工を行うことなく気相エピタキシャル成長工程から鏡面
加工へただちに移行しても良い。
これらのいずれの工程においてもエピタキシャル成長
後に鏡面加工を行うようにしているので、エピタキシャ
ル成長の際に発生したクラウンなどの発塵源および平坦
度低下原因を除去できる。
〔発明の効果〕
以上のように、本発明によれば、エピタキシャル成長
後に鏡面加工を行うようにしているので、エピタキシャ
ル成長の際に発生したクラウンなどの発塵源および平坦
度低下原因を除去でき、デバイス品質および歩留まりの
向上を図ることができる。
また、エッチング加工したウェーハにエピタキシャル
層を形成し、鏡面加工を行うようにした本発明では、鏡
面加工は１回で良く、工程の簡略化を図ることができ
る。
【図面の簡単な説明】
第１図は本発明にかかるエピタキシャルウェーハの製造
工程の第１の実施例を示すフローチャート、第２図は本
発明にかかるエピタキシャルウェーハの製造工程の第２
の実施例を示すフローチャート、第３図は通常のウェー
ハとエピタキシャル層を形成したウェーハにおける塵埃
の分布を比較して示すグラフ、第４図は通常のウェーハ
とエピタキシャルウェーハの平坦度の比較を示すグラ
フ、第５図はクラウンの発生の様子を示す斜視図、第６
図はクラウンを詳細に示す断面図である。 １……ウェーハ、２……エピタキシャル成長層、2a……
クラウン。

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】引き上げられたシリコン単結晶をスライス
    してウェーハを得る工程と、 前記ウェーハの主面表面をエッチング加工して表面のス
    ライスによる破砕層を除去する工程と、 前記主面表面を鏡面加工する第１の鏡面加工工程と、 鏡面加工された前記主面表面にシリコンを気相エピタキ
    シャル成長させる工程と、 前記主面表面を再度鏡面加工する第２の鏡面加工工程と
    を備えたエピタキシャルウェーハの製造方法。
  2. 【請求項２】引き上げられたシリコン単結晶をスライス
    してウェーハを得る工程と、 前記ウェーハの主面表面をエッチング加工して表面のス
    ライスによる破砕層を除去する工程と、 エッチング加工された前記主面表面にシリコンを気相エ
    ピタキシャル成長させる工程と、 この気相エピタキシャル成長が行われた前記主面表面を
    鏡面加工する工程とを備えたエピタキシャルウェーハの
    製造方法。
  3. 【請求項３】気相エピタキシャル成長工程と鏡面加工工
    程との間に、ウェーハ周縁部にシリコン気相エピタキシ
    ャル成長の際に発生した異常成長層を除去するための面
    取り加工工程と、ウェーハ裏面に欠陥を集めるための加
    工歪を形成する加工工程とを順不同で備えたことを特徴
    とする請求項２記載のエピタキシャルウェーハの製造方
    法。
JP2097219A 1990-04-12 1990-04-12 エピタキシャルウェーハの製造方法 Expired - Lifetime JPH0817163B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2097219A JPH0817163B2 (ja) 1990-04-12 1990-04-12 エピタキシャルウェーハの製造方法
KR1019910005752A KR920005807A (ko) 1990-04-12 1991-04-11 에피택셜 웨이퍼의 제조방법
EP91105832A EP0451855A1 (en) 1990-04-12 1991-04-12 Method of manufacturing an epitaxial wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2097219A JPH0817163B2 (ja) 1990-04-12 1990-04-12 エピタキシャルウェーハの製造方法

Publications (2)

Publication Number Publication Date
JPH03295235A JPH03295235A (ja) 1991-12-26
JPH0817163B2 true JPH0817163B2 (ja) 1996-02-21

Family

ID=14186522

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2097219A Expired - Lifetime JPH0817163B2 (ja) 1990-04-12 1990-04-12 エピタキシャルウェーハの製造方法

Country Status (3)

Country Link
EP (1) EP0451855A1 (ja)
JP (1) JPH0817163B2 (ja)
KR (1) KR920005807A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100925359B1 (ko) * 2006-09-06 2009-11-09 가부시키가이샤 섬코 에피택셜 웨이퍼 및 그 제조 방법
WO2010119833A1 (ja) 2009-04-13 2010-10-21 株式会社Sumco シリコンエピタキシャルウェーハの製造方法
DE112010003306T5 (de) 2009-08-19 2012-06-21 Sumco Corp. Verfahren zur Herstellung eines epitaktischen Siliziumwafers

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2639744B2 (ja) * 1990-07-09 1997-08-13 三菱マテリアル株式会社 シリコンウェーハおよびその製造方法
US5360509A (en) * 1993-03-08 1994-11-01 Gi Corporation Low cost method of fabricating epitaxial semiconductor devices
JP2000100801A (ja) * 1998-09-25 2000-04-07 Sumitomo Electric Ind Ltd エピタキシャルウェハおよびその製造方法ならびにそれに用いられる化合物半導体基板の表面清浄化方法
US6458205B1 (en) * 1999-04-20 2002-10-01 Shin-Etsu Handotai Co., Ltd. Silicon epitaxial wafer and its manufacturing method
JP3589119B2 (ja) * 1999-10-07 2004-11-17 三菱住友シリコン株式会社 エピタキシャルウェーハの製造方法
JP4528599B2 (ja) * 2004-10-25 2010-08-18 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 エピタキシャル基板の製造方法
JP2007204286A (ja) * 2006-01-31 2007-08-16 Sumco Corp エピタキシャルウェーハの製造方法
JP5029234B2 (ja) * 2006-09-06 2012-09-19 株式会社Ｓｕｍｃｏ エピタキシャルウェーハの製造方法
WO2009001833A1 (ja) * 2007-06-26 2008-12-31 Sumco Corporation エピタキシャルウェーハおよびその製造方法
JP4935572B2 (ja) * 2007-08-09 2012-05-23 信越半導体株式会社 高輝度発光ダイオードの製造方法
JP5212472B2 (ja) * 2008-06-10 2013-06-19 株式会社Ｓｕｍｃｏ シリコンエピタキシャルウェーハの製造方法
JP5757088B2 (ja) * 2011-01-05 2015-07-29 株式会社Sumco エピタキシャルウェーハの製造方法、エピタキシャルウェーハ
JP6015127B2 (ja) * 2012-05-23 2016-10-26 株式会社デンソー 半導体装置の製造方法およびそれに用いられる半導体基板
JP6261388B2 (ja) 2014-03-05 2018-01-17 信越半導体株式会社 半導体エピタキシャルウェーハの製造方法
US10208398B2 (en) 2014-12-02 2019-02-19 Showa Denko K.K. Wafer support, chemical vapor phase growth device, epitaxial wafer and manufacturing method thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4885056A (en) 1988-09-02 1989-12-05 Motorola Inc. Method of reducing defects on semiconductor wafers

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54110783A (en) * 1978-02-20 1979-08-30 Hitachi Ltd Semiconductor substrate and its manufacture
JPS5534454A (en) * 1978-08-31 1980-03-11 Nec Corp Preparation of semiconductor substrate with epitaxial layer
JPS5844725A (ja) * 1981-09-11 1983-03-15 Komatsu Denshi Kinzoku Kk 半導体シリコン基板の製造方法
JPS592317A (ja) * 1982-06-28 1984-01-07 Nec Corp 半導体装置の製造方法
JPS60198811A (ja) * 1984-03-23 1985-10-08 Mitsubishi Electric Corp 半導体装置の製造方法
JPS60246637A (ja) * 1984-05-21 1985-12-06 Mitsubishi Electric Corp 半導体装置の製造方法
JPH0646622B2 (ja) * 1987-06-30 1994-06-15 三菱電機株式会社 半導体基板用シリコンウェハの製造方法
JPH06103678B2 (ja) * 1987-11-28 1994-12-14 株式会社東芝 半導体基板の加工方法
JPH01201922A (ja) * 1988-02-05 1989-08-14 Nec Corp ウェハーの製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4885056A (en) 1988-09-02 1989-12-05 Motorola Inc. Method of reducing defects on semiconductor wafers

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100925359B1 (ko) * 2006-09-06 2009-11-09 가부시키가이샤 섬코 에피택셜 웨이퍼 및 그 제조 방법
WO2010119833A1 (ja) 2009-04-13 2010-10-21 株式会社Sumco シリコンエピタキシャルウェーハの製造方法
DE112010003306T5 (de) 2009-08-19 2012-06-21 Sumco Corp. Verfahren zur Herstellung eines epitaktischen Siliziumwafers
DE112010003306B4 (de) 2009-08-19 2019-12-24 Sumco Corp. Verfahren zur Herstellung eines epitaktischen Siliziumwafers

Also Published As

Publication number Publication date
EP0451855A1 (en) 1991-10-16
JPH03295235A (ja) 1991-12-26
KR920005807A (ko) 1992-04-03

Similar Documents

Publication Publication Date Title
US4276114A (en) Semiconductor substrate and a manufacturing method thereof
JP5018066B2 (ja) 歪Ｓｉ基板の製造方法
JPH0817163B2 (ja) エピタキシャルウェーハの製造方法
KR100348682B1 (ko) 반도체기재의 제조방법
JPH06232141A (ja) 半導体基板の作成方法及び固体撮像装置の製造方法
US6580104B1 (en) Elimination of contaminants prior to epitaxy and related structure
JPWO2005024917A1 (ja) 貼り合わせウェーハの製造方法
KR101364995B1 (ko) 반도체 기판의 제조방법
JP3888416B2 (ja) シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ
JPH06188163A (ja) 半導体装置作製用ＳｉＣ単結晶基板とその製造方法
US6965149B2 (en) Epitaxial semiconductor wafer and a manufacturing method thereof
JP2759594B2 (ja) エピタキシャル基板の製造方法
US6211088B1 (en) Manufacturing method for semiconductor gas-phase epitaxial wafer
JP5347791B2 (ja) 半導体エピタキシャルウエーハの製造方法
JP5338559B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP4573282B2 (ja) エピタキシャルシリコンウェーハの製造方法
JP2010171330A (ja) エピタキシャルウェハの製造方法、欠陥除去方法およびエピタキシャルウェハ
JP3274810B2 (ja) サンドブラストを施した半導体ウエーハの洗浄方法およびこの方法で洗浄した半導体ウエーハ
JP2007073594A (ja) エピタキシャルシリコンウェーハの製造方法
EP0798771A2 (en) Silicon wafer comprising an amorphous silicon layer and method of manufacturing the same by plasma enhanced chemical vapor deposition (PECVD)
JPH05326467A (ja) 半導体基板及びその製造方法
JP2010040638A (ja) Ｓｏｉ基板の製造方法
JP2003197547A (ja) シリコンエピタキシャルウェーハの製造方法
JPS5821854A (ja) 半導体回路素子
JPH05235004A (ja) 半導体基板の製造方法