JPH0646622B2 - 半導体基板用シリコンウェハの製造方法 - Google Patents
半導体基板用シリコンウェハの製造方法Info
- Publication number
- JPH0646622B2 JPH0646622B2 JP62164354A JP16435487A JPH0646622B2 JP H0646622 B2 JPH0646622 B2 JP H0646622B2 JP 62164354 A JP62164354 A JP 62164354A JP 16435487 A JP16435487 A JP 16435487A JP H0646622 B2 JPH0646622 B2 JP H0646622B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon wafer
- semiconductor substrate
- polycrystalline silicon
- silicon layer
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/125—Polycrystalline passivation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ この発明は、半導体基板用シリコンウエハに関し、特
に、表面に多結晶シリコンを堆積させた半導体基板用シ
リコンウエハの製造方法に関する。
に、表面に多結晶シリコンを堆積させた半導体基板用シ
リコンウエハの製造方法に関する。
［従来の技術］ 従来の半導体基板用シリコンウエハでは、第９図に示す
ように、ウエハ本体１の前面のみが露出し、その他の面
については堆積した多結晶シリコン層２によって覆われ
ている。すなわち、従来の半導体基板用シリコンウエハ
では、その機能上必要とされるシリコンウエハ本体１の
背面に堆積した多結晶シリコン層２のみならず、ウエハ
本体１の側面にも多結晶シリコン層２が設けられてい
る。
ように、ウエハ本体１の前面のみが露出し、その他の面
については堆積した多結晶シリコン層２によって覆われ
ている。すなわち、従来の半導体基板用シリコンウエハ
では、その機能上必要とされるシリコンウエハ本体１の
背面に堆積した多結晶シリコン層２のみならず、ウエハ
本体１の側面にも多結晶シリコン層２が設けられてい
る。
前記従来の半導体基板用シリコンウエハは、ウエハ本体
１の全面に化学気相成長法を用いて多結晶シリコン層２
を堆積させ、その後にウエハの前面をメカノケミカルポ
リッシュによって鏡面仕上げする工程によって製造され
ている。
１の全面に化学気相成長法を用いて多結晶シリコン層２
を堆積させ、その後にウエハの前面をメカノケミカルポ
リッシュによって鏡面仕上げする工程によって製造され
ている。
［発明が解決しようとする問題点］ 前記従来の半導体基板用シリコンウエハでは、半導体装
置製造工程中に、シリコンウエハの周辺部の急激な形状
の変化により、ウエハ本体１の周縁部に堆積した多結晶
シリコン層２が剥がれやすい。このため、前記従来の製
造方法によって得られる半導体基板用シリコンウエハで
は、ウエハ本体１の周辺部の多結晶シリコン層２が、発
塵の原因となっていた。
置製造工程中に、シリコンウエハの周辺部の急激な形状
の変化により、ウエハ本体１の周縁部に堆積した多結晶
シリコン層２が剥がれやすい。このため、前記従来の製
造方法によって得られる半導体基板用シリコンウエハで
は、ウエハ本体１の周辺部の多結晶シリコン層２が、発
塵の原因となっていた。
この発明は、上記のような課題を解決するためになされ
たもので、多結晶シリコン層に基づく発塵を防止できる
半導体基板用シリコンウエハの製造方法を提供すること
を目的とする。
たもので、多結晶シリコン層に基づく発塵を防止できる
半導体基板用シリコンウエハの製造方法を提供すること
を目的とする。
［問題点を解決するための手段］ この発明における半導体基板用シリコンウエハの製造方
法は、シリコンウエハ本体の全面に多結晶シリコン層を
形成する工程と、上記シリコンウエハ本体の一主面の上
記多結晶シリコン層を除去する工程と、上記シリコンウ
エハ本体の外周側面全面の多結晶シリコン層をエッチン
グにより除去する工程とを備えている。
法は、シリコンウエハ本体の全面に多結晶シリコン層を
形成する工程と、上記シリコンウエハ本体の一主面の上
記多結晶シリコン層を除去する工程と、上記シリコンウ
エハ本体の外周側面全面の多結晶シリコン層をエッチン
グにより除去する工程とを備えている。
さらに本発明に係る製造方法においては、シリコンウエ
ハ本体の全面に多結晶シリコン層を形成する工程と、上
記シリコンウエハ本体を複数枚厚み方向に重ね合わせシ
リコンウエハ積層体を形成する工程と、上記シリコンウ
エハ積層体の外周側面をエッチングする工程とを備えて
いる。また、シリコンウエハ本体の一主面の多結晶シリ
コン層の研磨による除去は、鏡面仕上げを伴ってもよ
い。また、上記エッチングとしては、たとえば、フッ
酸、硝酸および酢酸からなる混酸への浸漬によるエッチ
ングが採用される。また、上記エッチングは、両端面の
主表面の全面を覆うように保持してエッチングが行なわ
れる。
ハ本体の全面に多結晶シリコン層を形成する工程と、上
記シリコンウエハ本体を複数枚厚み方向に重ね合わせシ
リコンウエハ積層体を形成する工程と、上記シリコンウ
エハ積層体の外周側面をエッチングする工程とを備えて
いる。また、シリコンウエハ本体の一主面の多結晶シリ
コン層の研磨による除去は、鏡面仕上げを伴ってもよ
い。また、上記エッチングとしては、たとえば、フッ
酸、硝酸および酢酸からなる混酸への浸漬によるエッチ
ングが採用される。また、上記エッチングは、両端面の
主表面の全面を覆うように保持してエッチングが行なわ
れる。
［作用］ この発明に係る半導体装置用シリコンウエハの製造方法
では、半導体シリコンウエハ本体の背面のみに多結晶シ
リコン層を有するので、半導体装置製造中にシリコンウ
エハの周辺部の形状が急激に変化しても、周辺部の多結
晶シリコン層が剥がれて発塵の原因となることはない。
では、半導体シリコンウエハ本体の背面のみに多結晶シ
リコン層を有するので、半導体装置製造中にシリコンウ
エハの周辺部の形状が急激に変化しても、周辺部の多結
晶シリコン層が剥がれて発塵の原因となることはない。
［実施例］ 第１図は、４枚の本発明に係る半導体基板用シリコンウ
エハを示している。第１図において、平板状のウエハ本
体１０の背面１０ａには多結晶シリコン層１１が設けら
れている。また、ウエハ本体１０の前面１０ｂおよび側
面１０ｃには、多結晶シリコン層１１は設けられておら
ずウエハ本体１０の表面が露出している。
エハを示している。第１図において、平板状のウエハ本
体１０の背面１０ａには多結晶シリコン層１１が設けら
れている。また、ウエハ本体１０の前面１０ｂおよび側
面１０ｃには、多結晶シリコン層１１は設けられておら
ずウエハ本体１０の表面が露出している。
このため、このシリコンウエハを使用すれば、半導体装
置製造工程中に、シリコンウエハ周辺部の形状の急激な
変化により、周辺部の多結晶シリコン層が剥がれやすく
なるという従来の不具合は発生しない。このため、シリ
コンウエハ周辺部の多結晶シリコン層による発塵の問題
は解消される。
置製造工程中に、シリコンウエハ周辺部の形状の急激な
変化により、周辺部の多結晶シリコン層が剥がれやすく
なるという従来の不具合は発生しない。このため、シリ
コンウエハ周辺部の多結晶シリコン層による発塵の問題
は解消される。
次に、第１図に示す半導体基板用シリコンウエハの製造
方法を説明する。
方法を説明する。
まず、単結晶の平板状のウエハ本体１０を、第２図に示
すような化学気相成長装置にセットする。第２図におい
て、ウエハ本体１０は石英チューブ１２内に配置された
石英ボート１３に間隔を隔てて載置されている。第２図
の石英チューブ１２内に、ソースガスであるＳｉＨ4と
キャリアガスであるＮ2の混合気体を導入し、化学気相
成長法により多結晶シリコンをウエハ本体１０の表面に
堆積させる。これによってウエハ本体１０の全面が多結
晶シリコン層１１で覆われた第３図に示すようなシリコ
ンウエハを製造する。
すような化学気相成長装置にセットする。第２図におい
て、ウエハ本体１０は石英チューブ１２内に配置された
石英ボート１３に間隔を隔てて載置されている。第２図
の石英チューブ１２内に、ソースガスであるＳｉＨ4と
キャリアガスであるＮ2の混合気体を導入し、化学気相
成長法により多結晶シリコンをウエハ本体１０の表面に
堆積させる。これによってウエハ本体１０の全面が多結
晶シリコン層１１で覆われた第３図に示すようなシリコ
ンウエハを製造する。
得られた複数枚のシリコンウエハを、第４図に示すよう
に厚み方向に重ね合わせ、シリコンウエハの主面の面積
以上の保持面積を持つポリテトラフルオロエチレン（以
下、ＰＴＦＥと称す）製の保持具で保持する。保持具１
４に固定されたシリコンウエハを、第５図に示すような
エッチング槽１５に溜められた混酸１６内に浸漬する。
混酸１６は、たとえばフッ酸、硝酸および酢酸の混合液
からなる。また、エッチング槽１５はＰＴＦＥ製の槽で
ある。混酸１６内に浸漬させられたシリコンウエハは、
その側面だけが混酸に接触することから、シリコンウエ
ハの側面に位置する多結晶シリコン層１１のみがエッチ
ングされ、ウエハ本体１０の側面１０ｃが第６図に示す
ように露出する。これによって、周辺部のみの多結晶シ
リコン層１１が除かれたシリコンウエハを得ることがで
きる。
に厚み方向に重ね合わせ、シリコンウエハの主面の面積
以上の保持面積を持つポリテトラフルオロエチレン（以
下、ＰＴＦＥと称す）製の保持具で保持する。保持具１
４に固定されたシリコンウエハを、第５図に示すような
エッチング槽１５に溜められた混酸１６内に浸漬する。
混酸１６は、たとえばフッ酸、硝酸および酢酸の混合液
からなる。また、エッチング槽１５はＰＴＦＥ製の槽で
ある。混酸１６内に浸漬させられたシリコンウエハは、
その側面だけが混酸に接触することから、シリコンウエ
ハの側面に位置する多結晶シリコン層１１のみがエッチ
ングされ、ウエハ本体１０の側面１０ｃが第６図に示す
ように露出する。これによって、周辺部のみの多結晶シ
リコン層１１が除かれたシリコンウエハを得ることがで
きる。
次に、得られたシリコンウエハにメカノケミカルポリッ
シュ工程を施す。第７図は、研摩装置を示しており、中
心の回転軸２１の下端には円板状のセラミックプレート
２２が一体的に取付けられている。周辺部の多結晶シリ
コン層１１が除去されたシリコンウエハをセラミックプ
レート２２の下面にワックス２３を用いて固定する。こ
の場合の固定姿勢は、セラミックプレート２２側がシリ
コンウエハの背面に対応する姿勢である。次いで、シリ
コンウエハを固定したセラミックプレート２２を研摩布
２４の上に載せ、シリコンウエハと研摩布２４の間に研
摩剤２５を流し込みながらセラミックプレート２２を回
転させる。これにより、シリコンウエハの前面を鏡面研
摩する。これによって、第１図に示すようなウエハ本体
１０の背面１０ａのみに多結晶シリコン層１１が設けら
れ、前面１０ｂおよび側面１０ｃには多結晶シリコン層
１１が設けられていない半導体基板用シリコンウエハが
得られる。
シュ工程を施す。第７図は、研摩装置を示しており、中
心の回転軸２１の下端には円板状のセラミックプレート
２２が一体的に取付けられている。周辺部の多結晶シリ
コン層１１が除去されたシリコンウエハをセラミックプ
レート２２の下面にワックス２３を用いて固定する。こ
の場合の固定姿勢は、セラミックプレート２２側がシリ
コンウエハの背面に対応する姿勢である。次いで、シリ
コンウエハを固定したセラミックプレート２２を研摩布
２４の上に載せ、シリコンウエハと研摩布２４の間に研
摩剤２５を流し込みながらセラミックプレート２２を回
転させる。これにより、シリコンウエハの前面を鏡面研
摩する。これによって、第１図に示すようなウエハ本体
１０の背面１０ａのみに多結晶シリコン層１１が設けら
れ、前面１０ｂおよび側面１０ｃには多結晶シリコン層
１１が設けられていない半導体基板用シリコンウエハが
得られる。
なお、前記実施例では面取りを行なっていないシリコン
ウエハについて説明したが、第８図に示すような面取り
を行なったシリコンウエハであっても本発明を同様に実
施することができる。
ウエハについて説明したが、第８図に示すような面取り
を行なったシリコンウエハであっても本発明を同様に実
施することができる。
［発明の効果］ この発明に係る半導体基板用シリコンウエハの製造方法
によれば、多結晶シリコン層がシリコンウエハ本体の背
面にのみ設けられた半導体基板用シリコンウエハを得る
ことができる。これにより、半導体装置製造工程中にシ
リコンウエハ周辺部の形状の急激な変化により周辺部の
多結晶シリコンが剥がれて発塵の原因となってしまうと
いう従来の問題点は解消される。
によれば、多結晶シリコン層がシリコンウエハ本体の背
面にのみ設けられた半導体基板用シリコンウエハを得る
ことができる。これにより、半導体装置製造工程中にシ
リコンウエハ周辺部の形状の急激な変化により周辺部の
多結晶シリコンが剥がれて発塵の原因となってしまうと
いう従来の問題点は解消される。
第１図は本発明に係る半導体基板用シリコンウエハの側
面図、第２図は化学気相成長法を施すための装置の縦断
面略図、第３図はシリコンウエハの製造途中の状態を示
す縦断面図、第４図はエッチング工程で使用される保持
具の縦断面図、第５図はエッチング工程の実施状態を示
す縦断面図、第６図はエッチング工程終了時のシリコン
ウエハの縦断面図、第７図は研摩装置の縦断面図、第８
図は別の実施例に係るシリコンウエハの側面図、第９図
は従来のシリコンウエハの縦断面図である。 １０はウエハ本体、１１は多結晶シリコン層である。
面図、第２図は化学気相成長法を施すための装置の縦断
面略図、第３図はシリコンウエハの製造途中の状態を示
す縦断面図、第４図はエッチング工程で使用される保持
具の縦断面図、第５図はエッチング工程の実施状態を示
す縦断面図、第６図はエッチング工程終了時のシリコン
ウエハの縦断面図、第７図は研摩装置の縦断面図、第８
図は別の実施例に係るシリコンウエハの側面図、第９図
は従来のシリコンウエハの縦断面図である。 １０はウエハ本体、１１は多結晶シリコン層である。
Claims (4)
- 【請求項１】シリコンウエハ本体の全面に多結晶シリコ
ン層を形成する工程と、 前記シリコンウエハ本体の一主面の前記多結晶シリコン
層を除去する工程と、 前記シリコンウエハ本体の外周側面全面の多結晶シリコ
ン層をエッチングにより除去する工程と、を備えた半導
体基板用シリコンウエハの製造方法。 - 【請求項２】シリコンウエハ本体の全面に多結晶シリコ
ン層を形成する工程と、 前記シリコンウエハ本体を複数枚厚み方向に重ね合わせ
シリコンウエハ積層体を形成する工程と、 前記シリコンウエハ積層体の外周側面をエッチングする
工程と、 を備えた半導体基板用シリコンウエハの製造方法。 - 【請求項３】前記シリコンウエハ本体の一主面の前記多
結晶シリコン層を除去する工程が、研磨による除去によ
り鏡面仕上を伴う特許請求の範囲第１項に記載の半導体
基板用シリコンウエハの製造方法。 - 【請求項４】前記シリコンウエハ積層体の外周側面をエ
ッチングする工程において、両端面の主表面の全面を覆
うように保持してエッチングを行なう特許請求の範囲第
２項記載の半導体基板用シリコンウエハの製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62164354A JPH0646622B2 (ja) | 1987-06-30 | 1987-06-30 | 半導体基板用シリコンウェハの製造方法 |
| US07/213,495 US4876224A (en) | 1987-06-30 | 1988-06-30 | Silicon wafer for a semiconductor substrate and the method for making the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62164354A JPH0646622B2 (ja) | 1987-06-30 | 1987-06-30 | 半導体基板用シリコンウェハの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS648610A JPS648610A (en) | 1989-01-12 |
| JPH0646622B2 true JPH0646622B2 (ja) | 1994-06-15 |
Family
ID=15791556
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62164354A Expired - Fee Related JPH0646622B2 (ja) | 1987-06-30 | 1987-06-30 | 半導体基板用シリコンウェハの製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4876224A (ja) |
| JP (1) | JPH0646622B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0817163B2 (ja) * | 1990-04-12 | 1996-02-21 | 株式会社東芝 | エピタキシャルウェーハの製造方法 |
| US6066030A (en) * | 1999-03-04 | 2000-05-23 | International Business Machines Corporation | Electroetch and chemical mechanical polishing equipment |
| DE10027931C1 (de) | 2000-05-31 | 2002-01-10 | Infineon Technologies Ag | Verfahren zur rückseitigen elektrischen Kontaktierung eines Halbleitersubstrats während seiner Bearbeitung |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3923567A (en) * | 1974-08-09 | 1975-12-02 | Silicon Materials Inc | Method of reclaiming a semiconductor wafer |
| US4053335A (en) * | 1976-04-02 | 1977-10-11 | International Business Machines Corporation | Method of gettering using backside polycrystalline silicon |
| US4608095A (en) * | 1983-02-14 | 1986-08-26 | Monsanto Company | Gettering |
| US4608096A (en) * | 1983-04-04 | 1986-08-26 | Monsanto Company | Gettering |
| US4666532A (en) * | 1984-05-04 | 1987-05-19 | Monsanto Company | Denuding silicon substrates with oxygen and halogen |
| US4622082A (en) * | 1984-06-25 | 1986-11-11 | Monsanto Company | Conditioned semiconductor substrates |
| US4659400A (en) * | 1985-06-27 | 1987-04-21 | General Instrument Corp. | Method for forming high yield epitaxial wafers |
-
1987
- 1987-06-30 JP JP62164354A patent/JPH0646622B2/ja not_active Expired - Fee Related
-
1988
- 1988-06-30 US US07/213,495 patent/US4876224A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS648610A (en) | 1989-01-12 |
| US4876224A (en) | 1989-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6428620B1 (en) | Substrate processing method and apparatus and SOI substrate | |
| CN1099699C (zh) | 用粘贴法制造soi基片的方法及soi基片 | |
| US6448155B1 (en) | Production method of semiconductor base material and production method of solar cell | |
| EP0940483A2 (en) | Anodizing method and apparatus and semiconductor substrate manufacturing method | |
| JPH07101679B2 (ja) | 電子デバイス用ウエハ，ウエハ用棒状基材および電子デバイス | |
| JPH1022184A (ja) | 基板張り合わせ装置 | |
| US4180422A (en) | Method of making semiconductor diodes | |
| JP2003203899A (ja) | エピタキシャルウエーハ用シリコン単結晶基板の製造方法およびその装置 | |
| JPH0646622B2 (ja) | 半導体基板用シリコンウェハの製造方法 | |
| US3698947A (en) | Process for forming monocrystalline and poly | |
| JP3472197B2 (ja) | 半導体基材及び太陽電池の製造方法 | |
| WO2000001009A1 (en) | Dielectric separation wafer and production method thereof | |
| JP3175619B2 (ja) | 半導体基板の製造方法 | |
| JP4066881B2 (ja) | 表面処理方法、シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ | |
| JP3945130B2 (ja) | 張り合わせ誘電体分離ウェーハの製造方法 | |
| JPH02185032A (ja) | エッチング方法及びエッチング装置 | |
| JPS61234547A (ja) | 半導体基板の製造方法 | |
| JP2011187887A (ja) | エピタキシャルウエハの製造方法 | |
| JP4598413B2 (ja) | 貼り合わせウエーハの製造方法及び貼り合わせウエーハの酸化膜除去用治具 | |
| JP2592281B2 (ja) | 半導体装置の製造方法 | |
| JPS58171563A (ja) | チユ−ブ型プラズマｃｖｄ装置 | |
| JPH03127833A (ja) | 半導体集積回路基板の製造方法 | |
| JPH0878513A (ja) | 半導体ウェーハホルダー及び半導体製造装置 | |
| JP2608443B2 (ja) | 半導体ウエハの製造方法 | |
| JP4951580B2 (ja) | 半導体ウエハの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |