JP3175619B2

JP3175619B2 - 半導体基板の製造方法

Info

Publication number: JP3175619B2
Application number: JP05345297A
Authority: JP
Inventors: 論村松
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1997-03-07
Filing date: 1997-03-07
Publication date: 2001-06-11
Anticipated expiration: 2017-03-07
Also published as: JPH10256200A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体基板の構造と
その製造方法に関し、特にステージとの密着性を軽減さ
せるための構造とその製造方法に関する。

【０００２】

【従来の技術】半導体装置の微細化に伴い、半導体基板
となるＳｉウェーハの画面（主表面および裏面）にはよ
り高い平坦度が要求されている。このため、半導体基板
の平坦度を向上させるために、半導体基板の画面を鏡面
加工する方法が提案されている（文献例：シリコン結晶
・ウェーハ技術の課題、リアライズ社、１０９ベ一
ジ）。この加工方法を用いることで、半導体基板の平坦
度は向上し、半導体装置の製造歩留りは向上する。

【０００３】上述の従来技術に従った両面研磨された半
導体基板の製造方法を図４、図５を用いて説明する。図
４は第１の従来例の半導体基板の製造行程の説明図であ
り、（ａ）はフローチャート、（ｂ）は（ａ）の各ステ
ップに対応した半導体基板の模式図であり、Ｓ４１とＳ
４２に対応する図は斜視図、Ｓ４３以降に対応する図は
断面図である。図中符号４１はＳｉ単結晶インゴット、
４２は半導体基板、Ｓ４１〜Ｓ４６は各ステップであ
る。

【０００４】Ｓｉ単結晶インゴット４１を外径研削によ
り円柱形に加工する（Ｓ４１）。次にこの円柱形のＳｉ
単結晶インゴット４１を各ブロック毎に切断し、次に、
切断されたブロックをスライスして半導体基板４２を切
り出す（Ｓ４２）。そして、この半導体基板４２の周辺
部の角を落とすための面取り加工（ベベリング）を行う
（Ｓ４３）。その後、機械研磨（ラッピング）を行うこ
とで面取り加工が行われた半導体基板４２の面部の凹凸
を無くし、平行度を高める（Ｓ４４）。そして、エッチ
ング工程により半導体基板４２の表面層に形成されたダ
メ−ジ層をエッチングして除去する（Ｓ４５）。その
後、この半導体基板４２の表面および裏面側を鏡面状に
するための機械的化学的研磨を行う（Ｓ４６）。この機
械的化学的研磨工程は片面ずつ研磨する方法と両面を同
時に研磨する方法とがあるが、半導体基板の平坦度を上
げることと、工程数を削減させることを目的として両面
を同時に研磨する方法かが望ましい。以上の製造工程に
よって、両面が鏡面研磨加工された半導体基板が製造さ
れる。

【０００５】この第１の実施例を基に半導体基板の両面
が鏡面研磨加工された半導体基板の主表面にエピタキシ
ャル層を形成した半導体基板の製造方法が提案されてい
る（特願平０８−２６３３２４号公報）。

【０００６】図５は第２の従来例の半導体基板の製造行
程の説明図であり、（ａ）はフローチャート、（ｂ）は
（ａ）の各ステップに対応した半導体基板の模式図であ
り、Ｓ５１とＳ５２に対応する図は斜視図、Ｓ５３以降
に対応する図は断面図である。図中符号５１はＳｉ単結
晶インゴット、５２は半導体基板、５５はブロッキング
層、５６はエピタキシャル成長層、Ｓ５１〜Ｓ５８は各
ステップである。

【０００７】Ｓｉ単結晶インゴット５１を外径研削によ
り円柱形に加工をする（Ｓ５１）。次にこの円柱形のＳ
ｉ単結晶インゴット５１を各ブロック毎に切断し、次
に、切断されたブロックをスライスして半導体基板５２
を切り出す（Ｓ５２）。そして、この半導体基板５２の
周辺部の角を落とすための面取り加工（ベベリング）を
行う（Ｓ５３）。その後、機械研磨（ラッピング）を行
うことで面取り加工が行われた半導体基板５２の面部の
凹凸を無くし、平行度を高める（Ｓ５４）。そして、エ
ッチング工程により半導体基板５２の表面層に形成され
たダメ−ジ層をエッチングして除去する（Ｓ５５）。そ
の後、この半導体基板５２の表面および裏面側を鏡面状
にするための機械的化学的研磨を行い、その後熱酸化法
や、ＣＶＤ法等によりＳｉＯ₂ 等のブロッキング膜５５
を半導体基板５２に形成する（Ｓ５６）。次にブロッキ
ング膜５３で覆われた半導体基板５２の表面側のブロッ
キング膜５５のみをフッ化水素酸等の薬液を用いて除去
する（Ｓ５７）。その後、この半導体基板にエピタキシ
ャル成長層５６を形成し、両面が鏡面研磨されたエピタ
キシャル半導体基板が作製される。

【０００８】

【発明が解決しようとする課題】ところで、半導体基板
の両面が鏡面研磨された半導体基板においては、裏面側
も鏡面であるため、表面側の平坦度が向上すると同時に
裏面側の平坦度も向上する。

【０００９】一方、半導体装置の製造工程において、ド
ライエッチング工程等に代表されるプラズマプロセスに
関しては、半導体基板中に電荷が溜まるチャージアップ
現象を利用しステージに半導体基板を固定する（静電式
吸着法）。

【００１０】ここで、両面が鏡面研磨された半導体基板
を静電式吸着法によりステージに固定した場合に、裏面
側の平坦度が高いためにステージとの密着性が通常の場
合よりも増加してしまう。その結果、ステージから半導
体基板が剥がれにくくなり、次行程への搬送時にトラブ
ルを生じさせてしまうことがある。

【００１１】本発明の目的は、半導体装置の製造工程に
おいて、静電式吸着法によりステージに固定する場合
に、ステージとの密着性を軽減させ、搬送時のトラブル
を低減させ、製造歩留りを向上させる半導体基板とその
製造方法を提供することにある。

【００１２】

【課題を解決するための手段】本発明の半導体基板の製
造方法は、半導体単結晶インゴットの外径を所望の寸法
に研削する研削工程と、研削された半導体単結晶インゴ
ットをブロックに切断後所望の厚さにスライスして半導
体基板を形成する切断・スライス工程と、面取り加工に
より半導体基板の周辺部の角を落すベベリング工程と、
機械研磨により半導体基板の両面の凹凸を除去して平行
度を高めるラッピング工程と、半導体基板の表面層に形
成されたダメージ層をエッチングにより除去するダメー
ジ層エッチング工程と、機械的化学的研磨によって半導
体基板の主表面および裏面を鏡面とする鏡面研磨工程
と、熱酸化法やＣＶＤ法を含む膜形成法で半導体基板の
外面にブロッキング層を形成する膜形成工程と、半導体
基板の表面側に形成されたブロッキング層をエッチング
により除去する膜エッチング工程と、ブロッキング層の
除去された半導体基板の表面にエピタキシャル層を形成
するエピタキシャル層形成工程により、両面が鏡面加工
されたエピタキシャル半導体基板を製造する、半導体基
板の製造方法において、スライス工程と鏡面研磨工程の
間のいずれかの工程の間に、半導体基板の裏面に所望の
形状で所望の配置に溝を形成する溝加工工程を有する。

【００１３】

【００１４】

【００１５】

【００１６】

【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。図１は本発明の第１の実施
の形態の半導体基板の製造行程の説明図であり、（ａ）
はフローチャート、（ｂ）は（ａ）の各ステップに対応
した半導体基板の模式図であり、Ｓ１１とＳ１２に対応
する図は斜視図、Ｓ１３以降に対応する図は断面図であ
る。図中符号１１は半導体単結晶インゴット、１２は半
導体基板、１３は溝、Ｓ１１〜Ｓ１６は各ステップであ
る。図２は本発明の実施の形態の半導体基板の裏面の溝
構造を示す模式的平面図であり、（ａ）は格子状の溝、
（ｂ）は同心円状の溝、（ｃ）は中心部に溝のない格子
状の溝を示し、図中符号２２は半導体基板、２３は溝
（格子状）、２４は溝（同心円状）である。

【００１７】半導体単結晶インゴット１１を外径研削に
より円柱形に加工をする（外径研削工程）（Ｓ１１）。
次にこの円柱形の半導体単結晶インゴット１１を各ブロ
ック毎に切断し、次に、切断されたブロックをスライス
して半導体基板１２を切り出す（切断・スライス工程）
（Ｓ１２）。

【００１８】この後、半導体基板１２の裏面側に、図２
（ａ）に示したような格子状の溝１３をダイシングやエ
ッチングにより形成する（溝形成工程）。溝の深さとし
ては、１００〜５００μｍ程度として溝を形成する。こ
の深さに関しては、最終的に鏡面研磨された状態でも溝
が残っているだけの深さであるのと同時に、真空チャッ
クを用いて半導体基板を搬送する際に半導体基板が真空
で吸着されるだけの溝の深さである必要性があり、半導
体基板加工完了時のこの深さは通常およそ１５０μｍ程
度であることが望ましい。この範囲内で溝が形成される
ためには、加工設計の仕様により決定されるが、通常１
００〜５００μｍの溝を予め形成しておくことが必要と
なる。

【００１９】溝同士の間隔に関しては、広い場合では、
数ｍｍから数十ｍｍ程度とし、半導体基板の主表面に形
成される半導体装置の大きさ（チップサイズ）と等しい
もの、あるいはその整数倍とし、個々の半導体装置が形
成される位置と一致した場所の裏面側にこの溝を形成す
ることが望ましい。

【００２０】一方、半導体装置の製造工程、構造等によ
ってはプラズマプロセス時のチャージアップ量が大き
く、数ｍｍから数十ｍｍの間隔ではステージとの密着性
の低減効果が余り望めないことも生じる。この場合には
半導体装置の個々の大きさ（チップサイズ）よりも溝の
間隔を狭めることが必要となる。この場合には、数百μ
ｍ間隔にまで狭めることもある。そして、この半導体基
板１２の周辺部の角を落とすための面取り加工を行う
（ベベリング工程）（Ｓ１３）。

【００２１】その後、機械研磨を行うことで面取り加工
が行われた半導体基板１２の面部の凹凸を無くし、平行
度を高める（ラッピング工程）（Ｓ１４）。そして、半
導体基板１２の表面層に形成されたダメ−ジ層をエッチ
ングして除去する（エッチング工程）（Ｓ１５）。その
後、この半導体基板１２の表面および裏面側を鏡面状に
するための機械的化学的研磨を行う（鏡面研磨工程）
（Ｓ１６）。この機械的化学的研磨工程は片面ずつ研磨
する方法と両面を同時に研磨する方法とがあるが、半導
体基板の平坦度を上げることと、工程数を削減させるこ
とを目的として両面を同時に研磨する方法かが望まし
い。

【００２２】以上の製造工程によって、半導体基板の両
面が鏡面研磨加工され、かつ裏面に溝を有する半導体基
板が製造される。

【００２３】本発明の第２の実施の形態では、第１の実
施の形態では格子状であった溝の配置を、図２（ｂ）に
示すように半導体基板２２の中心と同一の中心を有する
同心円状の配置に形成する。その他の工程は第１の実施
の形態と同じなので説明を省略する。

【００２４】第２の実施の形態における溝の形状の場
合、多くの真空チャックが同心円状に溝を切った真空チ
ャックであることから、この様な同心円状の形状とする
ことによって、１５０μｍ以上の溝の深さがある場合で
も真空状態が維持でき、半導体基板の搬送の際に吸着ト
ラブルが生じない。

【００２５】本発明の第３の実施の形態では、第１の実
施の形態では裏面全体に配置されていた格子状の溝が、
図２（ｃ）に示すように半導体基板の中央部には形成さ
れていない。その他の工程は第１の実施の形態と同じな
ので説明を省略する。

【００２６】第３の実施の形態における溝の形状と配置
の場合、溝を形成しない部分が半導体基板の中心部にあ
ることで、１５０μｍ以上の溝の深さがある場合でも、
真空チャックを用いた半導体基板の搬送の際に、半導体
基板の中央部で真空状態が維持でき吸着の際のトラブル
が生じない。

【００２７】本発明の第４の実施の形態では、第１から
第３の実施の形態の半導体基板の主表面にエピタキシャ
ル成長層が形成されている。

【００２８】図３は第４の実施の形態の半導体基板の製
造行程の説明図であり、（ａ）はフローチャート、
（ｂ）は（ａ）の各ステップに対応した半導体基板の模
式図でありＳ３１とＳ３２に対応する図は斜視図、Ｓ３
３以降に対応する図は断面図である。図中符号３１は半
導体単結晶インゴット、３２は半導体基板、３３は溝、
３５はブロッキング層、３６はエピタキシャル成長層、
Ｓ３１〜Ｓ３８は各ステップである。

【００２９】Ｓｉ単結晶インゴット３１を外径研削によ
り円柱形に加工をする（外径研削工程）（Ｓ３１）。次
にこの円柱形のＳｉ単結晶インゴット３１を各ブロック
毎に切断し、次に、切断されたブロックをスライスして
半導体基板３２を切り出す（切断・スライス工程）（Ｓ
３２）。

【００３０】切り出された半導体基板３２に対して、第
１の実施の形態、第２の実施の形態あるいは第３の実施
の形態と同様な溝３３を半導体基板３２の裏面に形成す
る（溝形成工程）。そして、この半導体基板３２の周辺
部の角を落とすための面取り加工を行う（ベベリング工
程）（Ｓ３３）。その後、機械研磨を行うことで面取り
加工が行われた半導体基板３２の面部の凹凸を無くし、
平行度を高める（ラッピング工程）（Ｓ３４）。そし
て、半導体基板３２の表面層に形成されたダメ−ジ層を
エッチングして除去する（エッチング工程）（Ｓ３
５）。その後、この半導体基板３２の表面および裏面側
を鏡面状にするための機械的化学的研磨を行い（鏡面研
磨工程）、その後熱酸化法や、ＣＶＤ法等によりＳｉＯ
₂ 等のブロッキング膜３５を半導体基板３２に形成する
（膜形成工程）（Ｓ３６）。次にブロッキング膜３３で
覆われた半導体基板３２の表面側のブロッキング膜３３
のみをフッ化水素酸等の薬液を用いて除去する（膜エッ
チング工程）（Ｓ３７）。その後、この半導体基板にエ
ピタキシャル成長層３５を形成し（エピタキシャル層形
成工程）（Ｓ３８）、両面が鏡面研磨加工され、かつ裏
面に溝を有するエピタキシャル半導体基板が製造され
る。

【００３１】

【発明の効果】以上説明したように、本発明により製造
された半導体基板は、半導体基板の裏面に多数の溝を有
しているために、裏面に溝を有していない鏡面加工され
た半導体基板と比較してプラズマプロセスでの静電式吸
着ステージとの密着性が低減できる。そのため、プラズ
マプロセス終了後にステージから剥がれ易くなり、次行
程への搬送の際のトラブルが無くなるという効果があ
る。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態の半導体基板の製造
行程の説明図である。（ａ）はフローチャートである。
（ｂ）は（ａ）の各ステップに対応した半導体基板の模
式的斜視図および断面図である。

【図２】本発明の実施の形態の半導体基板の裏面の溝構
造を示す模式的平面図である。（ａ）は格子状の溝を示
す。（ｂ）は同心円状の溝を示す。（ｃ）は中心部に溝
のない格子状の溝を示す。

【図３】本発明の第４の実施の形態の半導体基板の製造
行程の説明図である。（ａ）はフローチャートである。
（ｂ）は（ａ）の各ステップに対応した半導体基板の模
式的斜視図および断面図である。

【図４】第１の従来例の半導体基板の製造行程の説明図
である。（ａ）はフローチャートである。（ｂ）は
（ａ）の各ステップに対応した半導体基板の模式的斜視
図および断面図である。

【図５】第２の従来例の半導体基板の製造行程の説明図
である。（ａ）はフローチャートである。（ｂ）は
（ａ）の各ステップに対応した半導体基板の模式的斜視
図および断面図である。

【符号の説明】

１１、３１半導体単結晶インゴット１２、２２、３２、４２、５２半導体基板１３、３３溝２３溝（格子状）２４溝（同心円状）３５、５５ブロッキング層３６、５６エピタキシャル成長層４１、５１Ｓｉ単結晶インゴットＳ１１〜Ｓ１６、Ｓ３１〜Ｓ３８、Ｓ４１〜４６、Ｓ５
１〜５８各ステップ

フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 21/304 H01L 21/02 H01L 21/205 H01L 21/68

Claims

(57)【特許請求の範囲】

【請求項１】半導体単結晶インゴットの外径を所望の
寸法に研削する研削工程と、研削された前記半導体単結
晶インゴットをブロックに切断後所望の厚さにスライス
して半導体基板を形成する切断・スライス工程と、面取
り加工により前記半導体基板の周辺部の角を落すベベリ
ング工程と、機械研磨により前記半導体基板の両面の凹
凸を除去して平行度を高めるラッピング工程と、前記半
導体基板の表面層に形成されたダメージ層をエッチング
により除去するダメージ層エッチング工程と、機械的化
学的研磨によって前記半導体基板の主表面および裏面を
鏡面とする鏡面研磨工程と、熱酸化法やＣＶＤ法を含む
膜形成法で前記半導体基板の外面にブロッキング層を形
成する膜形成工程と、前記半導体基板の表面側に形成さ
れた前記ブロッキング層をエッチングにより除去する膜
エッチング工程と、ブロッキング層の除去された前記半
導体基板の表面にエピタキシャル層を形成するエピタキ
シャル層形成工程により、両面が鏡面加工されたエピタ
キシャル半導体基板を製造する、半導体基板の製造方法
において、前記スライス工程と前記鏡面研磨工程の間のいずれかの
工程の間に、前記半導体基板の裏面に所望の形状で所望
の配置に溝を形成する溝加工工程を有する、ことを特徴
とする半導体基板の製造方法。