JP2003124147A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2003124147A
JP2003124147A JP2001317098A JP2001317098A JP2003124147A JP 2003124147 A JP2003124147 A JP 2003124147A JP 2001317098 A JP2001317098 A JP 2001317098A JP 2001317098 A JP2001317098 A JP 2001317098A JP 2003124147 A JP2003124147 A JP 2003124147A
Authority
JP
Japan
Prior art keywords
silicon wafer
semiconductor
silicon
central portion
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001317098A
Other languages
English (en)
Inventor
Koichi Meguro
弘一 目黒
Keisuke Fukuda
恵介 福田
Yuzo Shimobetsupu
祐三 下別府
Takao Ono
貴雄 大野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2001317098A priority Critical patent/JP2003124147A/ja
Priority to US10/066,707 priority patent/US20030073264A1/en
Publication of JP2003124147A publication Critical patent/JP2003124147A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)

Abstract

(57)【要約】 【課題】 半導体装置の製造方法に関し、半導体基板を
薄くしても半導体基板に反りが生じないようにすること
を目的とする。 【解決手段】 複数の半導体素子１６が形成された第１
の表面１２と該第１の表面とは反対側の第２の表面１４
とを有するシリコンウエハ１０の該第２の表面を、中央
部分１０ａと該中央部分より厚い周辺部分１０ｂとが形
成されるように、削る工程と、シリコンウエハ１０を複
数の半導体素子１６に分離する工程とを備えた構成とす
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に関する。
【０００２】
【従来の技術】従来、半導体装置は、例えばシリコンウ
エハ（半導体基板）の第１の表面に複数の半導体素子を
形成し、このシリコンウエハをダイシングして半導体素
子（シリコンチップ）毎に分離することにより形成され
る。シリコンウエハへの半導体素子の形成工程と、ダイ
シング工程との間には、分離されたシリコンチップが所
定の厚さになるようにシリコンウエハを削る工程があ
る。シリコンウエハを削るのに際しては、シリコンウエ
ハの一方の表面に保護テープを貼り、それからシリコン
ウエハの反対側の表面を砥石等により研削する。
【０００３】特開２０００−２６０６７０号公報は、シ
リコンウエハへの集積回路形成プロセスの間又は前に、
シリコンウエハの中央部分をエッチングして、シリコン
ウエハの周辺部分が中央部分よりも厚くなるようにする
ことを開示している。しかし、シリコンウエハは集積回
路形成プロセスの間には真空吸着や静電吸着等により保
持されてハンドリングされ、あるいは搬送されるので、
シリコンウエハはある程度の厚さを有する必要があり、
シリコンウエハを薄くしてしまうとシリコンウエハを真
空吸着ヘッドや静電吸着ヘッド等により保持することが
できなくなる。従って、この公報に記載されたように最
初にシリコンウエハを薄くし、それから範囲導体素子を
形成する方法は特別の半導体装置を製造する場合にしか
応用できない。
【０００４】
【発明が解決しようとする課題】従って、好ましくは、
シリコンウエハは集積回路形成プロセスの間にはある程
度の厚さを有し、集積回路形成プロセスが終了した後に
所望の厚さに削られる。シリコンウエハを削るために、
保護テープがシリコンウエハに貼られ、集積回路形成プ
ロセスによって形成された半導体素子を保護しながら、
シリコンウエハの半導体素子が形成された側とは反対側
の表面が研削される。
【０００５】最近、シリコンウエハ及びシリコンチップ
をますます薄くする要求がある。しかし、シリコンウエ
ハが薄くなるにつれて、シリコンウエハに反りが発生す
るという問題点が生じた。特に、保護テープがシリコン
ウエハに貼られた状態で、シリコンウエハの半導体素子
が形成された側とは反対側の表面を研削したときに、シ
リコンウエハに反りが発生しやすいという問題点が生じ
た。シリコンウエハが反ると、その後でシリコンウエハ
をハンドリングしたり、搬送したりするのが難しくな
る。
【０００６】本発明の目的は半導体基板を薄くしても半
導体基板に反りが生じないようにした半導体装置の製造
方法を提供することである。
【０００７】
【課題を解決するための手段】本発明による半導体装置
の製造方法は、複数の半導体素子が形成された第１の表
面と該第１の表面とは反対側の第２の表面とを有する半
導体基板の該第２の表面を、中央部分と該中央部分より
厚い周辺部分とが形成されるように、削る工程と、該半
導体基板を複数の半導体素子に分離する工程とを備えた
ことを特徴とするものである。
【０００８】この構成によれば、半導体基板の周辺部分
は中央部分よりも厚くなっているので、半導体基板全体
が中央部分と同じ厚さになる場合よりも半導体基板の機
械的強度が高く、半導体基板は反りにくくなる。半導体
基板に保護テープが貼られている場合にも、半導体基板
は反りにくくなる。半導体基板の中央部分は複数の半導
体素子が形成された領域であり、半導体基板の周辺部分
は半導体素子が形成されていない領域である。半導体基
板の周辺部分は半導体素子毎に分離する工程において除
去される。
【０００９】
【発明の実施の形態】以下本発明の実施例について図面
を参照して説明する。図７を参照して半導体装置の製造
方法の典型的な一連の工程の例を説明する。
【００１０】図７（Ａ）は集積回路形成プロセスが実施
されたシリコンウエハ（半導体基板）１０を示す図であ
る。シリコンウエハ１０は第１の表面１２と第２の表面
１４とを有する。シリコンウエハ１０の第１の表面１２
には集積回路形成プロセスによって複数の半導体素子１
６が形成されている。半導体素子１６は後で述べるダイ
シングによってシリコンチップに分離される部分であ
る。
【００１１】図７（Ｂ）において、保護テープ１８が半
導体素子１６が形成されているシリコンウエハ１０の第
１の表面１２に貼られる。保護テープ１８はシリコンウ
エハ１０の形状と一致するようにカットされる。
【００１２】図７（Ｃ）において、保護テープ１８がシ
リコンウエハ１０の第１の表面１２に貼られた状態で、
シリコンウエハ１０の第２の表面１４が削られる。この
例では、回転支持部材２０がシリコンウエハ１０の保護
テープ１８の側を支持した状態で、機械的な加工工具で
あるダイヤモンド砥石２２がシリコンウエハ１０の第２
の表面１４を削る。この間、シリコンウエハ１０の半導
体素子１６が形成されている第１の表面１２は保護テー
プ１８によって保護される。
【００１３】集積回路形成プロセスにおいては、シリコ
ンウエハ１０はある程度の厚さをもつことが必要である
ので、シリコンウエハ１０は所望の厚さよりも厚くなっ
ている。図７（Ｃ）に示されるように、シリコンウエハ
１０は集積回路形成プロセスの後で保護テープ１８を貼
った状態で所定の厚さになるように削られる。
【００１４】図７（Ｄ）において、シリコンウエハ１０
が所定の厚さになるように削られたら、シリコンウエハ
１０の第２の表面１４がダイシングテープ２４に貼ら
れ、保護テープ１８がシリコンウエハ１０の第１の表面
１２から剥がされる。ダイシングテープ２４はウエハリ
ング２６に貼られており、保護テープ１８は例えば両面
接着テープ２８により剥がされる。保護テープ１８を剥
がすためにＵＶ照射を行うこともできる。
【００１５】図７（Ｅ）において、シリコンウエハ１０
はダイシングテープ２４に貼られた状態でダイサー３０
によってダイシングされ、シリコンウエハ１０が複数の
半導体素子（シリコンチップ）１６に分離される。分離
された半導体素子（シリコンチップ）１６はダイシング
テープ２４に接着している。
【００１６】図７（Ｆ）において、分離された半導体素
子（シリコンチップ）１６はリードフレーム３２にダイ
ボンディングされる。この場合、各半導体素子（シリコ
ンチップ）１６はニードル装置３４によってダイシング
テープ２４から剥がされ、吸着ヘッド３６によってリー
ドフレーム３２へ運ばれる。
【００１７】図６は図７（Ｃ）の工程において削られた
従来のシリコンウエハ１０を示す図である。図６におい
ては、シリコンウエハ１０の第２の表面１４が全体的に
削られている。この場合、シリコンウエハ１０が薄い
と、シリコンウエハ１０には反りが生じることがある。
シリコンウエハ１０が保護テープ１８が貼られた状態で
削られると、シリコンウエハ１０は保護テープ１８の応
力を受けてさらに反りが生じやすくなる。シリコンウエ
ハ１０に反りが生じると、その後でシリコンウエハ１０
を従来的な真空吸着ヘッドや静電吸着ヘッド等でハンド
リング、搬送するのが難しくなる。また、シリコンウエ
ハ１０にはナイフエッジＫが形成され、シリコンウエハ
１０にクラックが生じやすく、シリコンウエハ１０が損
傷しやすくなる。従って、シリコンウエハ１０が薄くさ
れても、シリコンウエハ１０に反りが生じないようにす
ることが望まれる。
【００１８】図１は図７に示される半導体装置の製造方
法の一連の工程のうちで本発明において重要なシリコン
ウエハ１０の第２の表面１４を削る工程を説明する図で
ある。図１（Ａ）はシリコンウエハ１０の第２の表面１
４をダイヤモンド砥石２２で削る例を示す図である。図
１（Ｂ）は第２の表面１４が研削されたシリコンウエハ
１０を示す断面図である。図１（Ｃ）は第２の表面１４
が研削されたシリコンウエハ１０を示す斜視図である。
図１（Ｄ）はシリコンウエハ１０の第１の表面１２を示
す図である。
【００１９】シリコンウエハ１０の第２の表面１４は、
シリコンウエハ１０の第１の表面１２に保護テープ１８
が貼られた状態で、ダイヤモンド砥石２２で部分的に研
削される。つまり、シリコンウエハ１０の第２の表面１
４は、中央部分ａと該中央部分１０ａより厚い周辺部分
１０ｂとが形成されるように研削される。保護テープ１
８は例えば古河電工製（ＵＶＳＰ−ＴＹ−Ｂ）からな
る。
【００２０】Ｔは研削前のシリコンウエハ１０の厚さで
あり、且つ周辺部分１０ｂの厚さである。ｔは研削後の
シリコンウエハ１０の中央部分ａの厚さである。Ｄはシ
リコンウエハ１０の直径であり、ｄは中央部分ａが存在
する加工エリアの直径である。例えば、Ｄは２００mm、
ｄは１９２mm、Ｔは０．７２５mm（７２５μｍ）、ｔは
０．１mm（１００μｍ）である。
【００２１】シリコンウエハ１０の周辺部分１０ｂは中
央部分１０ａよりも厚くなっているので、シリコンウエ
ハ１０全体が中央部分１０ａと同じ厚さになる場合より
もシリコンウエハ１０の機械的強度が高い。従って、シ
リコンウエハ１０の中央部分１０ａがかなり薄くなって
も、またシリコンウエハ１０に保護テープ１８が貼られ
ていても、シリコンウエハ１０は反りにくくなる。本発
明によれば、シリコンウエハ１０の中央部分１０ａが
０．１mm（１００μｍ）以下になっても、シリコンウエ
ハ１０の反りの発生を防止することができる。
【００２２】図１（Ｄ）に示されるように、シリコンウ
エハ１０の第１の表面１２には、集積回路形成プロセス
によって複数の半導体素子１６が形成されている。通
常、半導体素子１６はシリコンウエハ１０の外周から３
〜４mmの領域には形成されない。半導体素子１６の形成
領域は直径Ｅの円で囲まれた領域である。加工エリアの
直径ｄは、半導体素子１６の形成領域の直径Ｅ＜加工エ
リアの直径ｄ＜シリコンウエハ１０の直径Ｄ、の関係を
満足するようにすればよい。シリコンウエハ１０の中央
部分１０ａは複数の半導体素子１６が形成された領域で
あり、シリコンウエハ１０の周辺部分１０ｂは半導体素
子１６が形成されていない領域であり、後で除去され
る。
【００２３】図２はシリコンウエハ１０の第２の表面１
４を削る工程の後でシリコンウエハ１０が複数の半導体
素子（シリコンチップ）１６に分離される工程を説明す
る図である。図２（Ａ）はシリコンウエハ１０の第２の
表面１４が上記したように削られているところを示す図
である。図２（Ｂ）はシリコンウエハ１０がダイサー
（ダイシングダイヤモンド砥石）３０によってダイシン
グされるところを示す図である。この例では、保護テー
プ１８がシリコンウエハ１０に貼られている状態でシリ
コンウエハ１０がダイシングされる。
【００２４】図２（Ｃ）はダイシングされたシリコンウ
エハ１０を示す。半導体素子（シリコンチップ）１６は
互いに分離されているが、また保護テープ１８に拘束さ
れている。シリコンウエハ１０の周辺部分１０ｂはダイ
シングにより除去される。図２（Ｄ）はダイシングされ
たシリコンウエハ１０に転写テープ（例えば古川電工製
（ＵＣ−ＦＧ−８０）３８を貼り、図２（Ｅ）は保護テ
ープ１８を剥がすところを示す図である。図２（Ｆ）は
ダイボンディングのために各半導体素子（シリコンチッ
プ）１６を転写テープ３８から取り出すところを示す図
である。
【００２５】図３はシリコンウエハ（半導体基板）１０
の第２の表面１４を削る工程の変形例を示す図である。
図３（Ａ）においては、シリコンウエハ（半導体基板）
１０の第１の表面１２には複数の半導体素子１６が形成
されている（図１（Ｄ）参照）。シリコンウエハ１０の
複数の半導体素子１６が形成されている第１の表面１２
には保護テープ１８を貼ることができる。
【００２６】図３（Ｂ）においては、シリコンウエハ１
０の第２の表面１４の周辺部分にレジスト４０が形成さ
れる。レジスト４０は、レジスト材料を塗布し、露光及
び現像により形成される。図３（Ｃ）においては、シリ
コンウエハ１０をエッチングし、シリコンウエハ１０の
第２の表面１４を、中央部分ａと該中央部分１０ａより
厚い周辺部分１０ｂとが形成されるように削る。最後
に、レジスト４０を除去する。
【００２７】このようにして、シリコンウエハ１０の周
辺部分１０ｂは中央部分１０ａよりも厚くなっているの
で、シリコンウエハ１０全体が中央部分１０ａと同じ厚
さになる場合よりもシリコンウエハ１０の機械的強度が
高い。従って、シリコンウエハ１０の中央部分１０ａが
かなり薄くなり、またシリコンウエハ１０に保護テープ
１８が貼られていても、シリコンウエハ１０は反りにく
くなる。
【００２８】図４は複数のシリコンウエハ１０を積み重
ねて配置した例を示す図である。複数のシリコンウエハ
１０は図示しないマガジンにこのように積み重ねて収容
され、搬送されることができる。
【００２９】図５は複数のシリコンウエハ５０を保護シ
ート５２を挟んで積み重ねて配置した例を示す図であ
る。平坦なシリコンウエハ５０の場合には、シリコンウ
エハ５０同士が直接に積み重ねられていると、第１の表
面１２に形成されている複数の半導体素子１６が損傷す
るので、シリコンウエハ５０の間に保護シート５２を配
置することが必要になる。図４に示されるように、周辺
部分１０ｂが中央部分１０ａよりも厚くなっているシリ
コンウエハ１０の場合には、シリコンウエハ１０同士が
直接に積み重ねられていても、半導体素子１６が損傷す
ることはない。従って、保護シート５２を省略すること
ができる。
【００３０】
【発明の効果】以上説明したように、本発明によれば、
半導体基板の周辺部分を残しつつ中央部分を削ることに
より、半導体基板が薄い場合にも半導体基板の反りの発
生が低減し、クラック等が発生しなくなる。従って、薄
い半導体基板でも従来同様の搬送手段で搬送することが
できる。
【図面の簡単な説明】
【図１】半導体装置の製造方法の一連の工程のうちでシ
リコンウエハの第２の表面を削る工程を説明する図であ
り、（Ａ）はシリコンウエハの第２の表面をダイヤモン
ド砥石で削る例を示す図、（Ｂ）は第２の表面が研削さ
れたシリコンウエハを示す断面図、（Ｃ）は第２の表面
が研削されたシリコンウエハを示す斜視図、（Ｄ）はシ
リコンウエハの第１の表面を示す図である。
【図２】シリコンウエハの第２の表面を削る工程の後で
シリコンウエハが複数の半導体素子（シリコンチップ）
に分離される工程を説明する図である。
【図３】シリコンウエハの第２の表面を削る工程の変形
例を示す図である。
【図４】複数のシリコンウエハを積み重ねて配置した例
を示す図である。
【図５】複数のシリコンウエハを保護シートを挟んで積
み重ねて配置した例を示す図である。
【図６】図７（Ｃ）の工程において削られた従来のシリ
コンウエハを示す図である。
【図７】半導体装置の製造方法の典型的な一連の工程の
例を示す図である。
【符号の説明】
１０…シリコンウエハ １２…第１の表面 １４…第２の表面 １６…半導体素子 １８…保護テープ ２２…砥石 ４０…レジスト
───────────────────────────────────────────────────── フロントページの続き (72)発明者 下別府 祐三 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 大野 貴雄 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 複数の半導体素子が形成された第１の表
    面と該第１の表面とは反対側の第２の表面とを有する半
    導体基板の該第２の表面を、中央部分と該中央部分より
    厚い周辺部分とが形成されるように、削る工程と、 該半導体基板を複数の半導体素子に分離する工程とを備
    えたことを特徴とする半導体装置の製造方法。
  2. 【請求項２】 該半導体基板の該第１の表面に保護テー
    プを貼る工程を備え、半導体基板の該第２の表面を削る
    工程は該保護テープを貼る工程の後で行われることを特
    徴とする請求項１に記載の半導体装置の製造方法。
  3. 【請求項３】 該半導体基板の第２の表面を削る工程は
    機械加工で行われることを特徴とする請求項１に記載の
    半導体装置の製造方法。
  4. 【請求項４】 該半導体基板の第２の表面を削る工程は
    エッチングで行われることを特徴とする請求項１に記載
    の半導体装置の製造方法。
JP2001317098A 2001-10-15 2001-10-15 半導体装置の製造方法 Withdrawn JP2003124147A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001317098A JP2003124147A (ja) 2001-10-15 2001-10-15 半導体装置の製造方法
US10/066,707 US20030073264A1 (en) 2001-10-15 2002-02-06 Method of manufacturing semiconductor device from semiconductor wafer having thick peripheral portion

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001317098A JP2003124147A (ja) 2001-10-15 2001-10-15 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2003124147A true JP2003124147A (ja) 2003-04-25

Family

ID=19135021

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001317098A Withdrawn JP2003124147A (ja) 2001-10-15 2001-10-15 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US20030073264A1 (ja)
JP (1) JP2003124147A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7494845B2 (en) 2004-06-22 2009-02-24 Samsung Electronics Co., Ltd. Method of forming a thin wafer stack for a wafer level package

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003209082A (ja) * 2002-01-15 2003-07-25 Nitto Denko Corp 保護テープの貼付方法およびその装置並びに保護テープの剥離方法
US7875530B2 (en) * 2005-12-02 2011-01-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8987092B2 (en) * 2008-04-28 2015-03-24 Spansion Llc Methods for fabricating memory cells having fin structures with semicircular top surfaces and rounded top corners and edges
US8685837B2 (en) * 2010-02-04 2014-04-01 Sharp Kabushiki Kaisha Transfer method, method for manufacturing semiconductor device, and semiconductor device
JP7242220B2 (ja) * 2018-09-03 2023-03-20 キヤノン株式会社 接合ウェハ及びその製造方法、並びにスルーホール形成方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3485525B2 (ja) * 2000-07-06 2004-01-13 沖電気工業株式会社 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7494845B2 (en) 2004-06-22 2009-02-24 Samsung Electronics Co., Ltd. Method of forming a thin wafer stack for a wafer level package

Also Published As

Publication number Publication date
US20030073264A1 (en) 2003-04-17

Similar Documents

Publication Publication Date Title
US6699774B2 (en) Wafer splitting method using cleavage
US8084335B2 (en) Method of thinning a semiconductor wafer using a film frame
US7485547B2 (en) Method of fabricating semiconductor device
JP5128897B2 (ja) ウエーハの分割方法
US20020037631A1 (en) Method for manufacturing semiconductor devices
US9553022B1 (en) Method for use in manufacturing a semiconductor device die
JP2007096115A (ja) 半導体装置の製造方法
JP2005050997A (ja) 半導体素子分離方法
US6046073A (en) Process for producing very thin semiconductor chips
JP2004140179A (ja) 半導体装置及びその製造方法
JPH11307488A (ja) 半導体装置、その製造方法、加工ガイドおよびその加工装置
JP2003124147A (ja) 半導体装置の製造方法
EP1316992B1 (en) Method for processing a semiconductor wafer using a laminate substrate as a support for said semiconductor wafer
JP4528758B2 (ja) 転写テープ及びこの転写テープを用いた半導体装置の製造方法
JP3803214B2 (ja) 半導体装置の製造方法
JP2000040677A (ja) 半導体素子の製造方法
JP4046645B2 (ja) 半導体デバイス及びその製造方法
JP2000340530A (ja) 半導体装置およびその製造方法
JPH0837169A (ja) 半導体基板の研削方法及び研削装置及び半導体装置の製造方法
JPH1116861A (ja) 半導体装置の製造方法
JPH04336448A (ja) 半導体装置の製造方法
JPH11297648A (ja) 半導体ウェハの製造方法およびその製造装置
JP2003257897A (ja) 半導体チップの形成方法
JP2004111799A (ja) 半導体チップの製造方法
WO2004012247A1 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050104