JP7242220B2 - 接合ウェハ及びその製造方法、並びにスルーホール形成方法 - Google Patents
接合ウェハ及びその製造方法、並びにスルーホール形成方法 Download PDFInfo
- Publication number
- JP7242220B2 JP7242220B2 JP2018164514A JP2018164514A JP7242220B2 JP 7242220 B2 JP7242220 B2 JP 7242220B2 JP 2018164514 A JP2018164514 A JP 2018164514A JP 2018164514 A JP2018164514 A JP 2018164514A JP 7242220 B2 JP7242220 B2 JP 7242220B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- bonded
- intermediate layer
- pattern
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
- H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
- H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
- H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
- H01L21/3043—Making grooves, e.g. cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
- G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
- G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
- G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
- G01P15/0802—Details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/562—Protection against mechanical damage
Description
いずれか一方もしくは双方のウェハに形成されたシリコン酸化膜や金属酸化膜を介した直接接合;
低融点ガラスを介したガラスフリット接合;
双方のウェハに形成された、例えば、Au、Cu、Alなどの金属膜による拡散接合;
それぞれのウェハに形成された金属膜を介した、Au-Snなどの共晶接合;
ポリイミドやエポキシ樹脂、シリコーンなどの有機樹脂を介した接着剤接合、などである。ここでは、シリコンウェハ同士を接合する場合を説明したが、中間層203の種類と接合手法によっては、接合するウェハの種類を選ばずに接合することが可能である。
図13は、実施例1での接合ウェハの製造工程を示している。実施例1におけるサンプルとして、初めに、図13(a)に示すように、あらかじめ環状凸部102が形成された第一のウェハ101を用意した。第一のウェハ101の第一の面(図示下側の面)には、あらかじめ機能素子103を模した配線パターンが形成されている。第一のウェハ101は、直径200mm、厚さ725μmのシリコンウェハを使用し、その外周から約6mmの幅の環状凸部102を残す形で中心部分が掘り込まれ凹部104が形成されている。凹部104における第一のウェハ101の厚さが約200μmであるようにした。凹部104の形成のために掘り込んだ深さは約525μmである。
図14は、比較例での接合ウェハの製造工程を示している。図14(a)に示すように、厚さ200μmに薄厚化した直径200mmのシリコンウェハを比較ウェハ506として用意した。比較ウェハ506の第一の面にはあらかじめ機能素子103を模したパターンが配線パターンが形成されている。比較ウェハ506は、ウェハ単体では自重で反ってしまうほど強度が弱いため、市販のバックグラインドテープ(ADWILL E-8180:リンテック製)(図示せず)を貼り合わせた状態で薄厚加工を行なった。次いで、第二のウェハ201として、直径200mm、厚さ625μmのガラスウェハを用意した。この第二のウェハ201にも、図14(b)に示すように、あらかじめサンドブラスト加工により貫通穴504が多数形成されている。次に、図14(c)に示すように、第二のウェハの201の一方の面に、中間層203としてエポキシ樹脂フィルム(TMMF:東京応化工業製)をやはり40℃に加熱しながらラミネートした。その後、第二のウェハ201を比較ウェハ506に重ね合わせ、加熱プレス装置を用いて60℃、7000Nの条件で圧着接合した。この際、バックグラインドテープは加熱に耐えないことから、あらかじめ比較ウェハ506からバックグラインドテープを剥離してから圧着接合を行なった。最後に、200℃で60分加熱し、中間層のエポキシ樹脂を十分に硬化させ、図14(d)に示す比較例の接合ウェハを得た。
実施例2では、熱酸化膜(酸化シリコン膜)304を介して直接接合する接合ウェハのサンプルを作成した。図15は、実施例2での接合ウェハの製造工程を示している。実施例1と同様の環状凸部102が形成された第一のウェハ101を用意した。第一のウェハ101の掘り込まれた凹部104を鏡面にするため、CMP(化学機械研磨)による研磨加工を実施した。不織布のパッド(SUBA400:ニッタ・ハース製)とコロイダルシリカを含むアルカリスラリー液でCMP加工を行なった。その後に、スエードパッド(Supream:ニッタ・ハース製)とやはりコロイダルシリカを含むアルカリスラリーにより仕上げCMP加工を行なった。図15(a)は、研磨加工後の第一のウェハ101を示している。
実施例3では、上述の図6を用いて説明したような段差形状301を有する第二のウェハ201を用いて接合ウェハを作成した。図16は、実施例3での接合ウェハの製造工程を示している。実施例1と同様、あらかじめ環状凸部102が形成された第一のウェハ101を用意した。直径200mm、厚さ625μmのシリコンウェハにおいて、その外周から約6mmの幅の環状凸部102を残す形で中心部分を掘り込んで凹部104を形成し、図16(a)に示すように第一のウェハ101を得た。凹部104での第一のウェハ101の厚さは約200μmである、掘り込んだ深さは約425μmである。また、図16(b)に示すように、第二のウェハ201として、直径200mm、厚さ625μmのシリコンウェハの外周部を半径方向に約6.5mmの幅で425μmの比高で段差加工したものを用意した。次に、図16(c)に示すように、段差加工された部分も含め、第二のウェハ201において第一のウェハ101に接合することとなる面に、中間層203としてベンゾシクロブテン樹脂(CYCLOTENE:ダウ・ケミカル製)を塗布し成膜した。その後、第一のウェハ101の環状凸部102に囲まれた凹部104にはまり込むように第二のウェハ201を重ね合わせ、加熱プレス装置を用いて3000Nの圧力をかけながら300℃まで徐々に加熱し圧着接合した。
実施例4では、第一のウェハ101に形成されたパターン105と第二のウェハ201に形成された位置合わせ用のパターン204とを用いて位置合わせを行い、接合ウェハを作成した。図17は、実施例4での接合ウェハの製造工程を示している。初めに、図17(a)に示すように、あらかじめ環状凸部102が形成されるとともに、位置合わせに用いるパターン105であるアライメントマークが形成されている第一のウェハ101を用意した。なお、第一のウェハ101の第一の面には、あらかじめ機能素子103を模した配線パターンが形成されており、アライメントマークであるパターンもこの配線パターンとともに形成されている。第一のウェハ101は、直径200mm、厚さ725μmのシリコンウェハを使用し、その外周から約6mmの幅の環状凸部102を残す形で中心部分が掘り込まれ凹部104が形成されている。凹部104における第一のウェハ101の厚さが約200μmであるようにした。凹部104の形成のために掘り込んだ深さは約525μmである。
実施例5では、多段のスルーホール形状を有する接合ウェハの応用例として、液体吐出ヘッドウェハを作成した。半導体製造技術を使用して液体吐出ヘッドを作成するときは、1枚の接合ウェハから多数の液体吐出ヘッドが得ることができる。個々の液体吐出ヘッドに切り離す前の多数の液体吐出ヘッドが集合した状態の接合ウェハのことを液体吐出ヘッドウェハと呼ぶ。吐出のためのエネルギーを発生するエネルギー発生素子の位置にまで吐出液体を供給するための液体供給口として、多段のスルーホールを形成した。図18は、実施例5での液体吐出ヘッドウェハの製造工程を示している。
実施例6では、多段のスルーホール形状を有する接合ウェハの応用例として、実施例5と同様に多段のスルーホールによる液体供給口を有する液体吐出ヘッドウェハを作成した。ただし実施例6の製造工程は実施例5での製造工程とは異なっている。図19は、実施例6での液体吐出ヘッドウェハの製造工程を示している。
102 環状凸部
103 機能素子
104 凹部
201 第二のウェハ
202 構造体
203 中間層
Claims (10)
- 第一の面と前記第一の面と反対側となる第二の面を有し、第一の面に機能素子が形成されている第一のウェハと、
穴、溝及び空洞の少なくとも一つを含む構造体が形成されている第二のウェハと、
を有し、
前記第二の面において、前記第一のウェハの外周に沿って周回する形状で環状凸部が形成され、
前記第二のウェハの少なくとも一部は前記環状凸部の内径よりも小さな直径を有する小径部であり、
前記第一のウェハの前記環状凸部によって囲まれた領域に前記小径部がはめ込まれる状態で前記第二のウェハが少なくとも前記領域において第二の面に対して接合し、
前記第二の面に垂直な方向での、前記第二のウェハの前記第一のウェハとの接合面とは反対側の面の位置の高さと前記環状凸部の頂部の高さとが一定であるように、前記第一のウェハと前記第二のウェハとが接合していることを特徴とする、接合ウェハ。 - 前記第一のウェハと前記第二のウェハとが中間層を介して接合している、請求項1に記載の接合ウェハ。
- 前記中間層が、酸化シリコン、有機樹脂、金属、及び金属酸化物からなる群から選ばれた1以上の材料からなる、請求項2に記載の接合ウェハ。
- 前記環状凸部の位置においても前記第一のウェハと前記第二のウェハとが前記中間層を介して接合している、請求項2または3に記載の接合ウェハ。
- 前記第一のウェハと前記中間層と前記第二のウェハとを連続して貫通し、穴径が階段状に変化するスルーホールが形成されている、請求項2乃至4のいずれか1項に記載の接合ウェハ。
- 第一の面に機能素子が形成されている第一のウェハにおいて前記第一の面とは反対側となる第二の面に、前記第一のウェハの外周に沿って周回する形状で環状凸部を形成する工程と、
第二のウェハに前記環状凸部の内径よりも直径が小さい小径部を形成する工程と、
前記環状凸部によって囲まれた領域に前記小径部がはめ込まれるようにして、中間層を介して前記第一のウェハと前記第二のウェハとを接合する工程と、
穴、溝及び空洞の少なくとも一つを含む構造体を前記第二のウェハに形成する工程と、
を有し、
前記第二の面に垂直な方向での、前記第二のウェハの前記第一のウェハとの接合面とは反対側の面の位置の高さと前記環状凸部の頂部の高さとが一定であるように、前記第一のウェハと前記第二のウェハとを接合することを特徴とする、接合ウェハの製造方法。 - 前記第一のウェハと前記第二のウェハとを接合する工程よりも前に、前記構造体を前記第二のウェハに形成する工程を実施する、請求項6に記載の接合ウェハの製造方法。
- 前記第一のウェハと前記第二のウェハとを接合する工程の実施ののちに、前記構造体を前記第二のウェハに形成する工程を実施する、請求項6に記載の接合ウェハの製造方法。
- 前記第一のウェハに形成されたパターンと、該パターンに対応するものとして前記第二のウェハに形成されている位置合わせ用のパターンとを利用して、前記第一のウェハと前記第二のウェハとの位置合わせを行う、請求項6に記載の接合ウェハの製造方法。
- 請求項2乃至4のいずれか1項に記載の接合ウェハにスルーホールを形成するスルーホール形成方法であって、
第一のマスクパターンを用いて前記第一の面側から前記中間層に至るまで前記第一のウェハをエッチングする工程と、
第二のマスクパターンを用いて前記接合ウェハにおける前記第一の面とは反対側の面から中間層に至るまで前記第二のウェハをエッチングする工程と、
前記接合ウェハにおけるいずれの面側から前記中間層をエッチングし除去する工程と、
を有し、穴径が階段状に変化するスルーホールを前記接合ウェハに形成することを特徴とする、スルーホール形成方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018164514A JP7242220B2 (ja) | 2018-09-03 | 2018-09-03 | 接合ウェハ及びその製造方法、並びにスルーホール形成方法 |
US16/556,095 US11087970B2 (en) | 2018-09-03 | 2019-08-29 | Bonded wafer, a method of manufacturing the same, and a method of forming through hole |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018164514A JP7242220B2 (ja) | 2018-09-03 | 2018-09-03 | 接合ウェハ及びその製造方法、並びにスルーホール形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020037143A JP2020037143A (ja) | 2020-03-12 |
JP7242220B2 true JP7242220B2 (ja) | 2023-03-20 |
Family
ID=69640226
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018164514A Active JP7242220B2 (ja) | 2018-09-03 | 2018-09-03 | 接合ウェハ及びその製造方法、並びにスルーホール形成方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US11087970B2 (ja) |
JP (1) | JP7242220B2 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000126652A (ja) | 1998-10-26 | 2000-05-09 | Samsung Electronics Co Ltd | 流体噴射装置の製造工程及びその流体噴射器 |
JP2009170510A (ja) | 2008-01-11 | 2009-07-30 | Disco Abrasive Syst Ltd | 積層デバイスの製造方法 |
JP2013031991A (ja) | 2011-06-28 | 2013-02-14 | Sii Printek Inc | 液体噴射ヘッド、液体噴射装置及び液体噴射ヘッドの製造方法 |
JP2017030258A (ja) | 2015-08-03 | 2017-02-09 | キヤノン株式会社 | シリコン基板の加工方法 |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06215993A (ja) * | 1993-01-14 | 1994-08-05 | Ube Ind Ltd | 複合半導体基板及びその製造方法 |
JP3339545B2 (ja) * | 1996-05-22 | 2002-10-28 | 信越半導体株式会社 | 半導体ウエーハの製造方法 |
JP2003151924A (ja) * | 2001-08-28 | 2003-05-23 | Tokyo Seimitsu Co Ltd | ダイシング方法およびダイシング装置 |
JP2003124147A (ja) * | 2001-10-15 | 2003-04-25 | Fujitsu Ltd | 半導体装置の製造方法 |
JP2004281551A (ja) * | 2003-03-13 | 2004-10-07 | Toshiba Corp | 半導体基板及びその製造方法、半導体装置及びその製造方法、半導体パッケージ |
KR100550491B1 (ko) * | 2003-05-06 | 2006-02-09 | 스미토모덴키고교가부시키가이샤 | 질화물 반도체 기판 및 질화물 반도체 기판의 가공 방법 |
JP2005026413A (ja) * | 2003-07-01 | 2005-01-27 | Renesas Technology Corp | 半導体ウエハ、半導体素子およびその製造方法 |
WO2006125206A2 (en) * | 2005-05-19 | 2006-11-23 | Avery Dennison Corporation | Method and apparatus for rfid device assembly |
JP5507063B2 (ja) * | 2007-07-09 | 2014-05-28 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US7741156B2 (en) * | 2008-05-27 | 2010-06-22 | Stats Chippac, Ltd. | Semiconductor device and method of forming through vias with reflowed conductive material |
US8536629B2 (en) * | 2009-02-24 | 2013-09-17 | Nec Corporation | Semiconductor device and method for manufacturing the same |
WO2011105255A1 (ja) * | 2010-02-26 | 2011-09-01 | 株式会社Sumco | 半導体ウェーハの製造方法 |
JP5179609B2 (ja) * | 2011-02-28 | 2013-04-10 | 富士フイルム株式会社 | 流路構造体及びその製造方法並びに液体吐出ヘッド |
US8409925B2 (en) * | 2011-06-09 | 2013-04-02 | Hung-Jen LEE | Chip package structure and manufacturing method thereof |
JP5925006B2 (ja) * | 2012-03-26 | 2016-05-25 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置の製造方法 |
JP6206096B2 (ja) * | 2013-10-31 | 2017-10-04 | 富士通株式会社 | 半導体装置の製造方法 |
US10720495B2 (en) * | 2014-06-12 | 2020-07-21 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor device and manufacturing method thereof |
US9478453B2 (en) * | 2014-09-17 | 2016-10-25 | International Business Machines Corporation | Sacrificial carrier dicing of semiconductor wafers |
US9627259B2 (en) * | 2014-11-14 | 2017-04-18 | Kabushiki Kaisha Toshiba | Device manufacturing method and device |
JP6437805B2 (ja) * | 2014-12-03 | 2018-12-12 | 東京応化工業株式会社 | 積層体の製造方法、封止基板積層体の製造方法及び積層体 |
JP2016157880A (ja) * | 2015-02-26 | 2016-09-01 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法および半導体装置 |
JP6479532B2 (ja) * | 2015-03-30 | 2019-03-06 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP6447439B2 (ja) * | 2015-09-28 | 2019-01-09 | 信越半導体株式会社 | 貼り合わせsoiウェーハの製造方法 |
US10950567B2 (en) * | 2017-03-29 | 2021-03-16 | Mitsubishi Electric Corporation | Hollow sealed device and manufacturing method therefor |
US10665582B2 (en) * | 2017-11-01 | 2020-05-26 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of manufacturing semiconductor package structure |
-
2018
- 2018-09-03 JP JP2018164514A patent/JP7242220B2/ja active Active
-
2019
- 2019-08-29 US US16/556,095 patent/US11087970B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000126652A (ja) | 1998-10-26 | 2000-05-09 | Samsung Electronics Co Ltd | 流体噴射装置の製造工程及びその流体噴射器 |
JP2009170510A (ja) | 2008-01-11 | 2009-07-30 | Disco Abrasive Syst Ltd | 積層デバイスの製造方法 |
JP2013031991A (ja) | 2011-06-28 | 2013-02-14 | Sii Printek Inc | 液体噴射ヘッド、液体噴射装置及び液体噴射ヘッドの製造方法 |
JP2017030258A (ja) | 2015-08-03 | 2017-02-09 | キヤノン株式会社 | シリコン基板の加工方法 |
Also Published As
Publication number | Publication date |
---|---|
US11087970B2 (en) | 2021-08-10 |
JP2020037143A (ja) | 2020-03-12 |
US20200075310A1 (en) | 2020-03-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8981500B2 (en) | Method for producing an optical window device for a MEMS device | |
EP2493809B1 (en) | Structure manufacturing method and liquid discharge head substrate manufacturing method | |
JP6360123B2 (ja) | ワークピースの加工手順およびシステム | |
US10103048B2 (en) | Dual-layer bonding material process for temporary bonding of microelectronic substrates to carrier substrates | |
JP2005005708A (ja) | 異質構造の製造方法 | |
US20100006972A1 (en) | Wafer scale membrane for three-dimensional integrated circuit device fabrication | |
JP2005342808A (ja) | Memsデバイスの製造方法 | |
KR20190119031A (ko) | 칩들을 본딩하기 위한 방법 및 디바이스 | |
JP5921473B2 (ja) | 半導体装置の製造方法 | |
TW202147488A (zh) | 用於轉移或處理層的可拆卸結構,以及利用該可拆卸結構轉移層的方法 | |
KR101503325B1 (ko) | 디바이스 웨이퍼와 캐리어 웨이퍼의 디본딩 방법 및 본딩/디본딩 장치 | |
CN107993937B (zh) | 一种临时键合工艺的辅助结构及利用该结构的晶圆加工方法 | |
JP7242220B2 (ja) | 接合ウェハ及びその製造方法、並びにスルーホール形成方法 | |
US9824912B2 (en) | Method of transforming an electronic device | |
JP6328025B2 (ja) | シリコン基板の加工方法、液体吐出ヘッド用基板の製造方法、および液体吐出ヘッドの製造方法 | |
JP6512985B2 (ja) | シリコン基板の加工方法 | |
US20090176322A1 (en) | Method for fabricating an ink jetting device | |
JP2005039078A (ja) | 薄板基板構造形成用ウエーハ基板、この製造方法およびmems素子の製造方法 | |
JP6541499B2 (ja) | マイクロデバイスの製造方法 | |
CN110844877B (zh) | 用于制造mems传感器的方法 | |
JP7289710B2 (ja) | 液体吐出ヘッドの製造方法、及び液体吐出ヘッド | |
JP5148298B2 (ja) | 半導体装置の製造方法 | |
JPH0579460A (ja) | マイクロポンプの製造方法 | |
US20080096137A1 (en) | Method for fabricating flow channel capable of balancing air pressure | |
KR100474836B1 (ko) | 액적 분사 장치의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210823 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220808 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220809 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220928 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230207 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230308 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7242220 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |