JP5148298B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5148298B2 JP5148298B2 JP2008003457A JP2008003457A JP5148298B2 JP 5148298 B2 JP5148298 B2 JP 5148298B2 JP 2008003457 A JP2008003457 A JP 2008003457A JP 2008003457 A JP2008003457 A JP 2008003457A JP 5148298 B2 JP5148298 B2 JP 5148298B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- manufacturing
- adhesive layer
- semiconductor device
- adhesive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/27—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
Description
図1乃至図6はそれぞれ、本発明の実施形態に係る半導体装置の製造方法を示す工程図である。本実施形態においては、先ダイシング法でウェーハを分割して形成したチップの素子形成面に、表面保護テープを貼り付けて保持し、このチップの裏面に接着剤層を形成する。そして、上記チップの素子形成面に、表面保護テープ越しにジグを押し当て、チップを表面保護テープから剥離しながら接着剤層を切断し、表面保護テープから剥離しながら接着剤層を切断したチップを、ジグを用いて接着剤層を介在して圧着することによりボンディングするものである。
Claims (5)
- 先ダイシング法でウェーハを分割して形成したチップの素子形成面に、表面保護テープを貼り付けて保持する工程と、
前記チップの裏面に接着剤層を形成する工程と、
前記チップの素子形成面に、前記表面保護テープ越しにジグを押し当て、前記チップを表面保護テープから剥離しながら前記接着剤層を切断する工程と、
前記表面保護テープから剥離しながら前記接着剤層を切断したチップを、前記ジグを用いて前記接着剤層を介在して圧着することによりボンディングする工程と
を具備することを特徴とする半導体装置の製造方法。 - 前記接着剤層を形成する工程は、前記チップの裏面へインクジェット法または印刷法により接着剤を塗布するものであることを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記ボンディングする工程は、前記表面保護テープ越しにジグを押し当てる前に、カメラで認識して前記チップと前記チップを圧着する位置とのアライメントを調整する工程を含むことを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記ボンディングする工程は、前記接着剤が切断されたチップを、直接実装基板へ実装するものであることを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記ボンディングする工程は、前記接着剤が切断されたチップを、直接チップ上へ積層して実装するものであることを特徴とする請求項4に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008003457A JP5148298B2 (ja) | 2008-01-10 | 2008-01-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008003457A JP5148298B2 (ja) | 2008-01-10 | 2008-01-10 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009170455A JP2009170455A (ja) | 2009-07-30 |
JP5148298B2 true JP5148298B2 (ja) | 2013-02-20 |
Family
ID=40971350
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008003457A Expired - Fee Related JP5148298B2 (ja) | 2008-01-10 | 2008-01-10 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5148298B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7208847B2 (ja) * | 2019-02-14 | 2023-01-19 | 東レエンジニアリング株式会社 | チップ転写板ならびに半導体チップ積層方法および半導体装置の製造方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5984532A (ja) * | 1982-11-08 | 1984-05-16 | Hitachi Ltd | 半導体装置の製造方法および半導体ウエ−ハ |
JP2737859B2 (ja) * | 1991-06-14 | 1998-04-08 | シャープ株式会社 | 半導体チップの製造方法 |
JP2950106B2 (ja) * | 1993-07-14 | 1999-09-20 | 松下電器産業株式会社 | 光素子実装体の製造方法 |
JP2000114204A (ja) * | 1998-10-01 | 2000-04-21 | Mitsubishi Electric Corp | ウエハシート及びこれを用いた半導体装置の製造方法並びに半導体製造装置 |
JP2003324112A (ja) * | 2002-04-30 | 2003-11-14 | Lintec Corp | 半導体装置の製造方法 |
JP4076841B2 (ja) * | 2002-11-07 | 2008-04-16 | シャープ株式会社 | 半導体装置の製造方法 |
-
2008
- 2008-01-10 JP JP2008003457A patent/JP5148298B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009170455A (ja) | 2009-07-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4406300B2 (ja) | 半導体装置及びその製造方法 | |
JP5659033B2 (ja) | 半導体装置の製造方法 | |
US7445963B2 (en) | Semiconductor package having an interfacial adhesive layer | |
JP4818187B2 (ja) | 半導体装置の製造方法 | |
JP5645678B2 (ja) | 半導体装置の製造方法 | |
KR100759687B1 (ko) | 기판의 박판화 방법 및 회로소자의 제조방법 | |
JP6778335B2 (ja) | 異なる厚さのダイのウェハボンディング方法 | |
JP4434977B2 (ja) | 半導体装置及びその製造方法 | |
TW201322319A (zh) | 半導體裝置及其形成方法 | |
TW201232654A (en) | Semiconductor device, and manufacturing method and manufacturing apparatus of the same | |
JP4296052B2 (ja) | 半導体装置の製造方法 | |
JP5840003B2 (ja) | ウエーハの加工方法 | |
CN101752274A (zh) | 半导体装置的制造方法 | |
JP5148298B2 (ja) | 半導体装置の製造方法 | |
JP4528758B2 (ja) | 転写テープ及びこの転写テープを用いた半導体装置の製造方法 | |
JP2006216692A (ja) | 半導体装置及びその製造方法 | |
JPH1174230A (ja) | 薄膜半導体装置の製造方法 | |
JP2011181951A (ja) | 半導体装置の製造方法 | |
JP2005045023A (ja) | 半導体装置の製造方法および半導体製造装置 | |
JP2007180252A (ja) | 半導体装置の製造方法 | |
JP2011054648A (ja) | 半導体装置の製造方法 | |
JP2009272590A (ja) | 半導体装置の製造方法、半導体ウェーハの研削ホイールおよび半導体ウェーハの加工装置 | |
JP2010283204A (ja) | 半導体装置の製造方法 | |
JP2005166936A (ja) | ダイ成形方法 | |
JP2017112269A (ja) | ウエーハの加工方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110105 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120305 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121030 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121128 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5148298 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151207 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |