JP2005005708A - 異質構造の製造方法 - Google Patents

異質構造の製造方法 Download PDF

Info

Publication number
JP2005005708A
JP2005005708A JP2004170674A JP2004170674A JP2005005708A JP 2005005708 A JP2005005708 A JP 2005005708A JP 2004170674 A JP2004170674 A JP 2004170674A JP 2004170674 A JP2004170674 A JP 2004170674A JP 2005005708 A JP2005005708 A JP 2005005708A
Authority
JP
Japan
Prior art keywords
substrate
substrates
silicon
layer
thermal expansion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004170674A
Other languages
English (en)
Other versions
JP4800593B2 (ja
Inventor
Muriel Martinez
ミュリエル マルティネ
Alice Boussagol
アリス ブサゴル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of JP2005005708A publication Critical patent/JP2005005708A/ja
Application granted granted Critical
Publication of JP4800593B2 publication Critical patent/JP4800593B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76259Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

【課題】 異なる熱膨張係数を有する2つの基板が接合した構造を製造するための新たな方法を提供する。
【解決手段】 第1の物質によって構成される第1の基板20と、第1の物質とは熱膨張係数が異なる第2の物質によって構成される第2の基板22と、第1および第2の物質の一方または他方と同じである物質から形成されるか、或いは第1および第2の物質の一方または他方の熱膨張係数と近似するかまたは同じである熱膨張係数を有する物質で構成される第3の基板26とを選択する工程と、第1の基板20と第2の基板22とが貼り合わさるように、且つ、第1および第2の基板20および22のうちの1つと第3の基板26とが貼り合わさるように集合体を形成する工程と、第1の基板20の厚み内に亀裂を生じさせる工程とを含む。
【選択図】 図3

Description

本発明は、異なる熱膨張係数を有する2つの基板が貼り合わされている異質構造の分野に関する。
本発明に関連する文献として、以下の特許文献1および2が挙げられる。
異質構造(heterogeneous structure)は、図1に模式的に示される。この構造は、第1の熱膨張係数を有する基板12と、第2の熱膨張係数を有する膜または層15とを含む。
そのような構造の一例は、石英(quartz)−シリコン系(「石英onシリコン」系)であり、これは、ディスプレイの製造などの光学的応用に用いることができる。
また、関連する他の系としては、たとえば、シリコン−サファイア、シリコン−ガラス、シリコンカーバイド−ガラス、ゲルマニウム−ガラス、ゲルマニウム−シリコンといった系が挙げられる。
シリコンは3.59×10-6/℃の熱膨張係数を有し、石英は6×10-7/℃の熱膨張係数を有する。
異なる熱膨張係数、たとえば、常温(20℃)で少なくとも10%や20%の熱膨張係数の差を有する2つの基板を貼り合わせる場合、または貼り合わせた2つの基板を後処理する場合において、たとえば接合した界面を強化するために、昇温工程が行われる。
2つの基板の厚さが比肩しうる程度、実質的に同一、または互いに近似する場合であって、それらが薄膜の性質を示す場合には、2つの表面のうちの1つの表面は他の表面と性質が異なり、その結果、応力解放現象によって2つの基板のうちの少なくとも1つが破壊される。この応力解放現象は、温度が数百℃(たとえば200℃〜600℃の範囲の温度)に達したときに生ずる。
一般に、温度変化(たとえば200℃〜600℃の範囲)は、熱膨張係数の差に基づく応力を生じさせる。しかし、これはまた、基板や層の剥離や分離、および/または、塑性変形、および/または、亀裂、および/または、基板または層の1つ以上の破壊をも生じさせることがある。
そのため、温度変化を伴う状況で上記構造中に生じる上記影響を避ける方法を見出すことが、解決すべき課題として存在する。
図1に示すような構造を製造するために、様々なテクニックが知られており、現在それらが利用されている。
図2に示される第1のテクニックでは、まず、基板10へのイオン打ち込みが行われる。層15は基板10から形成される。この打ち込みは、脆弱化された薄層13を形成する。薄層13は、基板10の表面16にほぼ平行な方向に拡がっている。
用意される2つの基板10および12は、比肩しうるまたは近似する厚さである。それらは、ウェハ接合技術(直接接合技術)、接着剤を用いた接合、分子接合(フランス語では「collage moleculaire」、英語ではたとえば「molecular bonding」)、および/または陽極接合(anodic bonding)を用いて、表面16と表面18とが向き合うように貼り合わされる。
次に、所定の温度で且つ基板10に熱的に亀裂が入る熱的見積もり量(thermal budget)よりも低い熱的見積もり量で、予備的な熱処理が行われる。
熱的見積もり量(thermal budget)は、熱処理の継続時間と熱処理の温度との積で与えられる。
このように、基板10に熱的に亀裂が入ることがない条件が採用される。
基板10は、機械的に、たとえば必要な力を加えるためのブレードを用いて、分離される。
その他のテクニックでは、2つの基板を貼り合わせたのちに、基板10が、機械的および/または化学的に薄くされる。機械的薄層化は、ラッピング(lapping)または研磨(polishing)によって行われる。化学的薄層化では、TMAH(tetramethylammonium hydroxide)などの物質が用いられる。
上記2つのテクニックでは、基板10から除去される一部14を、元に戻して再利用することはできない。
さらに他のテクニックでは、基板上、たとえばアノードとして利用されるガラス基板上に、アノード堆積膜(anodic deposit)が形成される。この方法では、分子接合に要求される温度よりも低い温度で移動プロセスを活性化させることができる温度において接合が可能であり、そのため、層中における熱的応力を除去することができる。
これらの3つのテクニックは、方法が複雑でありコストが高いという大きな欠点を避けられない一方で、十分な品質の層を形成することができない。
そのため、第2の基板上の第1の基板から薄膜を形成することが解決すべき課題として存在する。ここで、たとえば、その膜は50ナノメータ(nm)〜500nmの範囲の厚さを有し、2つの基板は異なる熱膨張係数を有する。
この課題は、シリコン−石英、シリコン−ガラス、シリコン−サファイア、ゲルマニウム−シリコン、ゲルマニウム−ガラス、シリコンカーバイド(SiC)−石英、またはシリコンカーバイド−ガラスといったタイプの集合体に特に関係があるものである。
欧州特許出願公開第767486号明細書 米国特許第5395788号明細書
以上のように、本発明は、上記従来の課題の少なくとも一部を解決することを目的とする。
本発明は、第1の物質の層を、第2の物質によって構成される基板上に形成する方法を提供する。前記第1および第2の物質は異なる熱膨張係数を有する。この方法は、第1の物質によって構成される第1の基板と、第2の物質によって構成される第2の基板と、前記第1および第2の物質の一方または他方と同じである物質から形成されるか、或いは前記第1および第2の物質の一方または他方の熱膨張係数と近似するかまたは同じである熱膨張係数を有する物質で構成される第3の基板とを選択する工程と、前記第1の基板と前記第2の基板とが貼り合わさるように、且つ、前記第1および第2の基板のうちの1つと前記第3の基板とが貼り合わさるように集合体を形成する工程と、前記第1の基板(の厚み内)に亀裂(fracture:亀裂、裂け目、割れ。以下において同じ。)を生じさせる工程とを含む。
この方法によれば、第2の物質の基板上に第1の物質の層を形成することができ、その後、第3の物質で構成された基板が除去される。
上記方法では、前記第1および第2の基板のうちの1つと前記第3の基板とを貼り合わせてから、前記第1および第2の基板を貼り合わせてもよい。また、上記方法では、前記第1および第2の基板のうちの1つの基板と前記第3の基板とを貼り合わせる前に、前記第1および第2の基板を貼り合わせてもよい。また、上記方法では、前記第1の基板の内部に脆弱化層が形成されていてもよい。また、上記方法では、前記脆弱化層は、原子打ち込みまたはイオン打ち込みによって、或いは、ポーラスシリコン層を形成することによって形成されてもよい。また、上記方法では、前記脆弱化層が原子打ち込みまたはイオン打ち込みによって形成され、打ち込まれるイオンが、水素イオン、または水素イオンおよびヘリウムイオンの混合イオンであってもよい。また、上記方法では、前記第1の基板は、250℃〜600℃の範囲の温度で亀裂が生じるものであってもよい。また、上記方法では、前記第1および第2の基板は、接着剤による接合または分子接合によって貼り合わせられていてもよい。また、上記方法は、前記第1および第2の基板の集合体の界面を強化するために昇温する工程をさらに含んでもよい。また、上記方法では、前記第1の基板が半導体によって形成されていてもよい。また、上記方法では、前記第2の基板の厚さが500μm〜800μmの範囲であってもよい。また、上記方法では、前記第3の基板の厚さが700μm〜1200μmの範囲であってもよい。また、上記方法では、前記第1の物質の前記層および前記第2の物質によって構成される前記基板が、シリコン−石英、シリコン−ガラス、シリコン−サファイア、ゲルマニウム−シリコン、ゲルマニウム−ガラス、シリコンカーバイド(SiC)−石英、またはシリコンカーバイド(SiC)−ガラスの構造を形成していてもよい。また、上記方法では、前記第1の物質がシリコンであり、前記第2の物質および前記第3の基板を構成する第3の物質が石英であってもよい。
第1の基板の厚み内に生じる亀裂は、熱的なタイプのもの、たとえば350℃〜600℃の範囲の温度における亀裂であってもよい。さらに、第1および第2の基板の集合体を強化するために、昇温工程は、たとえば、900℃よりも高い温度まで行われてもよい。
2つの基板のうちの一方または他方への第3の基板の利用(貼り合わせ)は、第1および第2の基板の間の熱膨張係数の差に起因する湾曲を実質的に減少させる。これは、2つの基板に亀裂を生じさせるための昇温、または、第1および第2の基板の接触の質を向上させるための昇温のときの湾曲に特に関連がある。
第3の基板は、第1の基板上に配置してもよいし、第2の基板上に配置してもよい。
シリコン−石英系では、第3の基板または石英板(ウェハ)が用いられ、それは石英の一方の側に配置される。
第3の基板の厚さは、第3の基板の厚さと第3の基板が配置される基板の厚さとの合計が、第3の基板が配置されない基板の厚さよりも大きくなるような厚さであることが好ましい。第3の基板および第3の基板が配置される基板が石英からなる場合、それらのトータルの厚さは、1800マイクロメートル(μm)〜2500μmの範囲であってもよい。
このように、本発明はまた、第1の物質の層を、第2の物質によって構成される基板上に形成する方法を提供する。第1および第2の物質は異なる熱膨張係数を有する。この方法は、第1の物質によって構成される第1の基板と、第2の物質によって構成される第2の基板とを選択する工程と、第1および第2の基板を貼り合わせる前または貼り合わせた後に、第1および第2の物質の一方または他方と同じ物質から形成される層、または、第1および第2の物質の一方または他方の熱膨張係数と近似するかまたは同じである熱膨張係数を有する物質によって構成される層を、第1および第2の基板の一方または他方の上に形成する工程と、第1および第2の基板を貼り合わせる工程と、第1の基板に亀裂を生じさせる工程とを含む。
本発明の製造方法によれば、熱膨張係数が異なる2つの基板を貼り合わせた異質構造の基板(貼り合わせ基板)を製造できる。本発明によれば、温度変化による貼り合わせ構造の破壊を防止することが可能となる。また、本発明によれば後述する効果が得られる。
本発明の第1の例を、図3(A)〜(C)を参照して説明する。なお、背景技術について説明した技術を、必要に応じて本発明に適用してもよい。
図3(A)において、符号20は、第1の物質から形成された第1の基板を示し、符号22は、第2の物質から形成された第2の基板(厚さは500μm〜1200μmの範囲)を示す。第2の物質の熱膨張係数は、第1の物質のそれとは異なる。常温における2つの熱膨張係数の相対的な差は、たとえば10%や20%、またはそれよりも大きい。
一例では、第1の基板はシリコンからなり、第2の基板は石英からなる。また、シリコン−サファイア系やシリコン−ガラス系であってもよい。
第1の工程(図3(A))では、基板20への原子打ち込みまたはイオン打ち込みが行われ、その結果、脆弱領域または亀裂領域となる層(脆弱化層)23が形成される。このようにして、基板20は、物質22上に形成される層となる下側の領域25(厚さ50nm〜500nm)と、基板20の大部分を構成する上側の領域24とに分離される。通常、水素が打ち込まれるが、他の種を打ち込んでもよく、2つ以上の種(たとえば、水素/ヘリウム)をともに打ち込んでもよい。
脆弱な亀裂層または亀裂面23は、ポーラス層(porous layer)を形成することによっても形成できる。そのようなポーラス層は、K.Sataguchiらの「"ELTRAN by Splitting Porous Si Layers"、Proceedings of the 9th Int. Symposium on Silicon-on-Insulator Tech. and Device, 99-3, The Electrochemical Society, Seattle, p 117-121 (1999)」などに記載されている。
このようにして用意された2つの基板20および22は、面27が面28と対向するように貼り合わされる。このとき、ウェハ接合技術(マイクロエレクトロニクス分野で公知の任意の方法を用いたウェハ貼り合わせ)や、接着剤を用いた接着や、接合や、化学的方法(2つの面のうちの1つを親水性または疎水性にする)や、研磨による表面の活性化が用いられる。2つの基板は、2つの基板間の距離を縮めるように機械的な補助を受けて接触され、付着を開始する。このようなテクニックは、たとえば、Q.Y.TongおよびU.Gosele(oはウムラウト)による研究、「"Semiconductor Wafer Bonding", (Science and Technology), Wiley Interscience Publications」に記載されている。
基板22は、基板26に接触されて貼り合わされる。基板26は、基板22および26の厚さの合計が基板20の厚さよりも大きくなるような厚さである。貼り合わせは、たとえば、分子接合や接着剤を用いて行うことができる。
基板26(第3の基板)の熱膨張係数は、(第3の基板が貼り合わされる)基板22の熱膨張係数に近く、それらの熱膨張係数の常温における相対的な差は、10%未満である。一例では、基板26は基板22の物質と同一の物質で形成され、たとえば両者は石英で形成される。
基板20および22を貼り合わせたのち、たとえば熱処理および/または機械的圧力(ブレードまたは加圧されたウォータージェット)を用いて脆弱面23に沿って亀裂を生じさせ、基板20の一部24が除去される。熱処理では、たとえば、350℃〜500℃または650℃の範囲にまで温度が上昇する。
昇温工程において、基板20および22の熱膨張係数が異なるにもかかわらず、また、石英のカウンタープレート26がない場合よりもより高い応力を層25が受けるにもかかわらず、基板26は、系を平坦にし、2つの基板20および22の湾曲を防止する。
基板26がない場合、2つの基板20および22は初めは比肩しうる厚さであり異なる熱膨張係数を有するため、薄層25を基板22に移動させる際に、貼り合わせられた薄層25−基板22の構造が破壊されるおそれがある。さらに、2つの基板20および22の接合界面が接合されないおそれもある。このおそれは、熱膨張係数の差によって生じる応力および湾曲と関連する。
上記のおそれは、より高い応力が基板22および/または層25に存在するとしても、基板26を用いることによって回避できる。
このようにして、図3(B)に示される構造が得られる。
次に、基板22上に堆積または形成された層25を含む全体から、基板26が分離される(図3(C))。
基板26および22が分子接合によって貼り合わされている場合、それらは、2つの基板の界面にブレードを挿入することによって分離できる。それらが接着剤によって貼り合わされている場合、それらを分離するために溶剤を用いてもよい。
基板20の一部24は、初期の構造が異質構造であったのにもかかわらず、回収して再利用することができる。
さらに、上述した従来の方法で得られる層の品質に比べて、層25は品質(物質中にずれ面や転移面が存在しない)が高い。
本発明によれば、上記構造を得るために、「スマートカット(Smart Cut:登録商標)」または基板亀裂タイプの技術を実施することが可能である。
また、本発明のバリエーションの一例では、層25はその表面に酸化物の薄い層(たとえば厚さが50nm〜400nm)を含んでもよい。基板26の機能は、上述した機能と同様である。
さらに一般的には、基板20と基板22との間に、1つまたはそれ以上の中間層があってもよい。そのような中間層は、基板20上に存在してもよいし、基板22上に存在してもよい。
基板22とを貼り合わせる前に、基板20上に基板26を配置(たとえば、分子接合または接着剤を用いる)するという、本発明の1つのバリエーションを図4に示す。この場合でも、基板26は、基板20および22の熱膨張係数の差に起因する膨張および変形を防止する。基板26および20の厚さの合計は、基板22の厚さよりも大きいか実質的に大きいことが好ましい。基板20および26の熱膨張係数は、上述した意味(相対的な差が10%未満)で互いに近似する値である。
上述したように、亀裂23の面において基板20を割ったのち、基板26と基板20の一部24とが取り去られる。これによって、図3(C)と同一の構造を製造することができる。
1つのバリエーションでは、基板26は、基板20の膨張係数と同じ膨張係数を有する。たとえば、シリコン(基板20)−サファイア(基板22)の集合体では、シリコンの膨張係数と同じ膨張係数を有する基板26が用いられる。基板26は、たとえば、シリコンからなる基板であり、基板20の側に配置される。
第1の実施例(図3(A))の場合、プレート(ウェハ)26を用いることによって、通常の厚さよりも薄い基板22を用いることが可能となる。
従来の方法では、厚さ800μm以下の石英からなる基板22は、基板20の層25を移動させるための熱処理の間に破壊されてしまう。そのため、実質的に1000μm以上の厚さの基板を使用しなければならない。
これに対して、本発明によれば、より薄い基板、800μm未満の厚さの基板、特に、500μm〜800μmの範囲の基板、たとえば厚さ525μmの石英基板を用いることができる。
本発明は、異なる熱膨張係数を有する2つの基板を接合させた接合基板およびその応用分野などに適用できる。
異質構造(heterogeneous structure)を示す図である。 基板に亀裂を入れる方法を用いて基板上に層を形成する公知の方法を示す図である。 (A)〜(C)は、本発明の実施の一例を示す図である。 本発明の実施の他の例を示す図である。
符号の説明
20 基板(第1の基板)
22 基板(第2の基板)
23 層(脆弱化層または亀裂)
24 一部
25 層
26 基板(第3の基板)

Claims (14)

  1. 第1の物質の層を、第2の物質によって構成される基板上に形成する方法であって、
    前記第1および第2の物質は異なる熱膨張係数を有し、
    第1の物質によって構成される第1の基板と、第2の物質によって構成される第2の基板と、前記第1および第2の物質の一方または他方と同じである物質から形成されるか、或いは前記第1および第2の物質の一方または他方の熱膨張係数と近似するかまたは同じである熱膨張係数を有する物質で構成される第3の基板とを選択する工程と、
    前記第1の基板と前記第2の基板とが貼り合わさるように、且つ、前記第1および第2の基板のうちの1つと前記第3の基板とが貼り合わさるように集合体を形成する工程と、
    前記第1の基板の厚み内に亀裂を生じさせる工程とを含む方法。
  2. 前記第1および第2の基板のうちの1つと前記第3の基板とを貼り合わせてから、前記第1および第2の基板を貼り合わせる請求項1に記載の方法。
  3. 前記第1および第2の基板のうちの1つの基板と前記第3の基板とを貼り合わせる前に、前記第1および第2の基板を貼り合わせる請求項1に記載の方法。
  4. 前記第1の基板の内部に脆弱化層が形成されている請求項1〜3のいずれか1項に記載の方法。
  5. 前記脆弱化層は、原子打ち込みまたはイオン打ち込みによって、或いは、ポーラスシリコン層を形成することによって形成される請求項4に記載の方法。
  6. 前記脆弱化層が原子打ち込みまたはイオン打ち込みによって形成され、
    打ち込まれるイオンが、水素イオン、または水素イオンおよびヘリウムイオンの混合イオンである請求項5に記載の方法。
  7. 前記第1の基板は、250℃〜600℃の範囲の温度で亀裂が生じる請求項1〜6のいずれか1項に記載の方法。
  8. 前記第1および第2の基板は、接着剤による接合または分子接合によって貼り合わせられている請求項1〜7のいずれか1項に記載の方法。
  9. 前記第1および第2の基板の集合体の界面を強化するために昇温する工程をさらに含む請求項1〜8のいずれか1項に記載の方法。
  10. 前記第1の基板が半導体によって形成されている請求項1〜9のいずれか1項に記載の方法。
  11. 前記第2の基板の厚さが500μm〜800μmの範囲である請求項1〜10のいずれか1項に記載の方法。
  12. 前記第3の基板の厚さが700μm〜1200μmの範囲である請求項1〜11のいずれか1項に記載の方法。
  13. 前記第1の物質の前記層および前記第2の物質によって構成される前記基板が、シリコン−石英、シリコン−ガラス、シリコン−サファイア、ゲルマニウム−シリコン、ゲルマニウム−ガラス、シリコンカーバイド(SiC)−石英、またはシリコンカーバイド(SiC)−ガラスの構造を形成している請求項1〜12のいずれか1項に記載の方法。
  14. 前記第1の物質がシリコンであり、前記第2の物質および前記第3の基板を構成する第3の物質が石英である請求項1〜12のいずれか1項に記載の方法。
JP2004170674A 2003-06-11 2004-06-09 異質構造の製造方法 Expired - Lifetime JP4800593B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0307027 2003-06-11
FR0307027A FR2856192B1 (fr) 2003-06-11 2003-06-11 Procede de realisation de structure heterogene et structure obtenue par un tel procede

Publications (2)

Publication Number Publication Date
JP2005005708A true JP2005005708A (ja) 2005-01-06
JP4800593B2 JP4800593B2 (ja) 2011-10-26

Family

ID=33186466

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004170674A Expired - Lifetime JP4800593B2 (ja) 2003-06-11 2004-06-09 異質構造の製造方法

Country Status (4)

Country Link
US (1) US6858517B2 (ja)
EP (1) EP1487012A3 (ja)
JP (1) JP4800593B2 (ja)
FR (1) FR2856192B1 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007105676A1 (ja) * 2006-03-13 2007-09-20 Shin-Etsu Chemical Co., Ltd. マイクロチップ及びマイクロチップ製造用soi基板
JP2008532317A (ja) * 2005-02-28 2008-08-14 シリコン・ジェネシス・コーポレーション レイヤ転送プロセス用の基板強化方法および結果のデバイス
JP2009044153A (ja) * 2007-08-08 2009-02-26 Soitec Silicon On Insulator Technologies 脆化面に沿って複合基板を破砕する方法および装置
JP2009158943A (ja) * 2007-12-03 2009-07-16 Semiconductor Energy Lab Co Ltd Soi基板の作製方法
JP2011003893A (ja) * 2009-06-18 2011-01-06 Commissariat A L'energie Atomique Et Aux Energies Alternatives 薄層をその熱膨張率と異なる熱膨張率を有するターゲット基板上に移転する方法
JP2011135054A (ja) * 2009-11-24 2011-07-07 Semiconductor Energy Lab Co Ltd Soi基板の作製方法およびsoi基板
WO2014129433A1 (ja) * 2013-02-19 2014-08-28 日本碍子株式会社 複合基板、半導体デバイス及び半導体デバイスの製法
WO2016006641A1 (ja) * 2014-07-08 2016-01-14 イビデン株式会社 SiCウェハの製造方法、SiC半導体の製造方法及び黒鉛炭化珪素複合基板
WO2016006640A1 (ja) * 2014-07-08 2016-01-14 イビデン株式会社 SiCウェハの製造方法、SiC半導体の製造方法及び炭化珪素複合基板
JP2017073562A (ja) * 2011-07-15 2017-04-13 コーニンクレッカ フィリップス エヌ ヴェKoninklijke Philips N.V. 半導体デバイスを支持基板に接合する方法
KR20200019677A (ko) * 2017-06-30 2020-02-24 소이텍 상이한 열 팽창 계수들을 갖는 지지 기판으로 박층을 전달하기 위한 프로세스

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7674687B2 (en) * 2005-07-27 2010-03-09 Silicon Genesis Corporation Method and structure for fabricating multiple tiled regions onto a plate using a controlled cleaving process
US7166520B1 (en) * 2005-08-08 2007-01-23 Silicon Genesis Corporation Thin handle substrate method and structure for fabricating devices using one or more films provided by a layer transfer process
US20070029043A1 (en) * 2005-08-08 2007-02-08 Silicon Genesis Corporation Pre-made cleavable substrate method and structure of fabricating devices using one or more films provided by a layer transfer process
US7427554B2 (en) * 2005-08-12 2008-09-23 Silicon Genesis Corporation Manufacturing strained silicon substrates using a backing material
US7268051B2 (en) * 2005-08-26 2007-09-11 Corning Incorporated Semiconductor on glass insulator with deposited barrier layer
US7863157B2 (en) * 2006-03-17 2011-01-04 Silicon Genesis Corporation Method and structure for fabricating solar cells using a layer transfer process
US7598153B2 (en) * 2006-03-31 2009-10-06 Silicon Genesis Corporation Method and structure for fabricating bonded substrate structures using thermal processing to remove oxygen species
CN101512721A (zh) 2006-04-05 2009-08-19 硅源公司 利用层转移工艺制造太阳能电池的方法和结构
JP2008004900A (ja) * 2006-06-26 2008-01-10 Sumco Corp 貼り合わせウェーハの製造方法
US8153513B2 (en) * 2006-07-25 2012-04-10 Silicon Genesis Corporation Method and system for continuous large-area scanning implantation process
US20090206275A1 (en) * 2007-10-03 2009-08-20 Silcon Genesis Corporation Accelerator particle beam apparatus and method for low contaminate processing
FR2941324B1 (fr) 2009-01-22 2011-04-29 Soitec Silicon On Insulator Procede de dissolution de la couche d'oxyde dans la couronne d'une structure de type semi-conducteur sur isolant.
FR2942910B1 (fr) * 2009-03-06 2011-09-30 Soitec Silicon On Insulator Procede de fabrication d'une heterostructure visant a reduire l'etat de contrainte en tension du substrat donneur
FR2942911B1 (fr) * 2009-03-09 2011-05-13 Soitec Silicon On Insulator Procede de realisation d'une heterostructure avec adaptation locale de coefficient de dilatation thermique
US8216945B2 (en) * 2009-04-09 2012-07-10 Texas Instruments Incorporated Wafer planarity control between pattern levels
FR2948318B1 (fr) * 2009-07-22 2011-08-19 Commissariat Energie Atomique Procede de realisation d'un dispositif a element graphique
CN110838463A (zh) * 2018-08-17 2020-02-25 胡兵 一种半导体衬底、将衬底层与其上功能层分离的方法
FR3042647B1 (fr) * 2015-10-20 2017-12-01 Soitec Silicon On Insulator Structure composite et procede de fabrication associe
CN111834520B (zh) * 2020-06-29 2021-08-27 中国科学院上海微系统与信息技术研究所 一种表面均匀性优化的压电单晶薄膜制备方法
CN113394338A (zh) * 2021-04-28 2021-09-14 上海新硅聚合半导体有限公司 一种异质单晶薄膜的制备方法及异质单晶薄膜
CN117597008A (zh) * 2024-01-19 2024-02-23 苏州达波新材科技有限公司 一种改善注入晶圆翘曲的方法和压电单晶薄膜及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01290229A (ja) * 1988-05-18 1989-11-22 Meidensha Corp 半導体ウエハ
JPH0786106A (ja) * 1993-09-14 1995-03-31 Matsushita Electric Ind Co Ltd 複合基板材料の製造方法
JPH10200079A (ja) * 1996-11-15 1998-07-31 Canon Inc 半導体部材の製造方法および半導体部材
JP2003347522A (ja) * 2002-05-24 2003-12-05 Renesas Technology Corp 半導体装置およびその製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5395788A (en) * 1991-03-15 1995-03-07 Shin Etsu Handotai Co., Ltd. Method of producing semiconductor substrate
US5391257A (en) * 1993-12-10 1995-02-21 Rockwell International Corporation Method of transferring a thin film to an alternate substrate
FR2725074B1 (fr) * 1994-09-22 1996-12-20 Commissariat Energie Atomique Procede de fabrication d'une structure comportant une couche mince semi-conductrice sur un substrat
CN1132223C (zh) 1995-10-06 2003-12-24 佳能株式会社 半导体衬底及其制造方法
DE19640594B4 (de) * 1996-10-01 2016-08-04 Osram Gmbh Bauelement
US6033974A (en) * 1997-05-12 2000-03-07 Silicon Genesis Corporation Method for controlled cleaving process
FR2767604B1 (fr) * 1997-08-19 2000-12-01 Commissariat Energie Atomique Procede de traitement pour le collage moleculaire et le decollage de deux structures
JP2001274368A (ja) * 2000-03-27 2001-10-05 Shin Etsu Handotai Co Ltd 貼り合わせウエーハの製造方法およびこの方法で製造された貼り合わせウエーハ
FR2810448B1 (fr) * 2000-06-16 2003-09-19 Soitec Silicon On Insulator Procede de fabrication de substrats et substrats obtenus par ce procede
US6774010B2 (en) * 2001-01-25 2004-08-10 International Business Machines Corporation Transferable device-containing layer for silicon-on-insulator applications
US6498086B1 (en) * 2001-07-26 2002-12-24 Intel Corporation Use of membrane properties to reduce residual stress in an interlayer region
FR2842651B1 (fr) * 2002-07-17 2005-07-08 Procede de lissage du contour d'une couche utile de materiau reportee sur un substrat support
FR2845523B1 (fr) * 2002-10-07 2005-10-28 Procede pour realiser un substrat par transfert d'une plaquette donneuse comportant des especes etrangeres, et plaquette donneuse associee
FR2850390B1 (fr) * 2003-01-24 2006-07-14 Soitec Silicon On Insulator Procede d'elimination d'une zone peripherique de colle lors de la fabrication d'un substrat composite

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01290229A (ja) * 1988-05-18 1989-11-22 Meidensha Corp 半導体ウエハ
JPH0786106A (ja) * 1993-09-14 1995-03-31 Matsushita Electric Ind Co Ltd 複合基板材料の製造方法
JPH10200079A (ja) * 1996-11-15 1998-07-31 Canon Inc 半導体部材の製造方法および半導体部材
JP2003347522A (ja) * 2002-05-24 2003-12-05 Renesas Technology Corp 半導体装置およびその製造方法

Cited By (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008532317A (ja) * 2005-02-28 2008-08-14 シリコン・ジェネシス・コーポレーション レイヤ転送プロセス用の基板強化方法および結果のデバイス
JP2014007421A (ja) * 2005-02-28 2014-01-16 Silicon Genesis Corp レイヤ転送プロセス用の基板強化方法および結果のデバイス
JP2007250576A (ja) * 2006-03-13 2007-09-27 Shin Etsu Chem Co Ltd マイクロチップ及びマイクロチップ製造用soi基板
WO2007105676A1 (ja) * 2006-03-13 2007-09-20 Shin-Etsu Chemical Co., Ltd. マイクロチップ及びマイクロチップ製造用soi基板
JP2009044153A (ja) * 2007-08-08 2009-02-26 Soitec Silicon On Insulator Technologies 脆化面に沿って複合基板を破砕する方法および装置
KR101521832B1 (ko) * 2007-12-03 2015-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Soi 기판의 제작 방법
JP2009158943A (ja) * 2007-12-03 2009-07-16 Semiconductor Energy Lab Co Ltd Soi基板の作製方法
JP2011003893A (ja) * 2009-06-18 2011-01-06 Commissariat A L'energie Atomique Et Aux Energies Alternatives 薄層をその熱膨張率と異なる熱膨張率を有するターゲット基板上に移転する方法
JP2011135054A (ja) * 2009-11-24 2011-07-07 Semiconductor Energy Lab Co Ltd Soi基板の作製方法およびsoi基板
JP2017073562A (ja) * 2011-07-15 2017-04-13 コーニンクレッカ フィリップス エヌ ヴェKoninklijke Philips N.V. 半導体デバイスを支持基板に接合する方法
JP2019197924A (ja) * 2011-07-15 2019-11-14 ルミレッズ ホールディング ベーフェー 半導体デバイスを支持基板に接合する方法
US10629470B2 (en) 2013-02-19 2020-04-21 Ngk Insulators, Ltd. Composite substrate, elastic wave device, and method for producing elastic wave device
CN105027436A (zh) * 2013-02-19 2015-11-04 日本碍子株式会社 复合基板、弹性波装置及弹性波装置的制造方法
CN105074868A (zh) * 2013-02-19 2015-11-18 日本碍子株式会社 复合基板、半导体装置及半导体装置的制法
KR102222089B1 (ko) * 2013-02-19 2021-03-04 엔지케이 인슐레이터 엘티디 복합 기판, 반도체 디바이스 및 반도체 디바이스의 제법
KR20150118143A (ko) * 2013-02-19 2015-10-21 엔지케이 인슐레이터 엘티디 복합 기판, 탄성파 디바이스 및 탄성파 디바이스의 제법
KR20150120354A (ko) * 2013-02-19 2015-10-27 엔지케이 인슐레이터 엘티디 복합 기판, 반도체 디바이스 및 반도체 디바이스의 제법
KR102094026B1 (ko) 2013-02-19 2020-03-27 엔지케이 인슐레이터 엘티디 복합 기판, 탄성파 디바이스 및 탄성파 디바이스의 제법
JP5934424B2 (ja) * 2013-02-19 2016-06-15 日本碍子株式会社 弾性波デバイスの製法
JPWO2014129432A1 (ja) * 2013-02-19 2017-02-02 日本碍子株式会社 弾性波デバイスの製法
JPWO2014129433A1 (ja) * 2013-02-19 2017-02-02 日本碍子株式会社 複合基板及び半導体デバイスの製法
WO2014129433A1 (ja) * 2013-02-19 2014-08-28 日本碍子株式会社 複合基板、半導体デバイス及び半導体デバイスの製法
US9812345B2 (en) 2013-02-19 2017-11-07 Ngk Insulators, Ltd. Composite substrate, semiconductor device, and method for manufacturing semiconductor device
US9911639B2 (en) 2013-02-19 2018-03-06 Ngk Insulators, Ltd. Composite substrate, elastic wave device, and method for producing elastic wave device
WO2016006640A1 (ja) * 2014-07-08 2016-01-14 イビデン株式会社 SiCウェハの製造方法、SiC半導体の製造方法及び炭化珪素複合基板
JP2016018890A (ja) * 2014-07-08 2016-02-01 イビデン株式会社 SiCウェハの製造方法、SiC半導体の製造方法及び炭化珪素複合基板
JP2016018891A (ja) * 2014-07-08 2016-02-01 イビデン株式会社 SiCウェハの製造方法、SiC半導体の製造方法及び黒鉛炭化珪素複合基板
WO2016006641A1 (ja) * 2014-07-08 2016-01-14 イビデン株式会社 SiCウェハの製造方法、SiC半導体の製造方法及び黒鉛炭化珪素複合基板
KR20200019677A (ko) * 2017-06-30 2020-02-24 소이텍 상이한 열 팽창 계수들을 갖는 지지 기판으로 박층을 전달하기 위한 프로세스
KR102552244B1 (ko) 2017-06-30 2023-07-06 소이텍 상이한 열 팽창 계수들을 갖는 지지 기판으로 박층을 전달하기 위한 프로세스

Also Published As

Publication number Publication date
US6858517B2 (en) 2005-02-22
EP1487012A2 (fr) 2004-12-15
JP4800593B2 (ja) 2011-10-26
FR2856192A1 (fr) 2004-12-17
US20040253795A1 (en) 2004-12-16
EP1487012A3 (fr) 2005-11-16
FR2856192B1 (fr) 2005-07-29

Similar Documents

Publication Publication Date Title
JP4800593B2 (ja) 異質構造の製造方法
KR100654164B1 (ko) 지지체 상에 박막을 형성하는 방법 및 이 방법에 의해서 제조되는 구조물
JP5258564B2 (ja) 支持体上に薄膜を転写する方法
JP5111713B2 (ja) 材料ブロックを切り取るための方法ならびに薄膜の形成方法
KR100742240B1 (ko) 과깨짐 형성 단계를 포함하는 박막의 전달 방법
US20070037363A1 (en) Method for forming a brittle zone in a substrate by co-implantation
JP2014007421A (ja) レイヤ転送プロセス用の基板強化方法および結果のデバイス
EP2608252B1 (fr) Méthode de fabrication d'une structure souple par transfert de couches et stucture correspondante
JPH04365377A (ja) 半導体装置
US20120018855A1 (en) Method of producing a heterostructure with local adaptation of the thermal expansion coefficient
US10679963B2 (en) Method for assembling two substrates of different natures via a ductile intermediate layer
US20240147864A1 (en) Hybrid structure and a method for manufacturing the same
US7067393B2 (en) Substrate assembly for stressed systems
JP4987470B2 (ja) 自立を誘発することによって薄肉化された極薄層の製造方法
JP5165830B2 (ja) 接合によって積層構造を形成しているウェハを分離するための方法
JP2015092632A (ja) 強誘電体基板を使用した転写方法
US7807548B2 (en) Process of forming and controlling rough interfaces
JP2000082642A (ja) 基板の貼り合わせ方法
JPH01154538A (ja) 半導体装置用基板の製造方法
US20100032085A1 (en) Method for producing self-supporting membranes

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110425

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110712

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110804

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140812

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4800593

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250