JP2009044153A - 脆化面に沿って複合基板を破砕する方法および装置 - Google Patents
脆化面に沿って複合基板を破砕する方法および装置 Download PDFInfo
- Publication number
- JP2009044153A JP2009044153A JP2008203200A JP2008203200A JP2009044153A JP 2009044153 A JP2009044153 A JP 2009044153A JP 2008203200 A JP2008203200 A JP 2008203200A JP 2008203200 A JP2008203200 A JP 2008203200A JP 2009044153 A JP2009044153 A JP 2009044153A
- Authority
- JP
- Japan
- Prior art keywords
- composite structure
- crushing
- substrate
- housing
- embrittled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000002131 composite material Substances 0.000 title claims abstract description 59
- 238000000034 method Methods 0.000 title claims abstract description 28
- 239000000758 substrate Substances 0.000 title claims description 80
- 238000000137 annealing Methods 0.000 claims description 17
- 239000003795 chemical substances by application Substances 0.000 claims description 17
- 230000001186 cumulative effect Effects 0.000 claims description 10
- 239000004848 polyfunctional curative Substances 0.000 claims description 9
- 238000005468 ion implantation Methods 0.000 claims description 4
- 239000000463 material Substances 0.000 description 13
- 239000010453 quartz Substances 0.000 description 6
- 229910052594 sapphire Inorganic materials 0.000 description 6
- 239000010980 sapphire Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 229910052732 germanium Inorganic materials 0.000 description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 238000010849 ion bombardment Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000004064 recycling Methods 0.000 description 2
- 230000035939 shock Effects 0.000 description 2
- 239000003351 stiffener Substances 0.000 description 2
- 229910002704 AlGaN Inorganic materials 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- -1 helium ions Chemical class 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000000452 restraining effect Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/185—Joining of semiconductor bodies for junction formation
- H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67098—Apparatus for thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
- Y10T156/11—Methods of delaminating, per se; i.e., separating at bonding face
- Y10T156/1168—Gripping and pulling work apart during delaminating
- Y10T156/1189—Gripping and pulling work apart during delaminating with shearing during delaminating
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
- Y10T156/19—Delaminating means
- Y10T156/1961—Severing delaminating means [e.g., chisel, etc.]
- Y10T156/1967—Cutting delaminating means
- Y10T156/1972—Shearing delaminating means
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Casings For Electric Apparatus (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
【課題】破砕中のネガの破損数を著しく制限することを可能にする方法を提案すること。
【解決手段】本発明は、２つの層により画定される脆化面に沿って複合構造（１００）を破砕する方法に関する。破砕の間、この複合構造は、ボートハウジング（１２０）内に配置され、また、この構造の両側に配置され、かつ互いに平行に整列された硬化剤（１１８）と接触した状態に保たれる。
【選択図】図３
【解決手段】本発明は、２つの層により画定される脆化面に沿って複合構造（１００）を破砕する方法に関する。破砕の間、この複合構造は、ボートハウジング（１２０）内に配置され、また、この構造の両側に配置され、かつ互いに平行に整列された硬化剤（１１８）と接触した状態に保たれる。
【選択図】図３
Description
本発明は、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ等のＩＩＩ／Ｎ族からの材料、ＧａＡｓ等のＩＩＩ／Ｖ族からの材料、またはゲルマニウムなどのＩＶ族からの材料のエピタキシーに特に利用される複合構造の製造の分野に関する。本発明の適用分野は、エレクトロニクス、オプティクス、及びオプトエレクトロニクスである。
より詳細には、本発明は、２つの層の間に画定される脆化面（ｅｍｂｒｉｔｔｌｅｍｅｎｔ ｐｌａｎｅ）に沿って複合構造を破砕（ｆｒａｃｔｕｒｅ）する方法に関する。この方法は、脆化面に沿って構造に割れ目（ｆｒａｃｔｕｒｅ）を発生させることを含む。
複合構造は、スマート・カット（登録商標）技術に従って製造することができる。この技術は、薄層を支持基板上に移すことにより複合構造をつくることを可能にする。
ＳＯＩウエハの作製へのスマート・カット（登録商標）技術の実装の一例が、特許文献１又は非特許文献１に説明されている。
一般に、スマート・カット（登録商標）技術は、ドナー基板の面（ｆａｃｅ）の下にイオン種を注入して、脆化面を形成することと、注入を受けたドナー基板の面を支持基板と密接に接着させることと、ボンディングのための安定化熱処理（ｓｔａｂｉｌｉｚａｔｉｏｎ ｈｅａｔ ｔｒｅａｔｍｅｎｔ）を実行することと、そのようにして得られた構造を脆化面の位置で破砕して、その構造の、注入を受けた表面と脆化面との間の部分を支持基板上に移すこととを含む。構造の破砕は、所与の温度での熱アニール及び／又は機械的エネルギーの供給により行うことができる。このようにして、脆化面と注入を受けた面との間に画定された、ドナー基板からの層が、支持基板上に移植される。
ドナー基板の残りの層は「ネガ（ｎｅｇａｔｉｖｅ）」と呼ばれ、新たな薄層移転においてドナー基板として再び利用するために、その表面を研磨し洗浄した後にリサイクルされる。
ドナー基板は、低欠陥密度を示すために特別な作製を必要とする。それゆえ、ドナー基板は特に高価である。したがって、ネガのリサイクルが製造コストの低減のために特に重要である。
このような事情であるので、（ＧａＮ、ＳｉＣ等の）硬く脆弱な（ｈａｒｄ ａｎｄ ｂｒｉｔｔｌｅ）材料、または（ゲルマニウム、シリコン等の）壊れやすい（ｆｒａｇｉｌｅ）材料のドナー基板の利用中に、水平または垂直に配置された構造を破砕するとネガの８０％の破損につながる可能性がある。破砕時に、局所的に極めて強くなる可能性のあるエネルギーが解放され、ネガの破損を引き起こす場合がある。
基板の破砕による薄層の移転を改善するために、様々な解決策が存在する。
これらの既知の解決策の１つは、特許文献２に説明されている。特許文献２には、破砕エネルギーが加えられた場合に移転された層に現れる欠陥（気泡（ｂｕｂｂｌｉｎｇ）、ひび（ｃｒａｃｋ）、割れ目）の形成を低減することが記載されている。この目的のために、非特許文献２では、ボンディング法（ｂｏｎｄｉｎｇ ｍｅｔｈｏｄ）により基板を固定すること、支持基板またはドナー基板の裏面（ｒｅａｒ ｆａｃｅ）に硬化剤（ｓｔｉｆｆｅｎｅｒ）を形成することを提案している。
特許文献３に記載された別の解決策は、より具体的に、熱膨張係数がドナー基板のそれとことなる支持基板上に、脆化された（ｅｍｂｒｉｔｔｌｅｄ）ドナー基板から薄層を移転することに当てはまる。移転された層の破損のリスクを低減するために、特許文献３は、基板をボンディングすること、支持基板またはドナー基板の上の硬化剤を形成すること、基板硬化剤はそれがボンディングされる基板の熱膨張係数と近い熱膨張係数を有することを説明している。
さらに別の既知の解決策は、特許文献４に説明されている。この解決策は、得られる層の全表面にわたり均一な粗さ（ｒｏｕｇｈｎｅｓｓ）を得ることを目的とする。そのために、脆化されたドナー基板が、破砕熱アニール（ｆｒａｃｔｕｒｅ ｔｈｅｒｍａｌ ａｎｎｅａｌｉｎｇ）を可能にする炉内に水平に置かれ、擦り傷の形成につながる可能性のある、ある層の別の層の上へのどんな移動をも防止するために、層を水平に操作するための保持手段が設けられる。
これらの解決策は、破砕による薄層の移転を改善するためには満足できるものであるが、これらの解決策は、破砕中に得られたドナー基板の残りの層（ネガ）の破損のリスクを低減しない。
本発明は、破砕中のネガの破損数を著しく制限することを可能にする方法を提案することにより、前述した不都合を改善することを目的とする。
本発明の目的は、２つの層の間に画定される脆化面に沿って複合構造を破砕する方法により達成される。この方法は、脆化面に沿って構造内に割れ目を生成することを含み、破砕中に、構造の両側に配置された硬化剤（ｓｔｉｆｆｅｎｅｒ）に対して接触した状態で構造が保持され、かつ硬化剤が構造から離隔されることを特徴とする。
構造の両側に硬化剤が存在することにより、構造の異なる材料が、破砕中にエネルギーが解放されるときに、（「リリースド（ｒｅｌｅａｓｅｄ）」として知られる接触とは反対の）「ヘルド（ｈｅｌｄ）」として知られる接触状態に保持されることが保証される。破砕中、開放されるエネルギーは、構造とヘルド接触の状態にある硬化剤により減衰されてその結果として衝撃波が吸収され、これはネガの破損のリスクを大幅に制限する。
有利な構成によると、複合構造は２つの硬化剤の間に置かれ、各硬化剤と構造との間の累積的間隔（ｃｕｍｕｌａｔｉｖｅ ｓｐａｃｉｎｇ）は、破砕中に、０ではなく５００マイクロメートル未満である。
別の有利な構成によると、硬化剤は、複合構造の直径の少なくとも５０％を超える直径を有する。
破砕中、複合構造は、実質的に垂直に、または実質的に垂直に配置してもよい。
複合構造の脆化面は、イオン注入により形成してもよく、破砕は、ウエハの熱アニールにより実行される。この場合、本発明に従って構造の両側に硬化剤が存在することにより、ネガの破損のリスクが低減される。
事実、複合構造へのイオン種の注入が、脆化された領域を形成するマイクロキャビティを材料中に生成することが知られている。これらのマイクロキャビティは、材料が脆化面に沿って破砕するまでアニーリングの熱量（ａｎｎｅａｌｉｎｇ ｔｈｅｒｍａｌ ｂｕｄｇｅｔ）が適用される間、成長する。そういう訳で、シリコン上のゲルマニウム、石英上のシリコン、シリコン上のＧａＡｓまたはＩｎＰ等、異なる熱膨張係数を有する材料を脆化された構造が備える場合、これらの材料は、熱量（ｔｈｅｒｍａｌ ｂｕｄｇｅｔ）を加えている間に異なる仕方で膨張し、表面が保たれていなければ、構造は屈曲する。破砕のとき、局所的に極めて大きい可能性がある開放されたエネルギーは、ネガの破損を引き起こす場合がある。他方、硬化剤が存在すると、このエネルギーは収容されるか再分配されて結果として生じる衝撃波が吸収される。これは、ネガの破損を防止する。
加えて、構造をヘルド接触の状態に維持することは、脆化面の方向にマイクロキャビティが成長し、かつそれらの、構造の厚さ方向への成長を最小化することを可能にする。したがって、結果として得られる圧力は構造の厚さ方向で低減され、脆化された領域全体にわたり制限が均一であり、それゆえ局所的な圧縮点（ｌｏｃａｌ ｃｏｍｐｒｅｓｓｉｏｎ ｐｏｉｎｔ）を低減する。
複合構造は、異なる熱膨張係数を有する２つの基板を備え、その２つの基板を互いに組み合わせることでつくることができ、２つの基板のうちの１つは、脆化面を備える。
本発明の別の目的は、破砕される複合構造のための熱アニール装置ボート（ｔｈｅｒｍａｌ ａｎｎｅａｌｉｎｇ ｉｎｓｔａｌｌａｔｉｏｎ ｂｏａｔ）用のハウジングである。このハウジングは、２つの層の間で画定される脆化面に沿って破砕される複合構造を収容することができ、加えて、互いに離間され、かつ互いに平行に整列された２つの硬化素子を備え、各硬化素子と複合構造との間の累積的間隔は、０ではなく、５００マイクロメートル未満である。
本発明のさらに別の目的は、２つの層の間で画定される脆化面に沿って破砕される複合構造の熱アニールの装置である。この装置は、炉と、複数の複合構造を収容可能なボートとを備え、各複合構造は、先に定義したようなハウジングの中に置かれる。
本発明によれば、破砕中のネガの破損数を低減することができる。
以下、図面を参照して本発明の実施形態を詳細に説明する。
図１Ａから１Ｃは、既知のスマート・カット（登録商標）技術に従って、基板上に層を生成する例を示している。
図１Ａでは、符号１０は、複合構造のドナー（又はソース）基板を示している。ドナー基板は、例えばＧａＮウエハとすることができる。
第１のステップによると、ドナー基板１０にイオン注入が実行される。注入は、例えば水素および／またはヘリウムイオンなどのイオン種による、ドナー基板の平坦な面１２のイオン衝撃に対応する（イオン衝撃が図１Ａの矢印で示されている）。
注入されるイオン種の種類、注入量（ｉｍｐｌａｎｔａｔｉｏｎ ｄｏｓｅ）およびエネルギーは、移転が望まれる層の厚さと、注入された基板の物理化学的性質に従って選択される。
注入されたイオンは、注入を受けた平坦な面１２の近傍に位置する、移転される薄層１６と、基板の残りを形成するネガと呼ばれる別の層１８とを画定する脆化面１４を形成することが目的である。
任意選択で、表面汚染を防止するために、ドナー基板（例えば、ＳｉＯ2）の平坦な面１２の上に形成された追加層を通してイオン注入を行うことができる。
次のステップは、移転される薄層１６の平坦な面１２を、支持（受取側（ｒｅｃｅｉｖｅｒ））基板２０の面２２とボンディングすることを含む。ＧａＮのドナー基板の場合には、支持基板は、たとえばサファイアウエハとすることができる。
ドナー基板１０及び支持基板２０は、異なる熱膨張係数を示してもよい。
それ自体で知られているように、ボンディングステップは、ドナー基板１０を、分子付着および／または静電ボンディングにより支持基板２０と密着に接触させることに対応し、このボンディングステップの次には、ボンディングを安定化させるための熱処理が行われる。
図１Ｂは、２つの関連付けられた基板を示し、支持基板２０の平坦な面２２が、ドナー基板１０の平坦な面１２に接着している。
加えて、ボンディングを改善するために、かつ複合構造のボンディングを維持するために、２つの基板を接触させる前に、２つの基板の少なくとも１つの上に（例えば、ＳｉＯ2及び／又はＳｉ3Ｎ4の）ボンディング層および／または接着促進層を堆積することが必要な場合が時々ある。
破砕と呼ばれる最後のステップでは、このようにして得られた構造に熱量（ｔｈｅｒｍａｌ ｂｕｄｇｅｔ）が与えられて、その結果、ドナー基板１０に形成された脆化面１４の位置で破砕することにより薄層１６が分離され、そして、薄層１６が支持基板２０上へ移転される。
この破砕ステップは、たとえば、約８０℃から５００℃の範囲の温度でアセンブリに熱アニールを与えて、薄層１６の支持基板２０への移転を可能にする。
この分離ステップにしたがって、図１Ｃで表される構造２３が得られる。
この構造２３の外部面２４の粗さは、研磨により低減することが可能であり、この表面をそれに続くエピタキシー等の用途のために準備することができる。
ネガと呼ばれるドナー基板１０の残りの層２６は、その表面が研磨および洗浄された後、新たな薄層移転においてドナー基板として再び利用するためにリサイクルされる。
ドナー基板１０を支持基板２０にボンディングすることにより得られた構造を破砕するステップの間にネガが破損するリスクを制限するために、本発明によると、破砕するステップの間に、この構造を、この構造の両側に配置された硬化剤と接触した状態に維持することが提供される。
破砕中のヘルド接触は、このステップの間、この構造を極めて制限された空間内に保持することを言及していると理解される。このヘルド接触は、いかなる形であっても、硬化剤を構造上にボンディングすること又は固定することを含まないことを理解されたい。
図２は、垂直に配置された構造に破砕熱アニールを加える破砕方法を実装する装置の一例を示している。
破砕熱アニールは、いくつかの複合構造を同時に処理可能な焼きなまし炉（ａｎｎｅａｌｉｎｇ ｆｕｒｎａｃｅ）において都合良く実施できる。
図２はしたがって、たとえばサファイアボートや石英ボート等の容器１０２内に配置された、破砕される複数の複合構造１００を示している。複合構造は、互いに平行に整列されている。
ボート１０２は、炉の開口を密封するためのドア１０６に固定されたローダ（ｌｏａｄｅｒ）１０４の上に位置する。
ボート１０２、ローダ１０４、及びドア１０６により形成されるアセンブリ１０８は、炉構造１１０に対して可動であり、炉構造（ｆｕｒｎａｃｅ ｓｔｒｕｃｔｕｒｅ）１１０は、周囲に加熱素子１１４が巻かれた石英処理管（ｐｒｏｃｅｓｓ ｔｕｂｅ）１１２を備える。熱電対を有するパイロメータ１１６も設けられる。
図２は、開放位置の状態で示されている。閉鎖位置では、アセンブリ１０８が炉構造１１０内に挿入され、ドア１０６が炉の開口を密封する。
図３は、複合構造１００が配置されるボート１０２の一部をより詳細に示している。
ボートは、垂直に配置され、かつ互いに平行に整列された複数の硬化素子１１８を備える。２つの隣接する硬化素子の間の間隔が、破砕される複合構造１００がその中に配置されるハウジング１２０を形成する。
ボートの異なる硬化素子１１８の間に画定される間隔は、各ハウジング１２０の厚さを選択することができるように調節可能である。
破砕される複合構造の面を押し付ける硬化素子１１８は、サファイア、石英、その他のボートを構成する材料でできた壁である。
硬化素子の熱膨張係数は、破砕時に開放されるエネルギーの支配的な吸収メカニズムではないので、これらの素子の材料は、熱アニールの間に開放されるエネルギーに対して十分に機械的に耐久性があるように選択されるのみである。
これらの硬化剤の直径は、破砕される複合構造のそれより大きくてもよい。硬化剤の直径は、複合構造の直径の少なくとも５０％より大きく、より好ましくは、硬化剤の最小の直径が複合構造の直径より５％小さい。
硬化剤の間の間隔は、破砕アニール中に各硬化剤と構造との間の累積的間隔が５００マイクロメートル未満に維持されるように、破砕される構造１００の厚さに従って計算される（図３において、累積的間隔は、間隔ｅ１とｅ２の合計により表される。）。
一般に、硬化剤と破砕される複合構造との間の累積的間隔は、構造の直径と、構造を構成する基板間の熱膨張係数の差とに基づいて調節される（これらのパラメータは実際、熱量の付与の間の、構造の屈曲の形成および強度に影響を与える。）。
一例によると、脆化されサファイアウエハにボンディングされたＧａＮウエハを備える直径２インチ（又は５．０８ｃｍ）の破砕される複合構造が、破砕アニールの間に３２０マイクロメートルの累積的間隔を残すように離間された硬化素子１１８を有するハウジング１２０内に挿入される。
そのような構成で行われた試験によって、破砕の間のネガ破損の数を８０％から１０％低減可能であることが示された。累積的間隔が３３０マイクロメートルである同様の構成でも同様の結果が得られた。
加えて、ネガ破損が、垂直（図３）および水平（図示せず）の両方の配置の複合構造において低減された。
加えて、そのようなボート１０２において、硬化素子１１８および複合構造１００が抑制棒（ｒｅｓｔｒａｉｎｉｎｇ ｂａｒ）（図示せず）のおかげで維持されている。ボートのその棒は、硬化素子および複合構造を保持するための凹部を備えることができる。
ここで、本発明による方法の実施形態の例について説明する。
ドナー基板は、３０〜２５０ｋｅＶで約１０17ａｔ／ｃｍ2のドーズのＨ+イオンの注入により形成された脆化面を有するＧａＮウエハである。
支持基板は、サファイアウエハである。
ＳｉＯ2等のボンディング層は、基板ボンディングのために、ドナー基板および／または支持基板の面の上に堆積され、用意される。ボンディングは、プラズマにより活性化され、２つの基板は、親水性ボンディングにより密着される。
このようにして得られた２インチ（又は５．０８ｃｍ）の直径を有する構造は、石英で（又は十分に機械的に耐久性のある他の等価的な材料で）形成された２つの硬化剤の間に、上述したような熱アニール炉ボートのハウジング内に置かれる。各硬化剤と構造との間の累積的間隔は、３２０マイクロメートルである。
このように炉内に配置された構造は、約５００℃までの温度上昇にさらされて、基板ボンディングが強化され、また破砕アニールが実行される。
大気温度に戻った後、ネガと、サファイア支持基板上のＧａＮの薄層で構成された基板とが、適合された保持手段により損なうことなく回収される。特に、ネガは完全に無傷であり、リサイクルの後に例利用することが可能である。
１０ ドナー基板
１２ ドナー基板の平坦な面
１４ 脆化面
１６ 薄層
１８ ネガ
２０ 支持基板
２２ 支持基板の平坦な面
１００ 複合構造
１０２ ボート
１０４ ローダ
１０６ ドア
１０８ アセンブリ
１１０ 炉構造
１１２ 石英処理管
１１４ 加熱素子
１１６ パイロメータ
１１８ 硬化剤
１２０ ハウジング
１２ ドナー基板の平坦な面
１４ 脆化面
１６ 薄層
１８ ネガ
２０ 支持基板
２２ 支持基板の平坦な面
１００ 複合構造
１０２ ボート
１０４ ローダ
１０６ ドア
１０８ アセンブリ
１１０ 炉構造
１１２ 石英処理管
１１４ 加熱素子
１１６ パイロメータ
１１８ 硬化剤
１２０ ハウジング
Claims (12)
- ２つの層の間に画定される脆化面に沿って複合構造（１００）を破砕する方法であって、
前記脆化面に沿って前記複合構造の中に割れ目を生成するステップを含み、
破砕の間、前記複合構造は、前記複合構造の両側に配置され、かつ前記複合構造から離間された硬化剤（１１８）に対して保持されることを特徴とする方法。 - 前記複合構造（１００）は、２つの硬化剤（１１８）の間に置かれ、
各硬化剤と前記複合構造との間の累積的間隔は、破砕の間、０ではなく、５００マイクロメートル未満であることを特徴とする請求項１に記載の方法。 - 前記硬化剤（１１８）は、前記複合構造の直径の少なくとも５０％より大きいことを特徴とする請求項２に記載の方法。
- 前記複合構造（１００）は、破砕の間、実質的に垂直に配置されることを特徴とする請求項１から３のいずれかに記載の方法。
- 前記複合構造（１００）は、破砕の間、実質的に水平に配置されることを特徴とする請求項１から３のいずれかに記載の方法。
- 前記複合構造（１００）の前記脆化面は、イオン注入により形成されることを特徴とする請求項１から５のいずれかに記載の方法。
- 前記破砕は、前記複合構造の熱アニールにより実行されることを特徴とする請求項１から６のいずれかに記載の方法。
- 前記複合構造は、異なる熱膨張係数を有する２つの基板で構成されることを特徴とする請求項１から７のいずれかに記載の方法。
- 前記複合構造は、２つの基板（１０、２０）を互いに組み合わせることにより作製され、前記２つの基板のうちの１つは、脆化面を備えることを特徴とする請求項１から８のいずれかに記載の方法。
- 破砕される複合構造の熱アニール装置ボート（１０２）のハウジング（１２０）であって、
前記ハウジングは、２つの層の間に画定される脆化面に沿って破砕される複合構造（１００）を収容可能であり、
前記ハウジングは、互いに離間され、かつ互いに平行に整列された２つの硬化素子（１１８）をさらに備え、
各硬化素子と前記複合構造との間の累積的間隔は、０ではなく、５００マイクロメートル未満であることを特徴とするハウジング。 - 前記硬化剤（１１８）の直径は、破砕される前記複合構造の直径の少なくとも５０％より大きいことを特徴とする請求項１０に記載のハウジング。
- ２つの層の間に画定される脆化面に沿って破砕される複合構造の熱アニール装置であって、
炉（１１０）と、
複数の複合構造（１００）を収容可能なボート（１０２）と
を備え、
各複合構造は、請求項１０又は１１のハウジング（１２０）内に配置されることを特徴とする熱アニール装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0756997 | 2007-08-08 | ||
| FR0756997A FR2919960B1 (fr) | 2007-08-08 | 2007-08-08 | Procede et installation pour la fracture d'un substrat composite selon un plan de fragilisation |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009044153A true JP2009044153A (ja) | 2009-02-26 |
| JP4971266B2 JP4971266B2 (ja) | 2012-07-11 |
Family
ID=39269314
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008203200A Active JP4971266B2 (ja) | 2007-08-08 | 2008-08-06 | 脆化面に沿って複合基板を破砕する方法および装置 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US8324078B2 (ja) |
| EP (1) | EP2023380A1 (ja) |
| JP (1) | JP4971266B2 (ja) |
| KR (1) | KR101010592B1 (ja) |
| CN (1) | CN101364534B (ja) |
| FR (1) | FR2919960B1 (ja) |
| SG (2) | SG150431A1 (ja) |
| TW (1) | TW200913130A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7505151B2 (ja) | 2019-03-15 | 2024-06-25 | ソイテック | 複数のウエハ組立体を破砕するためのシステム |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR3009428B1 (fr) * | 2013-08-05 | 2015-08-07 | Commissariat Energie Atomique | Procede de fabrication d'une structure semi-conductrice avec collage temporaire via des couches metalliques |
| JP6390898B2 (ja) | 2014-08-22 | 2018-09-19 | アイシン精機株式会社 | 基板の製造方法、加工対象物の切断方法、及び、レーザ加工装置 |
| KR101664621B1 (ko) * | 2014-12-12 | 2016-10-10 | 한국항공우주연구원 | 충격 흡수를 위한 구조물, 의도된 파손 유도를 위한 최초 파손 유발 구조, 및 이를 제조하는 방법 |
| FR3091620B1 (fr) * | 2019-01-07 | 2021-01-29 | Commissariat Energie Atomique | Procédé de transfert de couche avec réduction localisée d’une capacité à initier une fracture |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002353082A (ja) * | 2001-05-28 | 2002-12-06 | Shin Etsu Handotai Co Ltd | 貼り合わせウェーハの製造方法 |
| JP2003224042A (ja) * | 2001-12-21 | 2003-08-08 | Soi Tec Silicon On Insulator Technologies | 半導体薄層の移し換え方法とそれに使用するドナーウエハの製造方法 |
| JP2005005708A (ja) * | 2003-06-11 | 2005-01-06 | Soi Tec Silicon On Insulator Technologies | 異質構造の製造方法 |
| WO2005024916A1 (ja) * | 2003-09-05 | 2005-03-17 | Sumco Corporation | Ｓｏｉウェーハの作製方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2681472B1 (fr) * | 1991-09-18 | 1993-10-29 | Commissariat Energie Atomique | Procede de fabrication de films minces de materiau semiconducteur. |
| US6033974A (en) * | 1997-05-12 | 2000-03-07 | Silicon Genesis Corporation | Method for controlled cleaving process |
| US6162705A (en) * | 1997-05-12 | 2000-12-19 | Silicon Genesis Corporation | Controlled cleavage process and resulting device using beta annealing |
| US20030049372A1 (en) * | 1997-08-11 | 2003-03-13 | Cook Robert C. | High rate deposition at low pressures in a small batch reactor |
| FR2828428B1 (fr) * | 2001-08-07 | 2003-10-17 | Soitec Silicon On Insulator | Dispositif de decollement de substrats et procede associe |
| FR2834820B1 (fr) * | 2002-01-16 | 2005-03-18 | Procede de clivage de couches d'une tranche de materiau | |
| FR2839385B1 (fr) | 2002-05-02 | 2004-07-23 | Soitec Silicon On Insulator | Procede de decollement de couches de materiau |
| US20050150597A1 (en) * | 2004-01-09 | 2005-07-14 | Silicon Genesis Corporation | Apparatus and method for controlled cleaving |
| US9011598B2 (en) * | 2004-06-03 | 2015-04-21 | Soitec | Method for making a composite substrate and composite substrate according to the method |
| US7772088B2 (en) | 2005-02-28 | 2010-08-10 | Silicon Genesis Corporation | Method for manufacturing devices on a multi-layered substrate utilizing a stiffening backing substrate |
-
2007
- 2007-08-08 FR FR0756997A patent/FR2919960B1/fr active Active
-
2008
- 2008-07-10 US US12/170,937 patent/US8324078B2/en active Active
- 2008-07-18 TW TW097127506A patent/TW200913130A/zh unknown
- 2008-07-18 EP EP08160680A patent/EP2023380A1/fr not_active Withdrawn
- 2008-07-21 SG SG200805374-6A patent/SG150431A1/en unknown
- 2008-07-21 SG SG201100872-9A patent/SG169393A1/en unknown
- 2008-07-22 KR KR1020080071244A patent/KR101010592B1/ko active IP Right Grant
- 2008-08-06 JP JP2008203200A patent/JP4971266B2/ja active Active
- 2008-08-07 CN CN2008101449154A patent/CN101364534B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002353082A (ja) * | 2001-05-28 | 2002-12-06 | Shin Etsu Handotai Co Ltd | 貼り合わせウェーハの製造方法 |
| JP2003224042A (ja) * | 2001-12-21 | 2003-08-08 | Soi Tec Silicon On Insulator Technologies | 半導体薄層の移し換え方法とそれに使用するドナーウエハの製造方法 |
| JP2005005708A (ja) * | 2003-06-11 | 2005-01-06 | Soi Tec Silicon On Insulator Technologies | 異質構造の製造方法 |
| WO2005024916A1 (ja) * | 2003-09-05 | 2005-03-17 | Sumco Corporation | Ｓｏｉウェーハの作製方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7505151B2 (ja) | 2019-03-15 | 2024-06-25 | ソイテック | 複数のウエハ組立体を破砕するためのシステム |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200913130A (en) | 2009-03-16 |
| SG169393A1 (en) | 2011-03-30 |
| KR101010592B1 (ko) | 2011-01-25 |
| CN101364534B (zh) | 2011-03-16 |
| EP2023380A1 (fr) | 2009-02-11 |
| KR20090015814A (ko) | 2009-02-12 |
| CN101364534A (zh) | 2009-02-11 |
| FR2919960A1 (fr) | 2009-02-13 |
| SG150431A1 (en) | 2009-03-30 |
| FR2919960B1 (fr) | 2010-05-21 |
| JP4971266B2 (ja) | 2012-07-11 |
| US8324078B2 (en) | 2012-12-04 |
| US20090038758A1 (en) | 2009-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102658526B1 (ko) | 산화물 단결정 박막을 구비한 복합 웨이퍼의 제조 방법 | |
| EP1929511B1 (en) | Semiconductor on glass insulator with deposited barrier layer | |
| JP4625913B2 (ja) | 有用層で被覆された一対の基板の同時製造方法 | |
| TWI452631B (zh) | Fabrication method of silicon film transfer insulating wafers | |
| US11201081B2 (en) | Method for separating thin layers of solid material from a solid body | |
| US20100289115A1 (en) | Soi substrate and method for manufacturing soi substrate | |
| US9837301B2 (en) | Method for producing hybrid substrates, and hybrid substrate | |
| JP4971266B2 (ja) | 脆化面に沿って複合基板を破砕する方法および装置 | |
| WO2014153923A1 (zh) | 薄膜和制造薄膜的方法 | |
| KR101526245B1 (ko) | 임시 접합을 채용하는 반도체 구조를 제조하기 위한 방법 | |
| EP2924736B1 (en) | Method for manufacturing soi wafer | |
| TW201140662A (en) | Method for the preparation of a multi-layered crystalline structure | |
| JP5722038B2 (ja) | 基板とその一方の面上に堆積させた層とを含む構造体の製造方法 | |
| KR101302071B1 (ko) | 제공 기판의 인장 응력 조건을 감소시키기 위한 이종 구조체의 제조 방법 | |
| JP5411438B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP5053252B2 (ja) | 半導体材料の少なくとも１つの厚い層を含むヘテロ構造の製造方法 | |
| JP2005354078A (ja) | 材料複合体ウェーハの製造方法 | |
| US10727106B2 (en) | Method for transfer of a useful layer | |
| JP5649579B2 (ja) | ガラス−セラミックベース絶縁体上半導体構造及びその作成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120224 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120330 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120405 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150413 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4971266 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |