WO2016006641A1 - SiCウェハの製造方法、SiC半導体の製造方法及び黒鉛炭化珪素複合基板 - Google Patents

SiCウェハの製造方法、SiC半導体の製造方法及び黒鉛炭化珪素複合基板 Download PDF

Info

Publication number
WO2016006641A1
WO2016006641A1 PCT/JP2015/069703 JP2015069703W WO2016006641A1 WO 2016006641 A1 WO2016006641 A1 WO 2016006641A1 JP 2015069703 W JP2015069703 W JP 2015069703W WO 2016006641 A1 WO2016006641 A1 WO 2016006641A1
Authority
WO
WIPO (PCT)
Prior art keywords
sic
substrate
layer
graphite
silicon carbide
Prior art date
Application number
PCT/JP2015/069703
Other languages
English (en)
French (fr)
Inventor
渉 古市
淳仁 長田
祐樹 水向
Original Assignee
イビデン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by イビデン株式会社 filed Critical イビデン株式会社
Publication of WO2016006641A1 publication Critical patent/WO2016006641A1/ja

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation

Abstract

 黒鉛基材の表面にガラス状炭素層および前記ガラス状炭素層の上にCVD-SiC層を有する黒鉛炭化珪素複合基板と、表面に水素イオンが注入されたイオン注入層を有する単結晶SiC基板とを準備する工程と、前記黒鉛炭化珪素複合基板のCVD-SiC層と前記単結晶SiC基板のイオン注入層とを貼り合せ接合体を得る接合工程と、前記接合体を加熱し、前記イオン注入層を単結晶SiC基板から剥離し、単結晶被覆基板を得る第1剥離工程と、前記単結晶被覆基板の前記ガラス状炭素層とCVD-SiC層とを剥離しSiCウェハを得る第2剥離工程と、からなるSiCウェハの製造方法。

Description

SiCウェハの製造方法、SiC半導体の製造方法及び黒鉛炭化珪素複合基板
 本発明は、SiCウェハの製造方法、SiC半導体の製造方法及び黒鉛炭化珪素複合基板に関する。
 SiC(炭化珪素)はシリコンと炭素で構成される化合物半導体材料である。絶縁破壊電界強度がSiの10倍、バンドギャップがSiの3倍と優れているだけでなくデバイス作製に必要なp型、n型の制御が広い範囲で可能であることなどから、Siの限界を超えるパワーデバイス用材料として期待されている。
 また、SiCは、より薄い厚さでも高い耐電圧が得られるため、薄く構成することにより、ON抵抗が小さく、低損失の半導体が得られることが特徴である。
 しかしながら、SiC半導体は、広く普及するSi半導体と比較し、大面積のウェハが得られず、工程も複雑であることから、Si半導体と比較して大量生産ができず、高価であった。
 SiC半導体のコストを下げるため、様々な工夫が行われてきた。
 特許文献1には、炭化珪素基板の製造方法であって、少なくとも、マイクロパイプの密度が30個/cm以下の単結晶炭化珪素基板と多結晶炭化珪素基板を準備し、単結晶炭化珪素基板と前記多結晶炭化珪素基板とを貼り合わせる工程を行い、その後、単結晶炭化珪素基板を薄膜化する工程を行い、多結晶基板上に単結晶層を形成した基板を製造することが記載されている。
 更に、単結晶炭化珪素基板と多結晶炭化珪素基板とを貼り合わせる工程の前に、単結晶炭化珪素基板に水素イオン注入を行って水素イオン注入層を形成する工程を行い、単結晶炭化珪素基板と多結晶炭化珪素基板とを貼り合わせる工程の後、単結晶炭化珪素基板を薄膜化する工程の前に、350℃以下の温度で熱処理を行い、単結晶炭化珪素基板を薄膜化する工程を、水素イオン注入層にて機械的に剥離する工程とする炭化珪素基板の製造方法が記載されている。
 このような方法により、1つのSiCの単結晶のインゴットからより多くのSiCウェハが得られるようになった。
日本国特開2009-117533号公報
 しかしながら、上記記載されたSiCウェハの製造方法は、水素イオン注入を行って薄いイオン注入層の形成された単結晶SiC基板と、多結晶SiC基板と、を貼り合わせたのちに加熱して剥離することによって製造されているので、SiCウェハは、厚さの大部分が多結晶SiC基板である。このため、SiCウェハは、研磨などハンドリングの際に損傷しないよう機械的な強度を有するよう十分な厚さの多結晶SiCの基板を使用する。そのため、半導体として機能するために必要な厚さよりも厚い多結晶SiC基板を用いなければならない。
 多結晶SiC基板が厚いと、ON抵抗が大きくなり、本来のSiC半導体の特徴が充分に発揮できなくなる。
 つまり、製造工程において基板の損傷を防ぐためには多結晶SiC基板を厚くすることが好ましく、得られるSiC半導体のON抵抗を小さくするためには薄い多結晶SiC基板が好ましい。
 本発明の第1の課題は、単結晶SiC基板と多結晶SiC基板とを貼り合わせたのち剥離することによってSiCウェハを得る製造工程において、ハンドリングで損傷しにくく、より薄いSiCウェハが容易に得られる製造方法を提供することにある。
 本発明の第2の課題は、単結晶SiC基板と多結晶SiC基板とを貼り合わせたのち剥離することによって得られるSiCウェハを利用するSiC半導体の製造工程において、ハンドリングで損傷しにくく、より薄いSiC半導体が容易に得られる製造方法を提供することにある。
 本発明の第3の課題は、単結晶SiC基板と多結晶SiC基板とを貼り合わせたのち剥離することによってSiCウェハを得る製造工程において、ハンドリングで損傷しにくく、より薄いSiCウェハが容易に得られる多結晶SiC基板を提供することにある。
 前記課題を解決するための本発明のSiCウェハの製造方法は、黒鉛基材の表面にガラス状炭素層および前記ガラス状炭素層の上にCVD-SiC層を有する黒鉛炭化珪素複合基板と、表面に水素イオンが注入されたイオン注入層を有する単結晶SiC基板とを準備する工程と、前記黒鉛炭化珪素複合基板のCVD-SiC層と前記単結晶SiC基板のイオン注入層とを貼り合せ接合体を得る接合工程と、前記接合体を加熱し、前記イオン注入層を単結晶SiC基板から剥離し、単結晶被覆基板を得る第1剥離工程と、前記単結晶被覆基板の前記ガラス状炭素層とCVD-SiC層とを剥離しSiCウェハを得る第2剥離工程と、からなる。
 本発明のSiCウェハの製造方法は、後にSiCウェハとなるCVD-SiC層とイオン注入層が、ガラス状炭素層と共に黒鉛基材と接合したまま取り扱われるので、研磨などのハンドリングの際に損傷しにくくすることができる。
 また、CVD-SiC層は黒鉛基材に支持されているので薄くても容易に取り扱うことができ、厚さが薄いON抵抗の小さなSiCウェハを容易に得ることができる。
 本発明のSiCウェハの製造方法は、次の態様が好ましい。
 (1)前記黒鉛炭化珪素複合基板は円盤であってその縁に方向を示すマーキングを有するともに、前記単結晶SiC基板は円盤であってその縁に方向を示すマーキングを有し、前記接合工程は前記黒鉛炭化珪素複合基板と前記単結晶SiC基板とを、方向を示すマーキングを合わせて接合する。
 SiC半導体が充分に機能するために、SiCウェハから一定の方向に揃えてパターンを形成しダイシングされる。黒鉛炭化珪素複合基板および単結晶SiC基板がそれぞれ方向を示すマーキングを有する円盤であって黒鉛炭化珪素複合基板と単結晶SiC基板とを方向を示すマーキングを合わせて接合することにより、単結晶SiC基板の方向をSiCウェハの結晶方位に反映させることができ、SiCウェハの結晶方位を容易に確認することができる。
 (2)前記マーキングは、オリエンテーションフラットまたは切り欠きである。
 一般の半導体製造装置は、オリエンテーションフラットまたは切り欠きによって結晶方向を確認しパターン形性、ダイシングなどの半導体製造工程が行われている。このため本発明のSiCウェハがオリエンテーションフラットまたは切り欠きを有していることにより、広く普及する半導体製造装置を用いてSiC半導体を製造することができる。
 (3)前記SiCウェハの製造方法は、第1剥離工程のあとに、熱処理工程を更に有する。
 イオン注入層と、CVD-SiC層は、熱処理工程によって互いに拡散し合いより強固に接合することができる。
 (4)前記CVD-SiC層の厚さは50~1000μmである。
 CVD-SiC層の厚さが、50μm以上であると、SiCウェハから得られるSiC半導体に十分な機械的な強度を付与することができる。CVD-SiC層の厚さが、1000μm以下であると、SiCウェハから得られるSiC半導体のON抵抗を小さくすることができる。
 (5)前記黒鉛炭化珪素複合基板の側壁または縁にガラス状炭素層の無い領域を有し、前記ガラス状炭素層の無い領域ではCVD-SiC層が黒鉛基材と接している。
 黒鉛炭化珪素複合基板の側壁または縁にガラス状炭素層の無い領域を有し、ガラス状炭素層の無い領域ではCVD-SiC層が黒鉛基材と接していることにより、SiC半導体の得られるSiCウェハの中央部分は黒鉛基材から剥離しやすく、周辺部分は黒鉛基材から剥離しにくくすることができる。黒鉛基材を露出させる面積、領域を適宜設定することにより単結晶被覆基板からSiCウェハの剥離しやすさを容易に制御することができる。
 黒鉛炭化珪素複合基板にガラス状炭素層の無い領域を適宜形成することにより、例えばオリエンテーションフラットまたは切り欠き部位でCVD-SiC層と黒鉛基材が接していない領域を作ることができ、この部位から容易に剥がすことができる。
 また、単結晶被覆基板のイオン注入層の上にパターンを形成したのちにダイシングし、SiC半導体を得ることができる。このとき、SiC半導体を構成するCVD-SiC層は、ガラス状炭素層を介して黒鉛基材と接合されているので容易に剥離することができる。
 また、本発明のSiC半導体の製造方法は、前記記載のSiCウェハの製造方法と、半導体形成工程とからなり、前記半導体形成工程は、前記熱処理工程の後、前記第2剥離工程の前である。
 単結晶被覆基板にSiC半導体を形成したのちに切り離すので、薄いSiCウェハを取り扱う必要が無く、損傷しにくくすることができる上に、薄いCVD-SiC層をSiC半導体の一部として利用でき、SiC半導体のON抵抗を容易に小さくすることができる。
 また、本発明の黒鉛炭化珪素複合基板は、縁にマーキングを有する円盤である黒鉛基材の表面に、順にガラス状炭素層、CVD-SiC層が積層されている。
 本発明の黒鉛炭化珪素複合基板は、後にSiCウェハとなるCVD-SiC層とイオン注入層が、熱分解炭素層と共に黒鉛基材と接合したまま取り扱われるので、研磨などのハンドリングの際に損傷しにくくすることができる。
 また、CVD-SiC層は黒鉛基材に支持されているので薄くても容易に取り扱うことができ、厚さが薄いON抵抗の小さなSiCウェハを容易に得ることができる。
 SiC半導体が充分に機能するために、SiCウェハから一定の方向に揃えてパターンを形成しダイシングされる。黒鉛炭化珪素複合基板および単結晶SiC基板にマーキングを有し、黒鉛炭化珪素複合基板と単結晶SiC基板のマーキングとの方向を合わせて接合することにより、単結晶SiC基板の方向をSiCウェハの結晶方位に反映させることができ、SiCウェハの結晶方位を容易に確認することができる。
 本発明の黒鉛炭化珪素複合基板は次の態様であることが望ましい。
 (6)前記マーキングは、オリエンテーションフラットまたは切り欠きである。
 一般の半導体製造装置は、オリエンテーションフラットまたは切り欠きによって結晶方位を確認しパターン形性、ダイシングなどの半導体製造プロセスが行われている。このため本発明のSiCウェハがオリエンテーションフラットまたは切り欠きを有していることにより、広く普及する半導体製造装置を用いてSiC半導体を製造することができる。
 (7)前記CVD-SiC層の厚さは50~1000μmである。
 CVD-SiC層の厚さが、50μm以上であると、SiCウェハから得られるSiC半導体に十分な機械的な強度を付与することができる。CVD-SiC層の厚さが、1000μm以下であると、SiCウェハから得られるSiC半導体のON抵抗を小さくすることができる。
 (8)前記黒鉛炭化珪素複合基板の側壁または縁にガラス状炭素層の無い領域を有し、前記ガラス状炭素層の無い領域ではCVD-SiC層が黒鉛基材と接している。
 黒鉛炭化珪素複合基板の側壁または縁にガラス状炭素層の無い領域を有し、ガラス状炭素層の無い領域ではCVD-SiC層が黒鉛基材と接していることにより、SiC半導体の得られるSiCウェハの中央部分は黒鉛基材から剥離しやすく、周辺部分は黒鉛基材から剥離しにくくすることができる。黒鉛基材を露出させる面積、領域を適宜設定することにより単結晶被覆基板からSiCウェハの剥離しやすさを容易に制御することができる。
 黒鉛炭化珪素複合基板にガラス状炭素層の無い領域を適宜形成することにより、例えば、オリエンテーションフラットまたは切り欠き部位でCVD-SiC層と黒鉛基材が接していない領域を作ることができ、この部位から容易に剥がすこともできる。
 また、黒鉛基材の接合したままの単結晶被覆基板としてイオン注入層の上にパターンを形成したのちにダイシングし、SiC半導体を得ることができる。このとき、SiC半導体を構成するCVD-SiC層は、ガラス状炭素層を介して黒鉛基材と接合されているので容易に剥離することができる。
 本発明によれば、薄いSiCウェハが黒鉛基材に接合した状態で取り扱うことができるので、SiCウェハの製造工程で損傷しにくくすることができる上に、得られるSiCウェハを薄くすることができ、ON抵抗の小さなSiCウェハを得ることができる。
 本発明によれば、薄いSiCウェハが黒鉛基材に接合した状態で取り扱うことができるので、SiC半導体の製造工程で損傷しにくくすることができる上に、得られるSiC半導体を薄くすることができ、ON抵抗の小さなSiC半導体を得ることができる。
 本発明の多結晶SiC基板である黒鉛炭化珪素複合基板によれば、薄いSiCウェハが黒鉛基材に接合した状態で取り扱うことができるので、SiCウェハの製造工程で損傷しにくくすることができる上に、得られるSiCウェハを薄くすることができ、ON抵抗の小さなSiCウェハを得ることができる。
図1は本発明のSiCウェハの製造方法の製造工程を示し、S1は接合工程、S2は第1剥離工程、S3は第2剥離工程である。 図2は本発明の製造方法に記載された黒鉛炭化珪素複合基板の一実施形態であり、(a)はオリエンテーションフラットを有し、(b)は切り欠きを有している。 図3は本発明の製造方法に記載された黒鉛炭化珪素複合基板の一実施形態であり、(a)は、縁にガラス状炭素層の無い領域を有し、(b)は、側壁にガラス状炭素層の無い領域を有する変形例である。
 本発明のSiCウェハの製造方法は、黒鉛基材の表面にガラス状炭素層および前記ガラス状炭素層の上にCVD-SiC層を有する黒鉛炭化珪素複合基板と、表面に水素イオンが注入されたイオン注入層を有する単結晶SiC基板とを準備する工程と、前記黒鉛炭化珪素複合基板のCVD-SiC層と前記単結晶SiC基板のイオン注入層とを貼り合せ接合体を得る接合工程と、前記接合体を加熱し、前記イオン注入層を単結晶SiC基板から剥離し、単結晶被覆基板を得る第1剥離工程と、前記単結晶被覆基板の前記ガラス状炭素層とCVD-SiC層とを剥離しSiCウェハを得る第2剥離工程と、からなる。
 本発明のSiCウェハの製造方法は、後にSiCウェハとなるCVD-SiC層とイオン注入層が、ガラス状炭素層と共に黒鉛基材と接合したまま取り扱われるので、研磨などのハンドリングの際に損傷しにくくすることができる。
 また、CVD-SiC層は黒鉛基材に支持されているので薄くても容易に取り扱うことができ、厚さが薄いON抵抗の小さなSiCウェハを容易に得ることができる。
 単結晶SiC基板に水素をイオン注入することにより、入射エネルギーに応じた深さまで水素イオンを到達させることができる。水素イオンの注入された単結晶基板は、加熱することによりイオン注入の際に形成された注入欠陥に水素が集まり、結晶の結合を切断することができる。単結晶SiC基板は、CVD-SiC層に接合されているので、イオン注入された表面が第1剥離工程でCVD-SiC層側に移動することができる。
 水素イオンが注入された単結晶SiC基板は、表面が単結晶の状態を維持したまま脆くなっているので単結晶を維持したままCVD-SiC層に移動させることができる。第1剥離工程の後、CVD-SiC層の表面に単結晶SiC層が形成されているので、さらにSiC層をエピタキシャル成長させることにより、SiC半導体に好適に用いることができるSiCウェハを提供することができる。
 CVD-SiC層と、単結晶SiC基板とを貼り合わせる接合工程は、次のようにして行うことができる。
 CVD-SiC層及び単結晶SiC基板は、共に鏡面研磨されたものを用いる。鏡面研磨された面同士を密着させ、隙間のない接合面を形成することができる。
 CVD-SiC層及び単結晶SiC基板は、あらかじめ洗浄されたものを用いることが好ましい。洗浄の方法は特に限定されないが、例えば酸などの化学薬品と純水を用いて洗浄することが好ましい。例えば、洗浄方法は、半導体の洗浄で広く使用されているRCA洗浄などを利用することができる。RCA洗浄とは、SC1と呼ばれるアンモニアと過酸化水素と水とを組み合わせた洗浄と、SC2と呼ばれる塩酸と過酸化水素と水とを組み合わせた洗浄の2段階で行われる洗浄方法で、SC1では、主にパーティクル、有機物汚染の除去、SC2では、金属汚染の除去に使用される。
 CVD-SiC層または単結晶SiC基板の少なくとも一方にプラズマ活性化処理を施すことが好ましい。プラズマ活性化処理された表面は、接合しやすくなっており、より強固にCVD-SiC層と単結晶SiC基板を接合することができる。
 第1剥離工程は、接合体を加熱することにより剥離することができる。イオン注入層は、水素イオンが内部に侵入しているので、脆くなっている。接合体を加熱すると、単結晶SiC基板と、黒鉛炭化珪素複合基板との熱膨張差で、脆くなったイオン注入層部分で剥離する。イオン注入層の表面の1~10μm程度がCVD-SiC層に貼り付き、黒鉛炭化珪素複合基板のCVD―SiC層にイオン注入層の一部が貼り付いた単結晶被覆基板が得られる。つまり、剥離した面は、いずれの側もイオン注入層が露出している。
 第1剥離工程は、熱膨張差によるイオン注入層の分離を目的とするので、化学反応に関与せず、例えば200~1000℃の温度に加熱することにより分離することができる。
 前記黒鉛炭化珪素複合基板は円盤であってその縁に方向を示すマーキングを有するともに、前記単結晶SiC基板は円盤であってその縁に方向を示すマーキングを有し、前記接合工程は前記黒鉛炭化珪素複合基板と前記単結晶SiC基板と、を方向を示すマーキングを合わせて接合する。
 SiC半導体が充分に機能するために、SiCウェハから一定の方向に揃えてパターンを形成しダイシングされる。黒鉛炭化珪素複合基板および単結晶SiC基板がそれぞれ方向を示すマーキングを有する円盤であって黒鉛炭化珪素複合基板と単結晶SiC基板と、を方向を示すマーキングを合わせて接合することにより、単結晶SiC基板の方向をSiCウェハの結晶方位に反映させることができ、SiCウェハの結晶方位を容易に確認することができる。
 前記マーキングは、オリエンテーションフラットまたは切り欠きであることが好ましい。
 一般の半導体製造装置は、オリエンテーションフラットまたは切り欠きによって結晶方位を確認し半導体の形成、ダイシングが行われている。このため本発明のSiCウェハがオリエンテーションフラットまたは切り欠きを有していることにより、広く普及する半導体製造装置を用いてSiC半導体を製造することができる。
 前記SiCウェハの製造方法は、第1剥離工程のあとに、熱処理工程を更に有することが好ましい。イオン注入層と、CVD-SiC層は、熱処理工程によって互いに拡散し合いより強固に接合することができる。
 熱処理工程の温度は特に限定されないが、例えば1000~2000℃である。1000℃以上であるとイオン注入層とCVD-SiC層との接合をより強固にでき、2000℃以下であると単結晶SiCであるイオン注入層に結晶の欠陥を生じにくくすることができる。熱処理工程の加熱温度は、多結晶であるCVD-SiC層と、単結晶であるイオン注入層との接合を促進する目的から、第1剥離工程の加熱温度より高いことが好ましい。第1剥離工程の加熱温度よりも高温に加熱することによってより接合を強固にすることができる。
 熱処理工程は、第2剥離工程の前あるいは第2剥離工程の後のいずれであっても良く、特に限定されないが第2剥離工程の前にあることが好ましい。第2剥離工程の前に熱処理工程があると、熱処理工程で反りが発生しにくくすることができる。
 前記CVD-SiC層の厚さは50~1000μmであることが好ましい。
 CVD-SiC層の厚さが、50μm以上であると、SiCウェハから得られるSiC半導体に十分な機械的な強度を付与することができる。CVD-SiC層の厚さが、1000μm以下であると、SiCウェハから得られるSiC半導体のON抵抗を小さくすることができる。
 さらに望ましいCVD-SiC層の厚さは100~500μmである。CVD-SiC層の厚さが、100μm以上であると、SiCウェハから得られるSiC半導体の強度をより強くすることができる。CVD-SiC層の厚さが、500μm以下であると、SiCウェハから得られるSiC半導体のON抵抗をより小さくすることができる。
 前記SiCウェハの製造方法は、前記黒鉛炭化珪素複合基板の側壁または縁にガラス状炭素層の無い領域を有し、前記ガラス状炭素層の無い領域ではCVD-SiC層が黒鉛基材と接していることが好ましい。
 黒鉛炭化珪素複合基板の側壁または縁にガラス状炭素層の無い領域を有し、ガラス状炭素層の無い領域ではCVD-SiC層が黒鉛基材と接していることにより、SiC半導体の得られるSiCウェハの中央部分は黒鉛基材から剥離しやすく、周辺部分は黒鉛基材から剥離しにくくすることができる。黒鉛基材を露出させる面積、領域を適宜設定することにより単結晶被覆基板からSiCウェハの剥離しやすさを容易に制御することができる。
 このように黒鉛基材の一部を露出させて黒鉛炭化珪素複合基板を形成することによりSiCウェハの製造工程の途中で黒鉛基材がSiCウェハと分離してしまうことを防止することができる。
 また、SiCウェハを分離する第2剥離工程の前に、単結晶上にSiC半導体を形成することができる。具体的には、単結晶被覆基板の単結晶の上にSiC半導体を形成した後にダイシングし、SiC半導体を得ることができる。このとき、SiC半導体を構成するCVD-SiC層は、ガラス状炭素層を介して黒鉛基材と接合されているので容易に剥離することができる。
 ガラス状炭素層を構成するガラス状炭素は、フェノール樹脂、フラン樹脂、イミド樹脂などの樹脂を含有した溶剤を炭素化して得ることができる。黒鉛基材上へ前記溶剤を塗布した後の塗布面の平坦度は悪いが、炭素化させる際に塗布した溶剤は揮発するため、結果物としてのガラス状炭素層はクラックを伴わずに薄くなる。そして、黒鉛基材の平坦度が良ければ、平坦なガラス状炭素層を得ることができる。ガラス状炭素層の厚さは、0.1~50μmに設定するのが好ましく、0.3~10μmがさらに好ましく、0.5~5μmが特に好ましい。ガラス状炭素層の厚さが0.1μmよりも小さい場合、ガラス状炭素層の面状態は黒鉛基材の面状態(凹凸面)の影響を大きく受ける。そのため、CVD-SiC層の厚みは、面状態に影響を受けない位まで大きくしなければならず、面状態が悪いと平坦に鏡面研磨できなくなってしまう。また、50μmを超える場合、ガラス状炭素層の厚みによる硬化収縮や線膨張差の影響が大きくなるため、CVD-SiC層に対して硬化収縮や線膨張差による応力を加え、最悪の場合、CVD-SiC層を破壊してしまう。
 ガラス状炭素層の製造方法としては種々のものがあるが、次の様なものがある。原料(ポリイミドやフェノール樹脂などの熱硬化樹脂)を、希釈液(ジメチルアセトアミド)で薄めた後、黒鉛基材上にスピンコートやスプレー、ディップにて液を塗布後、120℃の温度下で10分乾燥する。その後、0.15Torr以下の真空環境のもと、1000℃の温度下で1時間焼成する。
 SiC半導体の形成は、パターン形性、酸化、拡散、CVD、イオン注入、CMP、電極形性、エッチング、パターン形性、電極形性、フォトレジスト塗布など、目的とするSiC半導体に応じて適宜選択することができる。
(実施例1)
 次に本発明に係る実施例1について説明する。図1は、本発明のSiCウェハの製造方法の製造工程を示し、S1は接合工程、S2は第1剥離工程、S3は第2剥離工程である。図2は、本発明の製造方法に記載された黒鉛炭化珪素複合基板の一実施形態であり、(a)はオリエンテーションフラット8aを有し、(b)はその変形例である切り欠き(ノッチ)8bを有している。図3は、本発明の製造方法に記載された黒鉛炭化珪素複合基板の一実施形態であり、(a)は、縁にガラス状炭素層の無い領域を有し、(b)は、側壁にガラス状炭素層の無い領域を有する変形例である。図3(a)は、黒鉛基材よりも直径の小さなガラス状炭素層を有し、ガラス状炭素層の外側では、黒鉛基材とCVD-SiC層とが接している。図3(b)は、黒鉛基材と同じ直径のガラス状炭素層を有しているが、黒鉛基材の側面には、ガラス状炭素層が形成されておらず、側面では、黒鉛基材とCVD-SiC層とが接している。
<接合工程>
 黒鉛炭化珪素複合基板6の黒鉛基材1は、直径φ150mm厚さ2mmの円盤状であり、縁にマーキングとなるオリエンテーションフラット8aが備えられている。オリエンテーションフラット8aの辺の長さは2cmである。黒鉛基材1の表面には、厚さが40μm、直径φ149mmのガラス状炭素層2が備えられている。すなわち、縁0.5mmはガラス状炭素層がなく、黒鉛基材がCVD-SiC層3と接している。すなわち、ガラス状炭素層2の外側はガラス状炭素層の無い領域9である。ガラス状炭素層の上に500μmの厚さのCVD-SiC層3が備えられている。すなわち、CVD-SiC層3の縁0.5mmは、ガラス状炭素層を介在することなく直接黒鉛基材上に形成されている。CVD-SiC層3の表面は研磨されたのち、RCA洗浄が行われている。RCA洗浄は市販のRCA洗浄液により行うことができる。
 次に、オリエンテーションフラットを有する単結晶SiC基板4を準備し、その一方の面に水素イオンを注入する。水素イオンを注入することによりイオン注入層4aが形成される。水素イオンを注入した後、RCA洗浄が行われている。RCA洗浄は市販のRCA洗浄液により行うことができる。水素イオンが注入されていない部分はイオン非注入層4dとなっている。
 次に単結晶SiC基板4のイオン注入層4aと、黒鉛炭化珪素複合基板のCVD-SiC層3を接触させ、圧着することにより接合体7を得る。圧着の温度、圧力は特に限定されない。
 <第1剥離工程>
 得られた接合体7を加熱することにより、イオン注入層4aで分離する。イオン注入層4aは、水素イオンが注入されることにより脆くなっているので、イオン注入層4aの表面部分を剥離させることができる。図1において単結晶SiC基板側に残ったイオン注入層は4c、黒鉛炭化珪素複合基板側に移動したイオン注入層は4bである。加熱の温度は特に限定されないが、400℃である。接合体は、接合体内部に発生する熱膨張差によって、イオン注入層部分で分離する。
 <熱処理工程>
 黒鉛基材1とガラス状炭素層2とCVD-SiC層3とイオン注入層4bとからなる単結晶被覆基板5を熱処理する。熱処理は1200℃で10分間行う。この処理により、CVD-SiC層3とイオン注入層4bとの接合を強固にすることができる。
 <第2剥離工程>
 熱処理された単結晶被覆基板のオリエンテーションフラット部分から単結晶SiCウェハを剥離する。オリエンテーションフラット部分は、黒鉛基材1とCVD-SiC層3との間にとガラス状炭素層2があるので容易に剥離することができる。
(実施例2)
 次に本発明に係る実施例2について説明する。
 実施例2は、SiC半導体の製造方法であり、実施例1の熱処理工程と第2剥離工程との間に、半導体形成工程を有している。
 第1剥離工程まで実施例1と同様に行い、単結晶被覆基板を得た後、SiC単結晶をエピタキシャル成長しSiCエピタキシャル層を形成する。更に、パターン形性、酸化、拡散、CVD、イオン注入、CMP、電極形性、エッチング、パターン形性、電極形性、フォトレジスト塗布によって目的のSiC半導体を得た後に、ダイシングによって、SiC半導体を切断する。切断されたSiC半導体は、黒鉛基材1とガラス状炭素層2を介して接しているので、ガラス状炭素層2とCVD-SiC層3との間で容易に分離することができる。
 本開示のSiCウェハの製造方法においては、黒鉛炭化珪素複合基板に表面粗度の小さいガラス状炭素層が用いられているため、その上に形成されるCVD-SiC層との接合力は強いものとなる。さらに黒鉛炭化珪素複合基板の反りは小さい。この結果、SiCウェハの製造工程において、イオン注入層を単結晶SiC基板から剥離し、単結晶被覆基板を得る第1剥離工程を安定的に行うことが可能となり、SiCウェハの製造効率を向上させることが可能となる。
 本出願は、2014年7月8日出願の日本特許出願、特願2014-140565に基づくものであり、その内容はここに参照として取り込まれる。
1 黒鉛基材
2 ガラス状炭素層
3 CVD-SiC層
4 単結晶SiC基板
4a、4b、4c イオン注入層
5 単結晶被覆基板
6 黒鉛炭化珪素複合基板
7 接合体
8a オリエンテーションフラット
8b 切り欠き(ノッチ)
9 ガラス状炭素層の無い領域

Claims (11)

  1.  黒鉛基材の表面にガラス状炭素層および前記ガラス状炭素層の上にCVD-SiC層を有する黒鉛炭化珪素複合基板と、表面に水素イオンが注入されたイオン注入層を有する単結晶SiC基板とを準備する工程と、
     前記黒鉛炭化珪素複合基板のCVD-SiC層と前記単結晶SiC基板のイオン注入層とを貼り合せ接合体を得る接合工程と、
     前記接合体を加熱し、前記イオン注入層を単結晶SiC基板から剥離し、単結晶被覆基板を得る第1剥離工程と、
     前記単結晶被覆基板のガラス状炭素層とCVD-SiC層とを剥離しSiCウェハを得る第2剥離工程と、
     からなるSiCウェハの製造方法。
  2.  前記黒鉛炭化珪素複合基板は円盤であってその縁に方向を示すマーキングを有するともに、前記単結晶SiC基板は円盤であってその縁に方向を示すマーキングを有し、
     前記接合工程は前記黒鉛炭化珪素複合基板と前記単結晶SiC基板とを、方向を示すマーキングを合わせて接合することを特徴とする請求項1に記載のSiCウェハの製造方法。
  3.  前記マーキングは、オリエンテーションフラットまたは切り欠きであることを特徴とする請求項2に記載のSiCウェハの製造方法。
  4.  前記SiCウェハの製造方法は、第1剥離工程のあとに、熱処理工程を更に有することを特徴とする請求項1~3のいずれか一項に記載のSiCウェハの製造方法。
  5.  前記CVD-SiC層の厚さは50~1000μmであることを特徴とする請求項1~4のいずれか一項に記載のSiCウェハの製造方法。
  6.  前記黒鉛炭化珪素複合基板の側壁または縁にガラス状炭素層の無い領域を有し、前記ガラス状炭素層の無い領域ではCVD-SiC層が黒鉛基材と接していることを特徴とする請求項1~5のいずれか一項に記載のSiCウェハの製造方法。
  7.  請求項4に記載のSiCウェハの製造方法と、半導体形成工程とからなるSiC半導体の製造方法であって、前記半導体形成工程は、前記熱処理工程の後、前記第2剥離工程の前であるSiC半導体の製造方法。
  8.  縁にマーキングを有する円盤である黒鉛基材の表面に、順にガラス状炭素層、CVD-SiC層が積層されていることを特徴とする黒鉛炭化珪素複合基板。
  9.  前記マーキングは、オリエンテーションフラットまたは切り欠きであることを特徴とする請求項8に記載の黒鉛炭化珪素複合基板。
  10.  前記CVD-SiC層の厚さは50~1000μmであることを特徴とする請求項8または9に記載の黒鉛炭化珪素複合基板。
  11.  前記黒鉛炭化珪素複合基板の側壁または縁にガラス状炭素層の無い領域を有し、前記ガラス状炭素層の無い領域ではCVD-SiC層が黒鉛基材と接していることを特徴とする請求項8~10のいずれか一項に記載の黒鉛炭化珪素複合基板。
PCT/JP2015/069703 2014-07-08 2015-07-08 SiCウェハの製造方法、SiC半導体の製造方法及び黒鉛炭化珪素複合基板 WO2016006641A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014140565A JP6371143B2 (ja) 2014-07-08 2014-07-08 SiCウェハの製造方法、SiC半導体の製造方法及び黒鉛炭化珪素複合基板
JP2014-140565 2014-07-08

Publications (1)

Publication Number Publication Date
WO2016006641A1 true WO2016006641A1 (ja) 2016-01-14

Family

ID=55064270

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/069703 WO2016006641A1 (ja) 2014-07-08 2015-07-08 SiCウェハの製造方法、SiC半導体の製造方法及び黒鉛炭化珪素複合基板

Country Status (2)

Country Link
JP (1) JP6371143B2 (ja)
WO (1) WO2016006641A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022189732A1 (fr) * 2021-03-09 2022-09-15 Soitec Procede de fabrication d'une structure semi-conductrice a base de carbure de silicium et structure composite intermediaire
US11614445B2 (en) 2016-06-09 2023-03-28 Radiometer Turku Oy Background blockers for binding assays
WO2023156193A1 (fr) * 2022-02-18 2023-08-24 Soitec Structure composite et procede de fabrication associe

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7232495B2 (ja) * 2018-03-08 2023-03-03 ランテクニカルサービス株式会社 SiCインゴット製造用基板の製造方法、及び、SiCインゴット製造用基板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10167830A (ja) * 1996-12-16 1998-06-23 Toyo Tanso Kk 化学気相蒸着炭化珪素材の製造方法
JP2005005708A (ja) * 2003-06-11 2005-01-06 Soi Tec Silicon On Insulator Technologies 異質構造の製造方法
JP2009117533A (ja) * 2007-11-05 2009-05-28 Shin Etsu Chem Co Ltd 炭化珪素基板の製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3897393B2 (ja) * 1997-04-14 2007-03-22 東芝セラミックス株式会社 高純度炭化珪素質半導体処理部材の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10167830A (ja) * 1996-12-16 1998-06-23 Toyo Tanso Kk 化学気相蒸着炭化珪素材の製造方法
JP2005005708A (ja) * 2003-06-11 2005-01-06 Soi Tec Silicon On Insulator Technologies 異質構造の製造方法
JP2009117533A (ja) * 2007-11-05 2009-05-28 Shin Etsu Chem Co Ltd 炭化珪素基板の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11614445B2 (en) 2016-06-09 2023-03-28 Radiometer Turku Oy Background blockers for binding assays
WO2022189732A1 (fr) * 2021-03-09 2022-09-15 Soitec Procede de fabrication d'une structure semi-conductrice a base de carbure de silicium et structure composite intermediaire
FR3120736A1 (fr) * 2021-03-09 2022-09-16 Soitec Procede de fabrication d’une structure semi-conductrice a base de carbure de silicium et structure composite intermediaire
WO2023156193A1 (fr) * 2022-02-18 2023-08-24 Soitec Structure composite et procede de fabrication associe
FR3132976A1 (fr) * 2022-02-18 2023-08-25 Soitec Structure composite et procede de fabrication associe

Also Published As

Publication number Publication date
JP6371143B2 (ja) 2018-08-08
JP2016018891A (ja) 2016-02-01

Similar Documents

Publication Publication Date Title
TWI795293B (zh) 工程基板結構
JP6319849B2 (ja) 単結晶材料の利用効率を改善した擬似基板
CN106409669B (zh) 形成晶片结构的方法、形成半导体器件的方法和晶片结构
KR101335713B1 (ko) 접합 기판의 제조방법 및 접합 기판
TW201807839A (zh) 用於功率及rf應用的工程基板結構
WO2015093550A1 (ja) SiCウェハの製造方法、SiC半導体の製造方法及び黒鉛炭化珪素複合基板
WO2016006641A1 (ja) SiCウェハの製造方法、SiC半導体の製造方法及び黒鉛炭化珪素複合基板
JP6049571B2 (ja) 窒化物半導体薄膜を備えた複合基板の製造方法
JP2007250575A (ja) 光電変換素子用基板の製造方法
WO2016006640A1 (ja) SiCウェハの製造方法、SiC半導体の製造方法及び炭化珪素複合基板
KR101573812B1 (ko) Soi 웨이퍼의 제조방법 및 soi 웨이퍼
WO2017212812A1 (ja) 貼り合わせsoiウェーハの製造方法
TW201908124A (zh) 高熱傳導性之元件基板及其製造方法
KR101473209B1 (ko) 단결정 SiC 기판의 제조 방법 및 이것에 의해서 얻어진 단결정 SiC 기판
JP2016146449A (ja) 半導体装置の製造方法
JP2008263084A (ja) 熱分解性窒化硼素複合基板の製造方法
JP2018085536A (ja) 多層半導体デバイス作製時の低温層転写方法
JP5438910B2 (ja) 貼り合わせ基板の製造方法
JP2006202989A (ja) Soiウエーハの製造方法及びsoiウェーハ
JP2017139266A (ja) 複合基板、半導体装置、およびこれらの製造方法
KR101302071B1 (ko) 제공 기판의 인장 응력 조건을 감소시키기 위한 이종 구조체의 제조 방법
CN113841223B (zh) 半导体基板的制造方法和半导体装置的制造方法
JP5710429B2 (ja) 貼り合わせウェーハの製造方法
CN112530855B (zh) 复合异质集成半导体结构、半导体器件及制备方法
TW201546953A (zh) 製備功率電子裝置的方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15819756

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15819756

Country of ref document: EP

Kind code of ref document: A1