TW201546953A - 製備功率電子裝置的方法 - Google Patents

製備功率電子裝置的方法 Download PDF

Info

Publication number
TW201546953A
TW201546953A TW104110652A TW104110652A TW201546953A TW 201546953 A TW201546953 A TW 201546953A TW 104110652 A TW104110652 A TW 104110652A TW 104110652 A TW104110652 A TW 104110652A TW 201546953 A TW201546953 A TW 201546953A
Authority
TW
Taiwan
Prior art keywords
electronic device
layer
precursor
end process
donor body
Prior art date
Application number
TW104110652A
Other languages
English (en)
Inventor
Noah Smick
Michael Vyvoda
Original Assignee
Gtat Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gtat Corp filed Critical Gtat Corp
Publication of TW201546953A publication Critical patent/TW201546953A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

揭示一種形成電子裝置的方法，例如包括碳化矽積層的功率電子裝置。具體描述此方法的不同具體實施例，導致電子裝置前驅物的製備與電子裝置的製造。

Description

製備功率電子裝置的方法
本發明係關於一種用於形成電子裝置的方法，特別是包括碳化矽積層(lamina)的功率電子裝置。
近年來，由於有傑出的化學、物理及電氣性質，碳化矽(SiC)已明顯引起關注。已發現，塊狀單晶體SiC可用於各種各樣的半導體應用及LED，包括，例如，作為用於功率電子產品組件之材料的基板，例如電晶體。特別是，用於切換或放大大電壓及電流的固態功率裝置在通訊、電力輸送及運輸應用是重要的組件，而且已發現，碳化矽在這些領域中有特定性質，例如大帶隙及優異的熱特性。此外，此材料的其他應用也在浮現。
可用本技藝所習知的各種方法製備碳化矽。例如，已有人使用物理氣相傳輸(physical vapor transport；簡稱PVT)方法來製備碳化矽的大單晶體。對於此方法，在晶體成長爐的高溫區域中提供例如粉狀碳化矽的來源並且加熱之。再者，在較低溫度區域中提供例如碳化矽單晶體晶圓的種子。加熱以昇華該碳化矽，以及所得 蒸汽到達有材料沉積於其上的較冷碳化矽種子。替換地，該來源可為矽、碳粒子的混合物，在加熱時，它們會起反應以形成SiC，隨後在種子上昇華及再結晶。
儘管可用晶體成長爐製造碳化矽的大型人造晶坯(boule)，然而該製程常常難以控制而且一般很貴。例如，至關重要的是，製程條件，例如來源與種子間的溫度梯度，在晶體成長過程從頭到尾要保持不變，這通常是以2000℃以上的溫度進行數天，以便產生全部有一致性質的人造晶坯。製程條件的小變異可導致成長碳化矽人造晶坯的品質大幅改變。此外，對於許多應用，需要碳化矽的薄層或晶圓，以及一般這是藉由從人造晶坯鋸出或切割出材料來達成，形成鋸縫造成大幅損失昂貴的材料。最後，在沒有額外的加工步驟下，在相對薄晶圓上難以進行功率電子裝置之電子組件的製造。因此，一般而言，儘管碳化矽有許多性質對於諸如功率電子裝置之類的應用是合乎需要的，然而其他材料由於成本較低而常常用來取代它，例如矽。
因此之故，本工業亟須用於製造碳化矽層或晶圓的低成本方法以便可有效及具成本效益地用來製造功率電子應用的裝置。
本發明係關於一種製造電子裝置的方法。該方法包含下列步驟：提供有第一表面的一碳化矽施體主體(donor body)，在有或沒有成形裝置基層下，植入穿過該 第一表面的離子，以在該碳化矽施體主體內界定一分裂平面(cleave plane)，在有或沒有該裝置基層下，在該分裂平面分裂一積層，以及製造該電子裝置於該積層上。描述此方法的不同具體實施例。在一具體實施例中，在植入及分裂之前，形成該裝置基層於該碳化矽施體主體上。在另一具體實施例中，在植入之後但是在分裂之前形成該裝置基層。對於此具體實施例，最好植入離子至臨界水平(threshold level)以下，以在該碳化矽施體主體內界定一部份分裂平面，以及在該部份分裂平面機械分裂該積層。在另一具體實施例中，在植入及分裂之後，該裝置基層形成於該積層上。對於此具體實施例，最好該積層呈獨立(free standing)且有大於或等於30微米的厚度。
應瞭解，以上一般說明及以下詳細說明皆僅供示範及解釋以及旨在提供如申請專利範圍所述之本發明的進一步解釋。
100‧‧‧碳化矽施體主體
105‧‧‧第一表面
110‧‧‧磊晶層
115、116‧‧‧分裂平面
120‧‧‧前段製程(FEOL)裝置組件層
130‧‧‧碳化矽積層
135‧‧‧背面
136、137‧‧‧電子裝置前驅物
138‧‧‧中間裝置
140‧‧‧暫時載體
150‧‧‧永久載體
160‧‧‧後段製程(BEOL)裝置組件層
190‧‧‧電子裝置
200‧‧‧碳化矽施體主體
205‧‧‧第一表面
210‧‧‧磊晶層
215‧‧‧分裂平面
220‧‧‧前段製程(FEOL)裝置組件層
230‧‧‧碳化矽積層
235‧‧‧背面
236、237‧‧‧電子裝置前驅物
238‧‧‧裝置中間物
250‧‧‧永久載體
260‧‧‧後段製程(BEOL)裝置組件層
290‧‧‧電子裝置
第1圖及第2圖圖示本發明之方法的不同具體實施例。
本發明係關於一種製備電子裝置的方法，特別是包括碳化矽積層的裝置。
在本發明之方法中，製備有可製造電子裝置於其上之至少一裝置基層的碳化矽積層。該方法包括各種步驟，包括提供施體碳化矽主體的步驟，植入離子於施 體主體內的步驟，分裂碳化矽積層的步驟，以及形成裝置基層的步驟。然後，可製備電子裝置於裝置基層上。這些步驟可以適於製造碳化矽積層及電子裝置的任何順序發生，而且也可按需要重覆全部步驟用以製造附加積層及/或附加裝置。
使用於本發明之方法的碳化矽主體可為有任何實際可行厚度的任何塊狀碳化矽材料，例如約100微米至約10毫米。較薄的施體主體可能難以處理，並且相對較厚的材料可能較佳，特別是，如果要從同一個施體主體製造出附加積層的情形下。較佳地，該施體主體為單晶碳化矽，以及可具有適於所欲電子裝置的任何同質異型(polytype)，例如6H或4H。此外，該碳化矽施體主體可取決於例如待製碳化矽積層的大小和離子植入機的性能而有不同的形狀及大小。例如，該碳化矽施體主體可為直徑為2、4或6英吋的單晶碳化矽圓形晶圓。
該碳化矽施體主體有正面或第一表面，以及在本發明之方法中，離子係穿過第一表面植入施體主體。然後，在後續或同時的剝離步驟(exfoliation step)，可分裂包含此第一表面的碳化矽積層以及從施體主體移開，然後在所得剝離碳化矽積層上可形成或完成裝置。以下更詳細地描述本發明之方法的不同特定具體實施例。所得積層可取決於例如植入條件和任何附加層(例如，出現於施體主體之第一表面上的裝置基層)的厚度而有不同的厚度。例如，該碳化矽積層可具有例如約500微米或更少的厚度， 約300微米或更少為較佳，以及約250微米或更少更佳，包括約2至約250微米、約5至約100微米、以及約10至約50微米。
在本發明之方法的第一具體實施例中，提供碳化矽施體主體，它有要形成裝置基層於其上的第一表面。該裝置基層可為本技藝所習知的任何功率電子產品。例如，該裝置基層可為所謂的前段製程(front end of line；簡稱FEOL)層或可包含FEOL層的不同組件。同樣地，該裝置基層可包括磊晶層，特別是，磊晶碳化矽層。該磊晶層沉積於碳化矽施體主體的第一表面上可使用任何習知方法，特別是，經開發及用來磊晶成長要製備電子裝置於其中之阻擋電壓漂移層(voltage blocking drift layer)的方法。該磊晶層可取決於例如待製備電子裝置的類型而有不同的厚度，但是它通常小於約100微米，包括約1至約100微米、以及約5至約35微米。此外，該裝置基層更可包括：各種習知前段製程裝置組件，形成或沉積於磊晶層上的為較佳，包括，例如，用微影技術形成的至少一電晶體、用摻雜物植入及活化而形成的至少一摻雜碳化矽層、以及至少一經形成或成長的閘極或閘極氧化物。熟諳此藝者會知道其他的前段製程裝置組件。不過，這些組件也可在使電子裝置前驅物與施體主體分裂後形成於磊晶層上，下文會更詳細地描述。
以此第一具體實施例而言，該方法更包括：植入離子穿過裝置基層和碳化矽施體主體之第一表面 的步驟。使用此植入方法，在第一表面下面及碳化矽施體主體內形成分裂平面。該植入的離子劑量可包括，例如，氫、氦或彼等之組合。可按需要改變植入條件以在所欲深度製造所欲分裂平面。例如，該離子劑量可為在約1.0×1014至1.0×1018H/cm2之間的任何劑量，例如0.5至3.0×1017H/cm2。也可改變劑量能量(dosage energy)，例如約500keV至約3MeV之間。在一些具體實施例中，離子植入溫度可維持在約200℃至950℃之間，例如300℃至800℃之間或550℃至750℃之間，以及這可按照碳化矽的特定類型以及裝置基層的厚度及組合物來調整。可調整的其他植入條件可包括初始製程參數，例如植入劑量速率以及植入離子的比率(例如，氫/氦離子比)。
在植入後，本發明之方法的第一具體實施例更包括：使電子裝置前驅物在分裂平面與碳化矽施體主體分裂的步驟。該分裂平面形成電子裝置前驅物的背面以及裝置基層為電子裝置前驅物的正面。因此，該電子裝置前驅物包括碳化矽積層和裝置基層，它也可包括前段製程裝置組件層，若有的話。電子裝置前驅物的厚度將取決於植入條件，以及例如可約為1微米至約1000微米，例如約5微米至約500微米。較佳地，該電子裝置前驅物有允許它獨立的總厚度，例如大於約10微米，包括大於約20微米。
本技藝所習知的任何方法可用來使電子裝置前驅物與碳化矽施體主體分裂或剝離，以及可按照裝置 前驅物厚度及所用的植入條件，改變特定分裂條件，例如剝離溫度、加熱速率、暴露時間及剝離壓力。例如，該電子裝置前驅物可使用約400℃至約1200℃的剝離溫度從施體主體移開，例如約600℃至約1000℃，以及持續約1分鐘至約60分鐘，例如約5分鐘至約30分鐘。較高的剝離溫度通常需要較少時間。此外，可使用熱溫加大以便縮短花在剝離溫度的時間。藉由調整植入及剝離條件，可最大化所得積層中實質沒有物理缺陷的面積。視需要，該碳化矽施體主體在剝離前可經受熱處理。例如，該施體主體可加熱到剝離溫度以下以便在分裂層中造成損傷演化(damage evolution)，例如藉由奧斯瓦爾特熟化(Oswalt ripening)。熱處理可減少整個積層剝離所需的時間及溫度且可產生較平滑的分裂平面。在剝離後，也可視需要使用額外或替代性持續時間較短的熱處理，例如1至5分鐘大於1600℃，以退火電子裝置的碳化矽積層以及去除或減少可能由植入造成的任何損傷。
除了形成電子裝置前驅物以外，該分裂步驟也導致形成碳化矽施體主體的剩餘部份，而分裂平面形成剩餘施體主體的正面。在有或沒有進一步加工下，這可用作碳化矽施體主體，附加碳化矽積層及/或電子裝置前驅物可形成自該碳化矽施體主體。因此，例如，可清洗(clean)、蝕刻及/或研磨剩餘施體主體的正面，以及所得磨光施體主體可使用於額外的植入及剝離。以此方式，可重覆使用昂貴的碳化矽，以及可從單一碳化矽來源製成多個 層件。
第1圖圖示本發明之方法之第一具體實施例的特定實施例。在此所呈現的此圖及其他圖形本質上僅供圖解說明且無限定性，它們只是作為例子呈現。在本技藝一般技術人員範疇內的許多修改及其他具體實施例也視為落在本發明圖示實施例的範疇內。
如圖示，磊晶層110形成於碳化矽施體主體100的第一表面105上。在實施例A，前段製程(FEOL)裝置組件層120接著形成於磊晶層110上，並且隨後植入穿過此裝置基層的離子以在施體主體100內形成分裂平面115。剝離產生電子裝置前驅物137，其係包括FEOL組件層120與在碳化矽積層130上的磊晶層110。在實施例B，植入只穿過磊晶層110且進入碳化矽施體主體100以形成分裂平面116，而FEOL組件層120則在剝離後可形成於磊晶層110上。替換地，剝離可首先發生以形成電子裝置前驅物136，隨後會在其上形成FEOL層120。在剝離後，若需要，接著可回收剩餘碳化矽施體主體以及用作碳化矽施體主體100，以及視需要研磨由分裂平面115或116形成的第一表面105。
所得電子裝置前驅物接著可用來製造電子裝置。該裝置製造步驟可包括：形成至少一前段製程裝置組件層於該電子裝置前驅物之該磊晶層上，如果不存在的話。也可形成一或更多額外裝置組件。例如，該裝置製造步驟可包括：形成額外裝置層，它有時被稱為在電子裝置 前驅物之前段製程裝置組件層上的後段製程(back end of line；簡稱BEOL)裝置組件層。該BEOL層可使用本技藝所習知的任何方法形成，包括，例如，金屬接觸及/或互連件形成製程，晶片封裝，以及切晶(dicing)。裝置前驅物也可附著至永久載體基板，例如矽，並且附加裝置層也可用本技藝習知的加工步驟形成。該裝置製造可包括：視需要使用暫時載體，例如玻璃或矽，它可用作支撐物以在裝置製造期間暫時固持或固定電子裝置前驅物。該暫時載體可包括可脫離黏著劑(releasable adhesive)，其附著至電子裝置的正面以及隨後在適當的條件下去除。替換地，真空或靜電力可用來固定暫時載體。再者，由於電子裝置前驅物有形成自分裂平面的表面，可包括視需要的清洗、蝕刻或研磨步驟。
裝置製造步驟的特定實施例也圖示於第1圖。例如實施例C，有由分裂平面115或116形成之背面135的電子裝置前驅物137可附著至暫時載體140以及提供把手或支撐物用於後續步驟。在電子裝置前驅物附著至暫時載體140時，永久載體150接著可附著至背面135。此外，在附著永久載體150之前，視需要可清洗、蝕刻或研磨背面135。隨後去除暫時載體140產生後段製程(BEOL)裝置組件層160形成於其上的中間裝置(intermediate device)138，藉此產生永久載體150上有碳化矽層130(有裝置組件層110、120及160在其上)的電子裝置190。在實施例D，永久載體150附著至電子裝置前驅物137，以及接著 形成BEOL裝置層160，藉此產生電子裝置190。這些步驟也可以不同的順序發生。
因此，在本發明之方法的此具體實施例中，該裝置基層在植入及剝離之前形成，產生包括數個裝置組件的碳化矽層。這特別有利，因為形成該裝置基層，包括磊晶層及/或前段製程組件，通常使用一般需要超過1000℃之溫度的高溫製程。這與使用於剝離的溫度範圍類似，以及在植入前形成該裝置基層避免剝離期間的複雜化。在此具體實施例中，植入係穿過形成的裝置基層。
在本發明之方法的第二具體實施例中，提供有第一表面的碳化矽施體主體，它可為包括上述碳化矽的施體主體中之任一者，以及植入穿過此第一表面的離子進入碳化矽施體主體。儘管可使用任何植入方法及條件，然而在此具體實施例中，離子係植入到在臨界水平以下的水平以藉此在碳化矽施體主體內界定一部份分裂平面。該臨界水平定義為形成用1600℃剝離溫度不會熱分裂之分裂平面所需之離子植入的水平。因此，本發明之方法之具體實施例所形成的部份分裂平面在1600℃的溫度以下不會熱分裂。較佳地，其中有部份分裂平面的碳化矽施體主體可經受熱處理，例如1000℃以下的溫度持續2至10分鐘，以便在分裂層中造成損傷演化，例如藉由奧斯瓦爾特熟化，如上述。此熱處理不足以造成碳化矽積層在該部份分裂平面與施體主體熱分裂，但是可減少整個積層剝離所需的時間及溫度且可產生較平滑的分裂平面。
在此第二具體實施例中，在該部份分裂平面形成後，接著形成裝置基層於碳化矽施體主體的第一表面上。此層可包括上述裝置組件中之任一者。例如，該裝置基層可為所謂的前段製程(FEOL)層或可包含FEOL層的不同組件。同樣地，該裝置基層可包括沉積於碳化矽施體主體之第一表面上的磊晶層，特別是，磊晶碳化矽層、及/或形成或沉積於磊晶層上的各種習知前段製程裝置組件。
在該裝置基層形成後，使電子裝置前驅物在該部份分裂平面與該碳化矽施體主體分裂。該部份分裂平面形成電子裝置前驅物的背面同時裝置基層為正面。儘管可使用任何剝離方法及條件，然而對於此具體實施例，最好用機械手段分裂電子裝置前驅物，因為1600℃以下無法使該部份分裂平面熱分裂。可使用任何機械手段，包括，例如，用軸向力撬開電子裝置前驅物層以引發在或沿著分裂平面之外緣的龜裂。本技藝一般技術人員會知道其他的機械手段。在一些具體實施例中，最好使施體主體暫時黏結至暫時載體以便提供在機械分裂期間固持施體主體的支撐物或構件。例如，使用黏結強度大於該部份分裂平面的可脫離黏著劑，暫時玻璃或矽載體可黏結至裝置基層或者是施體主體的底部(取決於該部份分裂平面在施體主體內的相對位置)。所得電子裝置前驅物接著可用來形成電子裝置，以及可使用上述方法及組件中之任一者。
在本發明之方法的又一具體實施例中，該方法包含下列步驟：提供有第一表面的一碳化矽施體主 體，植入穿過該碳化矽施體主體之該第一表面的離子以在該碳化矽施體主體內界定一分裂平面，以及使一積層在該分裂平面與該碳化矽施體主體分裂。此具體實施例也可使用該施體主體以及上述植入及剝離方法及條件。該分裂平面形成該積層的背面以及該碳化矽施體主體之該第一表面為該積層的正面。對於此具體實施例，該積層呈獨立且有大於或等於20微米的厚度，例如約20微米至約150微米、包括25微米至約100微米、以及30微米至約50微米。
作為容易處理的獨立積層，該碳化矽積層接著可用來製造電子裝置。特別是，在該等表面有或沒有額外加工(例如，清洗，蝕刻，或研磨以去除可能由植入及/或分裂造成的損傷)下，在碳化矽積層的正面或背面上可形成裝置基層以形成電子裝置前驅物。可使用上述裝置組件中之任一者。例如，該裝置基層可為所謂的前段製程(FEOL)層或可包含FEOL層的不同組件，例如沉積於碳化矽積層之正面上的磊晶層，特別是，磊晶碳化矽層、及/或形成或沉積於磊晶層上的各種習知前段製程裝置組件。所得電子裝置前驅物接著可用來製造電子裝置，以及可使用上述方法及組件中之任一者。
對於該等其他具體實施例兩者，該分裂步驟也導致形成碳化矽施體主體的剩餘部份，其中該分裂平面係形成剩餘施體主體的正面。在有或沒有進一步加工(例如，清洗、蝕刻或研磨)下，這可用作碳化矽施體主體，附加碳化矽積層及/或電子裝置前驅物可形成自該碳化矽施 體主體。
本發明之方法之該等其他具體實施例的特定實施例圖示於第2圖。如圖示，提供有第一表面205的碳化矽施體主體200，以及植入穿過第一表面205以藉此形成分裂平面215。在實施例A，這是用水平低於臨界水平的植入來形成部份分裂平面，結果，接著可形成磊晶層210，前段製程(FEOL)裝置組件層220，及/或後段製程(BEOL)裝置組件層260而不用擔心指定溫度可能造成剝離。機械分裂可在形成所有的層後發生(步驟E3)，以形成裝置中間物(device intermediate)238。替換地，分裂可在形成中間層中之任一者後發生，例如在形成FEOL裝置組件層220(步驟E2)後，以形成電子裝置前驅物237，接著是形成BEOL裝置層(步驟L3)，或在形成磊晶層210(步驟E1)後，以形成電子裝置前驅物236，接著是形成FEOL及BEOL裝置組件層(步驟L2及L3)。電子裝置290的製造可在這些步驟中之任一者之後發生，藉由附著永久載體250，接著是形成對應裝置層(步驟E2、F3或F4)。例如，在步驟F2之後，永久載體250可黏結至電子裝置前驅物236，以及隨後可形成FEOL裝置組件層220及BEOL裝置組件層260。這些可在極高的溫度發生，以及永久載體類型及黏結劑必須能夠經受得住這些溫度。較佳地，對於單晶SiC施體主體，該永久載體為SiC，特別是多晶SiC，以便提供良好的熱匹配。也可使用與第1圖所示類似的暫時載體方法(未圖示)。在實施例B，植入形成厚度大於20微米的碳化矽積層230。 作為獨立層，接著這可用來形成電子裝置290，其係藉由形成磊晶層210，FEOL裝置層220，以及BEOL裝置層260(步驟L1、L2及L3)，接著是使永久載體250附著至碳化矽積層230的背面235(步驟F4)。因此，永久或暫時載體不需要作為把手或支撐構件。不過，如圖示，該等製造步驟在各種裝置組件形成步驟(步驟F1、F2、F3及F4)之後也可與永久載體250的附著一起發生。
因此，在這些其他具體實施例中，該裝置基層也在植入後形成。為了確保條件不造成剝離，在一具體實施例中，植入在低於植入臨界水平的水平發生以及剝離以機械而不是熱的方式發生。在另一具體實施例中，植入及剝離以形成獨立積層，以及裝置形成在有足夠厚度的剝離碳化矽積層上發生，而不需要支撐構件且可自由處理該積層。
在本發明之方法的不同特定具體實施例中，可形成可製造不同電子裝置的不同電子裝置前驅物。因此，本發明更關於由本發明之方法製備的電子裝置及前驅物，特別是，使用以上所詳述的特定具體實施例中之一者。
為了圖解說明及說明，以上說明已呈現本發明的較佳具體實施例。無意以所揭示的確切形式來窮盡或限制本發明。鑑於上述教示，修改及變體是有可能的，或可獲自本發明的實踐。具體實施例是為了解釋本發明的理論及其實際應用而選定及說明，以使熟諳此藝者能夠利 用本發明於不同具體實施例以使不同修改適用於特定預期用途。本發明的範疇意圖用隨附申請專利範圍及其等效陳述界定。
100‧‧‧碳化矽施體主體
105‧‧‧第一表面
110‧‧‧磊晶層
115、116‧‧‧分裂平面
120‧‧‧前段製程(FEOL)裝置組件層
130‧‧‧碳化矽積層
135‧‧‧背面
136、137‧‧‧電子裝置前驅物
138‧‧‧中間裝置
140‧‧‧暫時載體
150‧‧‧永久載體
160‧‧‧後段製程(BEOL)裝置組件層
190‧‧‧電子裝置

Claims (45)

  1. 一種製備包括碳化矽積層之電子裝置的方法，該方法包含下列步驟：i)提供有第一表面的一碳化矽施體主體；ii)形成一裝置基層於該碳化矽施體之該第一表面上；iii)植入穿過該裝置基層及該碳化矽施體主體之該第一表面的離子，以在該碳化矽施體主體內界定一分裂平面；以及iv)使一電子裝置前驅物在該分裂平面與該碳化矽施體主體分裂且形成一剩餘施體主體，其中，該分裂平面形成該電子裝置前驅物的背面，並且該裝置基層為該電子裝置前驅物的正面。
  2. 如申請專利範圍第1項所述之方法，其中，該碳化矽施體主體為單晶體碳化矽。
  3. 如申請專利範圍第1項所述之方法，其中，該碳化矽施體主體有約100微米至約10毫米的厚度。
  4. 如申請專利範圍第3項所述之方法，其中，該碳化矽施體主體之該厚度為約500微米至約1毫米。
  5. 如申請專利範圍第1項所述之方法，其中，該裝置基層包括一磊晶層。
  6. 如申請專利範圍第5項所述之方法，其中，該磊晶層包括碳化矽。
  7. 如申請專利範圍第5項所述之方法，其中，該磊晶層 有約1至約100微米的厚度。
  8. 如申請專利範圍第7項所述之方法，其中，該磊晶層之該厚度為約5至約35微米。
  9. 如申請專利範圍第5項所述之方法，其中，該裝置基層包括在該磊晶層上的至少一前段製程裝置組件層。
  10. 如申請專利範圍第9項所述之方法，其中，該前段製程裝置組件層包括一電晶體、一摻雜碳化矽層、一閘極、或一閘極氧化物。
  11. 如申請專利範圍第1項所述之方法，其中，在分裂該電子裝置前驅物的步驟中，該分裂平面更形成該剩餘施體主體的正面，以及其中，該方法更包括：研磨該正面以形成一磨光剩餘施體主體的步驟。
  12. 如申請專利範圍第11項所述之方法，其中，該方法更包括：重覆步驟i)至iv)，其中，該磨光剩餘施體主體在該等重覆步驟中為該碳化矽施體主體。
  13. 如申請專利範圍第1項所述之方法，其中，該電子裝置前驅物呈獨立。
  14. 如申請專利範圍第1項所述之方法，其中，該電子裝置前驅物有約5微米至約500微米的厚度。
  15. 如申請專利範圍第1項所述之方法，其中，該電子裝置前驅物包括厚約2微米至約250微米的一碳化矽積層。
  16. 如申請專利範圍第15項所述之方法，其中，該積層之該厚度為約5微米至約100微米。
  17. 如申請專利範圍第16項所述之方法，其中，該積層之該厚度為約10微米至約50微米。
  18. 如申請專利範圍第1項所述之方法，其中，該方法更包括：用該電子裝置前驅物製造該電子裝置的步驟。
  19. 如申請專利範圍第18項所述之方法，其中，該裝置基層包括一磊晶層，以及其中，製造該電子裝置的步驟包括：形成至少一前段製程裝置組件層於該磊晶層上。
  20. 如申請專利範圍第19項所述之方法，其中，製造該電子裝置的步驟更包括：形成至少一後段製程裝置組件層於該前段製程裝置組件層上。
  21. 如申請專利範圍第18項所述之方法，其中，該裝置基層包括在一磊晶層上的至少一前段製程裝置組件層，以及其中，製造該電子裝置的步驟包括：形成至少一後段製程組件於該前段製程裝置組件層上。
  22. 如申請專利範圍第18項所述之方法，其中，製造該電子裝置的步驟包括：使該電子裝置前驅物之該背面耦合至一永久載體。
  23. 如申請專利範圍第22項所述之方法，其中，該永久載體包括矽。
  24. 如申請專利範圍第18項所述之方法，其中，製造該電子裝置的步驟包括：使該電子裝置前驅物之該正面耦合至一暫時載體，使該電子裝置前驅物之該背面耦合至一永久載體，以及隨後使該暫時載體與該電子裝置前驅物之該正面去耦合。
  25. 如申請專利範圍第24項所述之方法，其中，該暫時載體包括玻璃或矽。
  26. 如申請專利範圍第24項所述之方法，其中，該暫時載體包括一可脫離黏著劑，並且該電子裝置前驅物之該正面利用該可脫離黏著劑耦合至該暫時載體。
  27. 如申請專利範圍第24項所述之方法，其中，該電子裝置前驅物之該正面利用一真空力耦合至該暫時載體。
  28. 如申請專利範圍第24項所述之方法，其中，該電子裝置前驅物之該正面利用一靜電力耦合至該暫時載體。
  29. 如申請專利範圍第24項所述之方法，其中，在該電子裝置前驅物之該正面耦合至該暫時載體後，研磨該電子裝置前驅物之該背面。
  30. 一種製備包括碳化矽積層之電子裝置的方法，該方法包含下列步驟：i)提供有第一表面的一碳化矽施體主體；ii)植入穿過該碳化矽施體主體之該第一表面的離子至一臨界水平以下，以在該碳化矽施體主體內界定一部份分裂平面；iii)形成一裝置基層於該碳化矽施體主體之該第一表面上；以及iv)使一電子裝置前驅物在該部份分裂平面與該碳化矽施體主體機械分裂且形成一剩餘施體主體，其中，該部份分裂平面形成該電子裝置前驅物的背面，並且該裝置基層為該電子裝置前驅物的正面。
  31. 如申請專利範圍第30項所述之方法，其中，在植入離子的步驟之後，熱處理該碳化矽施體主體而在該部份分裂平面不造成分裂。
  32. 如申請專利範圍第30項所述之方法，其中，該部份分裂平面在1600℃以下的溫度不會熱分裂。
  33. 如申請專利範圍第30項所述之方法，其中，該方法更包括：製造該電子裝置於該電子裝置前驅物上的步驟。
  34. 如申請專利範圍第33項所述之方法，其中，該裝置基層包括一磊晶層，以及其中，製造該電子裝置於該電子裝置前驅物上的步驟包括：形成至少一前段製程裝置組件層於該磊晶層上。
  35. 如申請專利範圍第34項所述之方法，其中，製造該電子裝置於該電子裝置前驅物上的步驟更包括：形成至少一後段製程裝置組件層於該前段製程裝置組件層上。
  36. 如申請專利範圍第33項所述之方法，其中，該裝置基層包括在一磊晶層上的至少一前段製程裝置組件層，以及其中，製造該電子裝置於該電子裝置前驅物上的步驟包括：形成至少一後段製程裝置組件層於該前段製程裝置組件層上。
  37. 如申請專利範圍第33項所述之方法，其中，製造該電子裝置於該電子裝置前驅物上的步驟包括：使該電子裝置前驅物之該背面耦合至一永久載體。
  38. 一種製備包括碳化矽積層之電子裝置的方法，該方法 包含下列步驟：i)提供有第一表面的一碳化矽施體主體；ii)植入穿過該碳化矽施體主體之該第一表面的離子，以在該碳化矽施體主體內界定一分裂平面；iii)使一積層在該分裂平面與該碳化矽施體主體分裂，其中，該分裂平面形成該積層的背面以及該碳化矽施體主體之該第一表面為該積層的正面，以及其中，該積層呈獨立且有大於或等於20微米的厚度；以及iv)形成一裝置基層於該積層之該正面上，以藉此形成一電子裝置前驅物。
  39. 如申請專利範圍第38項所述之方法，其中，該裝置基層包括一磊晶層。
  40. 如申請專利範圍第39項所述之方法，其中，該裝置基層包括在該磊晶層上的至少一前段製程裝置組件層。
  41. 如申請專利範圍第38項所述之方法，其中，該方法更包括：製造該電子裝置於該電子裝置前驅物上的步驟。
  42. 如申請專利範圍第41項所述之方法，其中，該裝置基層包括一磊晶層，以及其中，製造該電子裝置於該電子裝置前驅物上的步驟包括：形成至少一前段製程裝置組件層於該磊晶層上。
  43. 如申請專利範圍第42項所述之方法，其中，製造該電子裝置於該電子裝置前驅物上的步驟更包括：形成至少一後段製程裝置組件層於該前段製程裝置組件層 上。
  44. 如申請專利範圍第41項所述之方法，其中，該裝置基層包括在一磊晶層上的至少一前段製程裝置組件層，以及其中，製造該電子裝置於該電子裝置前驅物上的步驟包括：形成至少一後段製程裝置組件層於該前段製程裝置組件層上。
  45. 如申請專利範圍第41項所述之方法，其中，製造該電子裝置於該電子裝置前驅物上的步驟包括：使該電子裝置前驅物之該背面耦合至一永久載體。
TW104110652A 2014-04-07 2015-04-01 製備功率電子裝置的方法 TW201546953A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201461976239P 2014-04-07 2014-04-07

Publications (1)

Publication Number Publication Date
TW201546953A true TW201546953A (zh) 2015-12-16

Family

ID=54288273

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104110652A TW201546953A (zh) 2014-04-07 2015-04-01 製備功率電子裝置的方法

Country Status (2)

Country Link
TW (1) TW201546953A (zh)
WO (1) WO2015157054A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113178383A (zh) * 2021-03-10 2021-07-27 华为技术有限公司 一种碳化硅基板、碳化硅器件及其基板减薄方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090061593A1 (en) * 2007-08-28 2009-03-05 Kishor Purushottam Gadkaree Semiconductor Wafer Re-Use in an Exfoliation Process Using Heat Treatment
US8151852B2 (en) * 2009-06-30 2012-04-10 Twin Creeks Technologies, Inc. Bonding apparatus and method
US8436363B2 (en) * 2011-02-03 2013-05-07 Soitec Metallic carrier for layer transfer and methods for forming the same
US8785294B2 (en) * 2012-07-26 2014-07-22 Gtat Corporation Silicon carbide lamina
US20140038329A1 (en) * 2012-08-02 2014-02-06 Gtat Corporation Epitaxial growth on thin lamina

Also Published As

Publication number Publication date
WO2015157054A1 (en) 2015-10-15

Similar Documents

Publication Publication Date Title
US9761493B2 (en) Thin epitaxial silicon carbide wafer fabrication
JP7001660B2 (ja) 電力およびｒｆ用途用の設計された基板構造
JP6118757B2 (ja) 貼り合わせｓｏｉウェーハの製造方法
JP6100200B2 (ja) 貼り合わせｓｏｉウェーハの製造方法
JP6319849B2 (ja) 単結晶材料の利用効率を改善した擬似基板
JP2009231816A (ja) 単結晶薄膜を有する基板の製造方法
JP2012514316A (ja) 半導体材料、半導体構造、デバイスおよびそれらを含む加工された基板の緩和した層を形成する方法
KR20090093887A (ko) 단결정 박막을 갖는 기판의 제조 방법
JP6049571B2 (ja) 窒化物半導体薄膜を備えた複合基板の製造方法
CN102347219A (zh) 形成复合功能材料结构的方法
JP5417399B2 (ja) 複合ウェーハの製造方法
JP6353814B2 (ja) 貼り合わせｓｏｉウェーハの製造方法
JP5465830B2 (ja) 貼り合わせ基板の製造方法
KR20070084075A (ko) 반도체 웨이퍼의 제조방법
JP6208572B2 (ja) ＳｉＣウェハの製造方法、ＳｉＣ半導体の製造方法及び黒鉛炭化珪素複合基板
JP6371143B2 (ja) ＳｉＣウェハの製造方法、ＳｉＣ半導体の製造方法及び黒鉛炭化珪素複合基板
WO2016006640A1 (ja) ＳｉＣウェハの製造方法、ＳｉＣ半導体の製造方法及び炭化珪素複合基板
CN109075028B (zh) 贴合式soi晶圆的制造方法
TW201546953A (zh) 製備功率電子裝置的方法
CN114420833A (zh) 一种基于分阶段热处理的薄膜制备方法及其复合薄膜
JP5710429B2 (ja) 貼り合わせウェーハの製造方法
CN113555277A (zh) 碳化硅器件及其制备方法
JP2021082773A (ja) 半導体装置、半導体装置の製造方法、及び、電界効果型トランジスタ
JP2004343046A (ja) ヘテロエピタキシのためのコンプライアント基板、ヘテロエピタキシャル構造、及びコンプライアント基板を製造する方法