KR101573812B1 - Ｓｏｉ 웨이퍼의 제조방법 및 ｓｏｉ 웨이퍼 - Google Patents

Ｓｏｉ 웨이퍼의 제조방법 및 ｓｏｉ 웨이퍼 Download PDF

Info

Publication number
KR101573812B1
KR101573812B1 KR1020117004285A KR20117004285A KR101573812B1 KR 101573812 B1 KR101573812 B1 KR 101573812B1 KR 1020117004285 A KR1020117004285 A KR 1020117004285A KR 20117004285 A KR20117004285 A KR 20117004285A KR 101573812 B1 KR101573812 B1 KR 101573812B1
Authority
KR
South Korea
Prior art keywords
wafer
layer
soi
soi wafer
thickness
Prior art date
Application number
KR1020117004285A
Other languages
English (en)
Other versions
KR20110047201A (ko
Inventor
사토시 오카
수수무 쿠와바라
Original Assignee
신에쯔 한도타이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쯔 한도타이 가부시키가이샤 filed Critical 신에쯔 한도타이 가부시키가이샤
Publication of KR20110047201A publication Critical patent/KR20110047201A/ko
Application granted granted Critical
Publication of KR101573812B1 publication Critical patent/KR101573812B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은, BOX층상에 SOI층을 갖는 SOI 웨이퍼의 SOI층상에 에피택셜층을 성장시켜 SOI층을 두껍게 하는 SOI 웨이퍼의 제조방법에 있어서, 에피택셜층을 성장시키는 SOI 웨이퍼의 800~1300 nm의 적외선 파장 영역에서의 적외선 반사율이 20%이상 40%이하의 것을 사용하여 에피택셜 성장시키는 SOI 웨이퍼의 제조방법이다.
이것에 의해, 에피택셜층을 성장시켜 SOI층을 두껍게 한 SOI 웨이퍼로서, 생산성이 좋고 저비용으로, 슬립 전위 등이 적은 고품질인 SOI 웨이퍼, 및 그 제조방법이 제공된다.

Description

ＳＯＩ 웨이퍼의 제조방법 및 ＳＯＩ 웨이퍼{Method for Manufacturing SOI Wafer and SOI Wafer}
본 발명은 기판으로 되는 SOI 웨이퍼의 SOI층상에 실리콘 에피택셜층을 성장시켜 SOI층을 두껍게 한 SOI 웨이퍼 및 그 제조방법에 관한 것이다.
SOI 웨이퍼 제작방법으로서 웨이퍼 접합법과 SIMOX법이 일반적으로 알려져 있다.
웨이퍼 접합법은, 예를 들면, 2매의 실리콘 웨이퍼를 산화막을 개입시켜 접착제를 이용함이 없이 결합하고, 열처리(1000~1200℃)에 의해 결합 강도를 높인 후, 다른 한쪽의 웨이퍼를 연삭·연마나 에칭등에 의해 박막화하는 방법이며, 본 방법의 이점은, SOI층의 결정성이나 매입산화막(BOX층)의 신뢰성이 통상의 실리콘 웨이퍼와 동등한 것이고, 또한, 결점은 SOI층의 막두께 균일성에 한계(고작 ±0.3㎛정도)가 있는 것, 및 1매의 SOI 웨이퍼의 제조에는 2매의 실리콘 웨이퍼가 사용되기 때문에 비용이 높다는 점이다.
또한, 접합법의 하나인 이온 주입 박리법[스마트 컷(등록상표) 법이라고도 불린다]이 특허 문헌 1에 제안되어 있다.
이 방법은, 2매의 실리콘 웨이퍼의 적어도 한편에 산화막을 형성하고, 한편의 웨이퍼의 일주면(一主面)에 수소이온, 또는 희가스 이온의 적어도 일종을 주입하여, 웨이퍼 내부에 이온 주입층을 형성시킨 후, 이온 주입한 면과 다른 쪽의 실리콘 웨이퍼의 일주면을 산화막을 개입시켜 밀착시키고, 그 후, 300℃~600℃, 혹은 그 이상의 온도의 열처리를 가하여 이온 주입층에서 박리하는 방법이며, ±10 nm이하의 SOI층 막 두께 균일성을 가지는 박막 SOI 웨이퍼를 용이하게 제작할 수 있는 우위 성과 박리한 본드 웨이퍼를 복수회 재이용하여 비용 저감을 꾀할 수 있는 우위성을 갖고 있다.
한편, SIMOX법은, 실리콘 웨이퍼의 내부에 고농도의 산소 이온을 주입하여 산소 이온 주입층을 형성하고, 그 후 1300℃정도의 고온에서 어닐 처리를 실시하는 것에 의해, 실리콘 웨이퍼중에 매입 산화막(BOX층)을 형성하고, 그 표면측의 층을 SOI층으로서 사용하는 방법이다.
SIMOX법은 제법이 간편하지만, 산소 이온 주입층으로부터 형성되는 BOX층은 극표층에 한정되어 웨이퍼의 깊은 위치에 형성할 수 없기 때문에, 표층 디바이스 영역의 두께를 두껍게 하는 것이 곤란하다.
또한, 형성된 BOX층은 치밀한 구조로는 되지 않아, SOI 웨이퍼를 디바이스 제작용 웨이퍼로서 사용하는 경우의 최대의 메리트인 완전한 절연내압을 얻기 어렵다고 하는 결점이 있다.
그런데, SOI층의 막 두께가 수㎛로부터 수 10㎛의 후막(厚膜) SOI 웨이퍼는, 바이폴러 디바이스나 파워 디바이스 용으로서 극히 유용한 웨이퍼이지만, 저비용이고 또한 고품질의 SOI 웨이퍼를 제작하는 것은, 상술한 연삭·연마에 의한 접합법 및 스마트 컷법을 이용해도 곤란하다라고 하는 것이 알려져 있다.
그 이유는, 연삭·연마에 의한 접합법의 경우, 산화막부착웨이퍼와 베어 웨이퍼를 접합시키고, 1100℃이상에서 결합 열처리를 행하고, 연삭 및 연마 처리하여 소망한 SOI층 두께가 되도록 만들지 않으면 안되어, 공정이 복잡하고 또한 SOI층의 막 두께 균일성을 좋게 하는 것은 매우 곤란하다는 것, 한편, 스마트 컷법의 경우는, SOI층의 두께는 이온 주입할 수 있는 깊이(즉 이온 주입 장치의 가속전압)로 결정되어, 일반적인 주입 장치의 경우, 최대 가속전압은 200 keV 정도이며, 최대에서도 2㎛정도의 두께의 SOI층 밖에 얻을 수 없다고 하는 것이다.
일본특허공개 평 5－211128호 공보 일본특허공개 2007－194539호 공보
그래서, 본 발명은 이러한 문제점을 감안하여 이루어진 것으로서, 에피택셜층을 성장시켜 SOI층을 두껍게 한 SOI 웨이퍼로서, 생산성이 좋고 저비용이고, 슬립 전위 등이 적은 고품질인 SOI 웨이퍼 및 그 제조방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여, 본 발명은 BOX층상에 SOI층을 갖는 SOI 웨이퍼의 SOI층상에 에피택셜층을 성장시켜 SOI층을 두껍게 하는 SOI 웨이퍼의 제조방법에 있어서, 상기 에피택셜층을 성장시키는 SOI 웨이퍼의 800~1300 nm의 적외선 파장 영역에서의 적외선(赤外線) 반사율(反射率)이 20%이상 40%이하의 것을 사용하여 에피택셜성장시키는 것을 특징으로 하는 SOI 웨이퍼의 제조방법을 제공한다.
이와 같이, 800~1300 nm의 적외선 파장 영역에서의 적외선 반사율이 20%이상 40%이하인 SOI 웨이퍼이면, 폴리쉬드 실리콘 웨이퍼와 동일한 정도의 적외선 반사율이다.
이러한 SOI 웨이퍼의 SOI층상에 에피택셜층을 성장시킬 때에, 폴리쉬드 실리콘 웨이퍼의 에피택셜 성장 시의 램프 가열 파워 밸런스 등의 슬립 프리 조건을, 그대로 적용할 수가 있다.
이 때문에, 슬립 프리 조건을 찾아내기 위한 테스트가 불필요하여, 대폭으로 시간이 삭감된다.
또한, 상기와 같은 SOI 웨이퍼이면, 에피택셜성장 시의 층두께의 변화에 의한 적외선 반사율의 변화가 매우 적기 때문에, 에피택셜성장 개시로부터 종료까지, 슬립 프리의 최적인 성장 조건하에서 에피택셜성장을 행할 수가 있다.
따라서, 슬립 프리의 에피택셜층이 형성된, 고품질의 두께운 막 SOI 웨이퍼를 저비용으로 생산성 좋게 제조할 수가 있다.
이 때, 상기 에피택셜층을 성장시키는 SOI 웨이퍼의 BOX층의 두께를, 30nm이하, 또는, ((340의 정(正)의 정수배(整數倍))±20) nm로 하는 것이 바람직하다.
이러한 두께의 BOX층을 가지는 SOI 웨이퍼이면, SOI층의 두께에 관계없이, 800~1300nm의 적외선 파장 영역에서의 적외선 반사율이 20%이상 40%이하가 된다.
이 때문에, 본 발명을 실시할 때에, SOI 웨이퍼의 BOX층의 두께만을 조정하면 되고, 더욱이 에피택셜성장 시의 SOI층 두께의 변화에 의한 반사율의 변동도 적기 때문에, 슬립 프리이고 후막(厚膜)의 SOI 웨이퍼를 생산성 좋게 제조할 수가 있다.
이 때, 상기 에피택셜층을 성장시키는 SOI 웨이퍼를, 본드 웨이퍼의 표면으로부터 수소이온, 희가스 이온의 적어도 일 종을 이온 주입하여 웨이퍼 내부에 이온 주입층을 형성하고, 상기 본드 웨이퍼의 이온 주입된 측의 표면과 베이스 웨이퍼의 표면을, 산화막을 개입시켜 밀착시키고, 이어서 상기 이온 주입층에서 본드 웨이퍼를 박막상으로 분리하여 제작하는 것이 바람직하다.
이러한 이온 주입 박리법에 의해 제작된 SOI 웨이퍼이면, 막 두께 균일성이 높은 SOI층을 갖기 때문에, 그 SOI층에 에피택셜층을 성장시키면, 보다 고품질의 후막의 SOI 웨이퍼로 할 수가 있다.
이 때, 상기 에피택셜층을, 상기 SOI 웨이퍼에 조사하는 적외선 램프의 발광 파장을 800~1300nm로 한정한 매엽식 램프 가열 장치를 이용하여 성장시키는 것이 바람직하다.
적외선 램프의 발광 파장을 상기 범위로 하는 것으로, 파장의 반사율에 대한 영향을 줄일 수가 있기 때문에, 슬립 프리의 설정 조건에 보다 가까운 상태로 에피택셜층을 성장시킬 수가 있다.
이 때, 상기 에피택셜층을, 두께 1㎛보다 두껍게 성장시키는 것이 바람직하다.
이와 같이, 비교적 두꺼운 에피택셜층을 성장시키는 경우라도, 본 발명의 제조 방법이면 SOI층의 층 두께변화에 의한 적외선 반사율의 변화가 거의 없고, 고온을 길게 유지하더라도 에피택셜성장 개시로부터 종료까지 슬립 프리 조건으로 에피택셜층을 성장시킬 수가 있기 때문에, 매우 적합하다.
또한, 본 발명은, 실리콘 단결정으로 이루어지는 베이스 웨이퍼와 이 베이스 웨이퍼상의 BOX층과 이 BOX층상의 SOI층으로 이루어지는 SOI 웨이퍼로서, 상기 BOX층의 두께가 30nm이하, 또는, ((340의 정의 정수배)±20) nm이며, 상기 SOI층이 상기 BOX층상의 실리콘 단결정 층과 이 실리콘 단결정 층상에 성장된 에피택셜층으로 이루어진 것인 것을 특징으로 하는 SOI 웨이퍼를 제공한다.
이러한 두께의 BOX층의 SOI 웨이퍼이면, 800~1300nm의 적외선 파장 영역에 서의 적외선 반사율이 20%이상 40%이하가 되기 때문에, 실리콘 단결정 층상에 에피택셜층을 형성할 때에, 적외선 반사율이 거의 변화하지 않고, 또한 폴리쉬드 실리콘 웨이퍼와 동등한 정도의 반사율을 나타내기 때문에, 폴리쉬드 실리콘 웨이퍼의 슬립 프리 조건을 그대로 적용하여 슬립 프리의 에피택셜층을 확실히 생산성 좋게 성장시킬 수가 있기 때문에, 고품질이고 저비용의 SOI 웨이퍼가 된다.
본 발명이면, SOI 웨이퍼의 SOI층상에 에피택셜층을 성장시켜 SOI층을 두껍게 할 때에, 슬립 전위 등이 적은 고품질의 후막 SOI 웨이퍼를 생산성 좋게 제조할 수가 있다.
도 1은 폴리쉬드 실리콘 웨이퍼와 SOI 웨이퍼의 반사율을 나타내는 그래프이다.
도 2는 본 발명의 제조방법의 실시형태의 일례로서의 플로우도이다.
도 3은 본 발명의 SOI 웨이퍼의 일례를 나타내는 개략도이다.
도 4는 매엽식 램프 가열 에피택셜성장 장치의 개략도이다.
도 5는 할로겐 램프의 분광특성을 나타내는 그래프이다.
도 6은 SOI층 및 BOX층의 두께와 반사율의 관계를 나타내는 도면이다.
도 7은 할로겐 램프의 파워 발란스에 의한 슬립 발생 상황을 나타내는 도면이다.
도 8은 어닐 후와 5㎛ 에피택셜 성장 후의 슬립 발생상황을 나타내는 도면이다.
종래, 기판이 되는 SOI 웨이퍼의 SOI층상에, 예를 들면 매엽식 램프 가열형의 에피택셜성장 장치를 이용하여 고온에서 에피택셜성장을 행하면, 웨이퍼상에 슬립 전위가 발생하기 쉬어 품질이 악화되어 버리는 문제점이 있었다.
이 문제에 대해서, 에피택셜성장 전의 SOI층 표면의 반사율이 30%이상 80%이하가 되도록 하여 에피택셜성장을 행하는 것, 및, 그 반사율이 되도록 BOX층 및 SOI층의 두께를 각각 조정하는 방법이 있다(특허 문헌 2).
그렇지만, 이 범위의 반사율을 갖는 SOI 웨이퍼를 사용하더라도, 슬립 전위가 발생하지 않는(슬립 프리) 조건을 찾아내는 것, 및, 슬립 프리의 에피택셜성장을 행하는 것은 매우 곤란해지는 경우가 있었다.
이 이유로서는, 에피택셜성장에 의해 SOI층이 두꺼워지고, 동시에 적외선 반사율도 변화하여, 에피택셜성장 직전에는 최적이었던 에피택셜성장 조건이 최적인 조건이 되지 않게 되어 버려, 슬립 전위가 발생하기 쉬워지기 때문인 것으로 생각된다.
특히, 성장하는 에피택셜층이 1 ㎛를 넘어, 수 ㎛로부터 수십 ㎛로 두꺼워지면, 에피택셜성장 시의 고온에서 유지되는 시간이 증가하여, 슬립 전위가 한층 발생하기 쉬워진다.
이것은, 에피택셜성장 시에 적외선 반사율이 변화하면, 웨이퍼 표면(혹은 서셉터 이면)을 정확하게 온도를 측정할 수 없게 되어, 램프의 출력이 불안정하게 되는 결과, 실제의 성장 온도의 균일성이 악화되어, 슬립 전위가 발생한다고 생각된다.
이것에 대하여, 본 발명자들은, SOI 웨이퍼의 BOX층 두께 및 SOI층 두께에 대하여 적외선 반사율을 시뮬레이션 하여, 검토한 결과, 특정의 적외선 반사율을 갖는 SOI 웨이퍼는, 디바이스 제작에 이용되는 일반적인 폴리쉬드 실리콘 웨이퍼와 동등한 정도가 되고, 또한, 그 위의 SOI층 두께에는 적외선 반사율이 영향을 받지 않는 것을 발견하였다.
그리고 더욱이 특정의 BOX층 두께를 갖는 SOI 웨이퍼이면 상기의 적외선 반사율을 갖는 것을 발견하고, 본 발명에 이르렀다.
즉, 이 특정의 BOX층 두께를 갖는 SOI 웨이퍼를 사용하는 것으로, 폴리쉬드 실리콘웨이퍼와 같은 에피택셜성장 조건(램프 가열 파워 발란스)을 적용할 수가 있어, SOI 웨이퍼에 대하여 에피택셜성장을 행할 때에 슬립 프리 조건을 찾아내기 위한 테스트 시간의 대폭적인 삭감과 슬립 프리의 에피택셜성장을 할 수 있어 저비용으로 양질인 SOI 웨이퍼를 제작하는 것이 가능해 진다.
또한, 에피택셜성장을 실시할 때, 특정 파장을 투과하는 필터를 이용하여, SOI 웨이퍼에 조사되는 적외선의 발광 파장을 800 nm에서 1300 nm로 한정하면, 시뮬레이션에서는 고려되어 있지 않은 파장의 영향을 저감할 수가 있으므로, 시뮬레이션 결과에 보다 가까운 결과를 얻을 수 있다.
이하, 본 발명자들의 검토 결과를 보다 상세히 설명한다.
우선, 도 5는, 매엽식 램프 가열형의 에피택셜성장 장치에 사용되는 할로겐 램프의 분광분포 특성을 나타낸 것이다.
발광은 적외선이 넓은 영역에 걸쳐 분포하고 있지만, 그 피크파장은 1000nm부근에 있는 것을 알 수 있다.
도 1은, 폴리쉬드 실리콘 웨이퍼, SOI 웨이퍼 A(SOI층：70nm, BOX층：145 nm), SOI 웨이퍼 B(SOI층：50 nm, BOX층：10 nm)의 적외선 반사율을 시뮬레이션한 것이다.
이 도면으로부터, SOI 웨이퍼의 적외선 반사율은, SOI층과 BOX층의 두께에 의존하여 크게 변화하는 것, 및, SOI 웨이퍼 B와 같이 폴리쉬드 실리콘 웨이퍼와 거의 동일한 정도의 반사율을 가지는 것도 있는 것을 알 수 있다.
도 6은, SOI층 두께와 BOX층 두께를 파라미터로 하여 할로겐 램프의 피크파장인 1000nm의 파장에 대한 SOI 웨이퍼의 반사율을 시뮬레이션 한 결과이다.
SOI 웨이퍼의 반사율은, SOI층 및 BOX층의 두께에 대응하여 주기적으로 변화하는 것, 및, SOI 웨이퍼 A와 같이 BOX층 두께가 145nm의 경우, 그 SOI층 두께가 70nm에서는 80%정도의 높은 반사율을 갖지만, SOI층 두께가 140nm에서는 10%이하 정도가 되어, SOI층의 두께로 반사율이 크게 변화하는 것을 알 수 있다.
또한, SOI 웨이퍼 B와 같이 BOX층두께가 10 nm의 SOI 웨이퍼는, 그 SOI층의 두께가 변화해도 반사율이 30%에서 40%의 거의 일정한 값을 나타내고, 또한, 폴리쉬드 실리콘 웨이퍼의 반사율과 거의 동일한 정도인 것을 알 수 있었다.
게다가, SOI 웨이퍼 B와 같이 SOI층의 두께가 변화해도 거의 일정한 반사율이 되는 BOX층의 두께는 주기적으로 존재하고, 다음의 주기의 두께로서는 340nm부근에 있는 것도 알 수 있었다.
(실험예)
시뮬레이션의 결과를 확인하기 위하여, 각각 직경 300 mm의 폴리쉬드 실리콘 웨이퍼, SOI 웨이퍼 A(SOI층：70nm, BOX층：145nm), SOI 웨이퍼 B(SOI층：50nm, BOX층：10 nm)를 이용하여, 매엽식 램프 가열형의 에피택셜성장 장치(Centura：어플라이드 머티리얼즈사 제)로, 1100℃, 900초간의 H2 어닐(H2가스 100%분위기 하에서)을 실시했다. 슬립의 발생 상황은, 웨이퍼 스트레스 측정 장치 SIRD (Scanning InfraRed Depolarization)의 슬립 강조 맵 표시에 의해 평가하였다.
우선, 폴리쉬드 실리콘 웨이퍼에 대하여, H2 어닐 후에 슬립 프리가 되는 램프 가열 파워 발란스(웨이퍼 상하, 웨이퍼 내외) 조건을 구했다.
이 조건으로 SOI 웨이퍼 A, B를 H2 어닐한 결과를 도 7에 나타내었다.
폴리쉬드 실리콘 웨이퍼의 반사율과 거의 동일한 정도인 SOI 웨이퍼 B는, 폴리쉬드 실리콘 웨이퍼와 거의 동일하게 슬립 프리였지만, SOI 웨이퍼 A는 웨이퍼 주변부에 슬립이 보여졌다.
한편, SOI 웨이퍼 A에 대하여, 슬립 프리가 되는 조건을 구하고, 그것을 SOI 웨이퍼 B에 적응한 결과도 도 7에 함께 나타나 있는데, SOI 웨이퍼 B에는 웨이퍼 주변, 중심 부근에 현저하게 슬립이 발생하고 있는 것을 알 수 있었다.
이와 같이, SOI 웨이퍼는 SOI층과 BOX층의 두께에 의해, 슬립 프리 조건이 다르다는 것, 및 SOI 웨이퍼 B에는 폴리쉬드 실리콘 웨이퍼의 슬립 프리 조건을 적용할 수 있다는 것을 알 수 있었다.
이것은, 도 1에 나타난 적외선 반사율의 차이에 의해 설명할 수가 있다.
즉, 폴리쉬드 실리콘 웨이퍼와 SOI 웨이퍼 B는 거의 같은 반사율이며, SOI 웨이퍼 A는 그것들과는 현저하게 다른 반사율이기 때문에 슬립 프리 조건이 다르다고 생각된다.
따라서, SOI 웨이퍼 B와 같이, 매엽식 램프 가열형의 에피택셜성장 장치에 사용되는 할로겐 램프의 피크파장 영역을 포함한 800nm에서 1300nm의 파장 영역에 있어서, 폴리쉬드 실리콘 웨이퍼와 거의 같은 반사율(20%이상 40%이하 정도)을 가지는 SOI 웨이퍼이면, 에피택셜 성장 시나, 에피택셜성장 직전의 자연 산화막제거를 위한 수소 어닐 때에, 폴리쉬드 실리콘 웨이퍼에서 슬립 프리를 얻을 수 있는 열처리 조건과 동일한 열처리 조건을 설정하는 것에 의해, SOI 웨이퍼에 대하여 슬립 프리의 열처리를 행할 수가 있다는 것을 발견하고, 본 발명을 완성시켰다.
이하, 도면을 참조하여, 본 발명의 실시의 형태에 대하여 구체적으로 설명하지만, 본 발명은 이것들에 한정되는 것은 아니다.
도 2는 본 발명의 제조방법의 실시형태의 일례를 나타내는 플로우도이다.
도 3은 본 발명의 SOI 웨이퍼의 일례를 나타내는 개략도이다.
본 발명의 제조방법에서는, 실리콘 에피택셜층을 성장시키는 기판으로서 우선은 800~1300nm의 적외선 파장 영역에서의 적외선 반사율이 20%이상 40%이하인 SOI 웨이퍼를 제작한다.
우선, 도 2의 공정(a)에서는, 2매의 실리콘 경면 웨이퍼를 준비하는 것이고, 디바이스의 사양에 맞은 지지기판이 되는 베이스 웨이퍼(10)와 SOI층이 되는 본드 웨이퍼(11)을 준비한다.
다음에, 도 2의 공정(b)에서는, 그 중의 적어도 한 쪽의 웨이퍼, 여기에서는
본드 웨이퍼(11)을 예를 들면 열산화하여, 그 표면에 산화막(12)를 형성한다.
이 산화막의 형성은, CVD등의 방법을 채용하는 것도 가능하다.
이 때, 제작하려고 하는 SOI 웨이퍼의 BOX층의 두께가, 30nm이하, 또는, ((340의 정의 정수배) ±20nm)가 되도록, 산화막(12)의 두께를 조정하는 것이 바람직하다.
이러한 BOX층의 두께를 가지는 SOI 웨이퍼이면, SOI층 두께등에 관계 없이 800~1300nm의 적외선 파장 영역에서의 적외선 반사율이 20%이상 40%이하의 SOI 웨이퍼가 되기 때문에, 본 발명의 요건을 만족시키는 SOI 웨이퍼를 용이하게 제작할 수가 있다.
형성되는 산화막이, 후에 제작하려고 하는 SOI 웨이퍼의 BOX층이 되기 때문에, 한쪽의 웨이퍼에만 산화막을 형성하는 경우에는, 상기의 두께와 같은 두께가 되도록 형성하고, 양 웨이퍼에 형성하는 경우에는, 양 웨이퍼의 산화막의 두께를 더한 값이 상기의 두께가 되도록 형성한다.
또한, BOX층을 30nm이하의 두께로 하는 경우, 그 하한치는 특별히 한정되지 않지만, 충분한 절연성을 확보하기 위하여, 5nm이상으로 하는 것이 바람직하다.
다음에, 도 2의 공정(c)에서는, 본드 웨이퍼(11)의 편면(片面)에 대하여 수소이온, 희가스(He, Ne 등) 이온 중에서, 적어도 일종의 이온을 주입하고, 이온의 평균 진입 깊이에서 표면에 평행한 이온 주입층(13)을 형성한다.
다음에, 도 2의 공정(d)에서는, 이온 주입한 본드 웨이퍼(11)의 수소이온 주입면과 베이스 웨이퍼(10)을, 산화막(12)를 개입시켜 중합시켜 밀착시킨다.
상온의 청정한 분위기 하에서 2매의 웨이퍼의 표면끼리를 접촉시키는 것에 의해, 접착제등을 이용하는 일 없이 웨이퍼끼리 접착된다.
단, 보다 강고하게 접착시키기 위하여, 접착제등을 이용해도 좋다
다음에, 도 2의 공정(e)에서는, 이온 주입층(13)을 경계로 하여 본드 웨이퍼(11)을 박리하는 것에 의해 SOI 웨이퍼(16)을 제작한다.
예를 들면, 불활성가스 분위기 하 약 300~600℃의 온도로 열처리를 가하면, 결정의 재배열과 기포의 응집에 의해 이온 주입층(13)에서 본드 웨이퍼(11)을 박리시켜, SOI 웨이퍼(16)으로 할 수가 있다.
또한, 박리용의 이온 주입층(13)을 형성할 때의 이온 주입량을 높이거나 혹은 중합 면에 대하여 미리 플라즈마 처리를 행하여 표면을 활성화 하거나 하는 것에 의해, 박리열처리를 생략할 수 있는 경우도 있다.
이와 같이, 도 2의 공정에서는, 에피택셜층을 성장시키는 기판이 되는 SOI 웨이퍼를 제작하는 공정은 이온 주입 박리법에 의한 것으로 했지만, SOI 웨이퍼의 제작은 이온 주입 박리법에 한정하지 않고, 어떠한 방법으로 제작해도 좋다.
예를 들면, 실리콘 웨이퍼에 산소 이온을 주입한 후에 열처리하는 방법(SIMOX법)을 이용할 수도 있다.
또한, 접합 후, 연삭등에 의해 박막화해 SOI 웨이퍼를 제조했을 경우에도 본법은 적용할 수 있다.
단, 이온 주입 박리법에 의하면, SOI층의 막 두께 균일성이 매우 높기 때문에, 그 SOI층에 후공정에서 에피택셜층을 성장시키는 것으로, 보다 고품질의 후막의 SOI층을 가지는 SOI 웨이퍼로 할 수가 있다.
다음에, 도 2의 공정에서는 박리 공정 후, 공정(f)에서 결합 열처리 공정을 실시할 수가 있다.
이 공정은 상기 공정(d)(e)의 밀착 공정 및 박리 열처리 공정으로 밀착시킨 웨이퍼 끼리의 결합력으로는, 그대로 디바이스 공정으로 사용하기에는 약한 경우에는, 결합 열처리로서 SOI 웨이퍼(16)에 고온의 열처리를 실시하여 결합 강도를 충분한 것으로 할 수도 있다.
이 열처리는, 예를 들면 불활성가스 분위기 하에서, 1000~1200℃으로 30분에서 2시간의 범위에서 행해진다.
이상과 같은 공정(a)~(f)를 거쳐, 800~1300 nm의 적외선 파장 영역에서의 적외선 반사율이 20%이상 40%이하인 SOI 웨이퍼(16)을 제작한다.
다음에, 도 2의 공정(g)에서는, 기판이 되는 SOI 웨이퍼(16)의 SOI층(17)상에 에피택셜층(14)를 성장시켜, SOI층(17)을 소망한 두께까지 두껍게 한다.
에피택셜성장 후의 에피택셜층(14)는, 에피택셜성장 전의 SOI층(17)과 일체가 되어 에피택셜성장 후의 SOI 웨이퍼(16)의 SOI층(17)을 형성한다.
또한, 이 에피택셜성장 시키기 전에, 에피택셜성장 장치 내에서 SOI 웨이퍼(16)에 수소 어닐을 실시하여, SOI층(17)표면의 자연 산화막을 제거하고 나서 에피택셜성장을 시킬 수도 있다.
이러한 에피택셜층을 성장시켜 SOI층을 두껍게 하는 SOI 웨이퍼의 제조 방법에서는, 에피택셜성장이 진행됨에 따라, SOI층의 층 두께가 변화하기 때문에, 적외선 반사율이 변화해 버려, 본래 최적 조건에서의 에피택셜성장이 곤란하지만, 본 발명의 제조방법이면, 800~1300nm의 적외선 파장 영역에서의 적외선 반사율이 20%이상 40%이하인 SOI 웨이퍼를 이용하기 때문에, SOI층의 층 두께가 변화하여도 적외선 반사율이 변화하지 않고, 더욱이 정확하게 온도 측정할 수 있다.
이것에 의해, 최초로 슬립 프리 조건으로 설정한 에피택셜성장 조건이, 성장 개시로부터 종료까지 최적인 그대로, 온도 조정도 정밀도 좋게 에피택셜성장을 실시할 수가 있다.
또한, 상기와 같은 적외선 반사율이면, 폴리쉬드 실리콘 웨이퍼와 동일한 정도의 반사율이기 때문에, 폴리쉬드 실리콘 웨이퍼의 슬립 프리 조건의 에피택셜성장 조건을 그대로 적용할 수 있어 SOI층이나 BOX층등이 다를 때마다 슬립 프리 조건을 조사할 필요가 없기 때문에, 그 테스트 시간의 대폭적인 삭감이 된다.
게다가, 폴리쉬드 실리콘 웨이퍼의 슬립 프리 조건은, 에피택셜성장 전의 수소 어닐의 조건에 대해서도 적용할 수가 있다.
이상에서와 같이, 본 발명의 제조방법이면, 슬립 프리이고 고품질의 두꺼운 SOI층을 가지는 SOI 웨이퍼를 생산성 좋게 저비용으로 제조할 수가 있다.
이 에피택셜성장은, 예를 들면 도 4에 나타난 바와 같은 매엽식 램프 가열형의 에피택셜성장 장치를 이용하여 행할 수 있다.
도 4의 에피택셜성장 장치는, 서셉터 위에 에피택셜 성장시키는 SOI 웨이퍼를 재치하고, 석영 챔버내에 프로세스 가스를 도입하고, 에피택셜성장 온도까지 할로겐 램프(적외선 램프)에 의해 웨이퍼가 가열되고, 그 가열되는 웨이퍼(혹은 서셉터 이면)의 온도를 파이로메타에 의해 측정하여 설정온도로 유지하면서 에피택셜성장 시킨다.
이 때, 에피택셜층(14)를, SOI 웨이퍼(16)에 조사하는 적외선 램프의 발광 파장을 800~1300 nm로 한정한 매엽식 램프 가열 장치를 이용하여 성장시키는 것이 바람직하다.
적외선 램프의 발광 파장을 상기 범위로 한정하는 것으로, 파장의 반사율에 대한 영향을 저감할 수가 있기 때문에, 설정한 에피택셜성장 조건에 보다 가까운 에피택셜성장을 실시할 수가 있다.
또한, 에피택셜층(14)의 막 두께로서는, 가스의 유량, 반응 온도, 반응 시간에 의해 조절할 수 있지만, 두께 1 ㎛보다 두껍고, 예를 들면 2㎛에서 5㎛, 혹은 그 이상 성장시키는 것이 바람직하다.
이러한 비교적 두께운 막의 에피택셜층을 형성하여 고온에서 유지되는 시간이 증가하여도, 본 발명의 제조방법이면, 성장 개시로부터 종료까지 최적인 조건으로 에피택셜 성장시킬 수가 있으므로, 슬립이 없는 양호한 에피택셜성장을 실시할 수가 있다.
이상과 같은 제조방법에 의해, 예를 들면 도 3에 나타난 바와 같은, 실리콘 단결정으로 이루어진 베이스 웨이퍼(10)과 베이스 웨이퍼(10)상의 BOX층(15)와 BOX층(15)상의 SOI층(17)으로 이루어지는 SOI 웨이퍼(16)으로서, BOX층(15)의 두께가 30 nm이하, 또는, ((340의 정의 정수배) ±20) nm이며, SOI층(17)이 BOX층(15)상의 실리콘 단결정 층(18)과 실리콘 단결정 층(18)상에 성장 된 에피택셜층(14)로 이루어진 것인 것을 특징으로 하는 SOI 웨이퍼(16)이 제조된다.
이러한 두께의 BOX층의 SOI 웨이퍼이면, 800~1300nm의 적외선 파장 영역에서의 적외선 반사율이 20%이상 40%이하가 되기 때문에, 실리콘 단결정 층상에 에피택셜층을 형성할 때에, 적외선 반사율이 거의 변화하지 않고, 또한 폴리쉬드 실리콘 웨이퍼와 동일한 정도의 반사율을 나타내기 때문에, 폴리쉬드 실리콘 웨이퍼의 슬립 프리 조건을 그대로 적용하여 슬립 프리의 에피택셜층을 확실히 생산성 좋게 성장시킬 수가 있기 때문에, 고품질이고 저비용의 SOI 웨이퍼가 된다.
이하, 본 발명의 실시예를 나타내어 본 발명을 보다 구체적으로 설명하지만, 본 발명은 이것들에 한정되는 것은 아니다.
(실시예)
우선, 800~1300 nm의 적외선 파장 영역에서의 적외선 반사율이 20%이상 40%이하인 SOI 웨이퍼 C(SOI층：70 nm, BOX층：340 nm), SOI 웨이퍼 D(SOI층：50 nm, BOX층：30 nm), SOI 웨이퍼 E(SOI층：70 nm, BOX층：360 nm), SOI 웨이퍼 F(SOI층：70 nm, BOX층：320 nm)의 4매를, 에피택셜성장용 SOI 웨이퍼로서 이온 주입 박리 법에 의해 준비했다.
다음에, 매엽식 램프 가열형의 에피택셜성장 장치(Centura)로, SOI층 위에 5㎛의 실리콘 에피택셜성장을 행하였다.
실리콘 에피택셜성장은, 1100℃, 감압 106.6 hPa, H2：40 slm, SiH2Cl2：450 sccm로 실시하고, 붕소, 인등의 불순물은 도입하지 않는 논도프에피로 하였다.
또한, 가열램프의 파워 발란스는, 통상의 폴리쉬드 실리콘 웨이퍼에 대하여 최적인 조건(H2 어닐 후에 슬립 프리인 조건)을 결정하고, 에피택셜 성장은 그 발란스를 유지한 채로 행하였다.
또한, 에피택셜성장 후의 슬립의 발생 상황은, 웨이퍼 스트레스 측정 장치 SIRD(Scanning InfraRed Depolarization)의 슬립 강조 맵 표시에 의해 평가하였다.
(비교예)
시뮬레이션으로 적외선 반사율이 SOI 두께로 크게 변화한다고 인정되는 SOI 웨이퍼 A(SOI층：70 nm, BOX층：145 nm)를, 에피택셜성장용 SOI 웨이퍼로서 준비하고, 매엽식 램프 가열형의 에피택셜성장 장치(Centura)로, SOI층 위에 5㎛의 실리콘 에피택셜성장을 실시했다.
실리콘 에피택셜성장 조건은, 실시예와 동일 조건으로 했지만, 단, 가열램프의 파워 발란스는, SOI 웨이퍼 A에 대하여 최적인 조건(H2 어닐 후에 슬립 프리인 조건)을 결정하고, 에피택셜성장은 그 균형을 유지한 채로 행하였다.
또한, 에피택셜성장 후의 슬립의 발생상황은, 웨이퍼 스트레스 측정 장치 SIRD(Scanning InfraRed Depolarization)의 슬립 강조 맵 표시에 의해 평가하였다.
도 8은, SOI 웨이퍼 A와 SOI 웨이퍼 C의 H2 어닐 후의 슬립 발생 상황과 SOI층 위에 5㎛의 에피택셜성장 후의 슬립 발생 상황을 나타내고 있다.
SOI 웨이퍼 A(비교예)는, 에피택셜성장 직전의 H2 어닐 때에는 슬립이 발생하지 않는 조건이라도, 도 6에 나타난 바와 같이 SOI층 두께가 변화하면 반사율도 주기적으로 변동하기 때문에 온도제어가 잘 되지 않고, 5㎛의 에피택셜성장 후에 슬립이 발생하였다.
한편, SOI 웨이퍼 C(실시예)는, 에피택셜층 두께가 변화하여도 반사율은 그다지 변동하지 않기 때문에, 온도제어가 적정하게 행해져 슬립 프리의 양호한 에피택셜성장이 행해졌다.
또한, SOI 웨이퍼 D, E, F(실시예)에 대해서도 SOI 웨이퍼 C와 동일하게, 슬립 프리의 양호한 에피택셜성장이 행해졌다.
본 발명은, 상기 실시 형태에 한정되는 것은 아니다. 상기 실시 형태는 단순한 예시이며, 본 발명의 특허 청구의 범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 갖고, 동일한 작용 효과를 나타내는 것은, 어떠한 것이라도 본 발명의 기술적 범위에 포함된다.

Claims (8)

  1. BOX층상에 SOI층을 갖는 SOI 웨이퍼의 SOI층상에 에피택셜층을 성장시켜 SOI층을 두껍게 하는 SOI 웨이퍼의 제조 방법에 있어서, 상기 에피택셜층을 성장시키는 SOI 웨이퍼는 800~1300nm의 적외선 파장 영역에서의 적외선 반사율이 20%이상 40%이하의 것을 사용하여 에피택셜 성장시키며, 상기 에피택셜층을 성장시키는 SOI 웨이퍼의 BOX층의 두께를, 5 nm이상 30 nm이하, 또는, ((340의 양의 정수배(整數倍))±20) nm로 하며, 그리고 상기 에피택셜층을, 두께 1㎛ 보다 두껍게 성장시키는 것을 특징으로 하는 SOI 웨이퍼의 제조방법.
  2. 삭제
  3. 제1항에 있어서, 상기 에피택셜층을 성장시키는 SOI 웨이퍼를, 본드 웨이퍼의 표면에서 수소이온, 희가스 이온의 적어도 일종을 이온 주입하여 웨이퍼 내부에 이온 주입층을 형성하고, 상기 본드 웨이퍼의 이온 주입된 측의 표면과 베이스 웨이퍼의 표면을, 산화막을 개입하여 밀착시키고, 이어서 상기 이온 주입층에서 본드 웨이퍼를 박막상으로 분리하여 제작하는 것을 특징으로 하는 SOI 웨이퍼의 제조방법.
  4. 삭제
  5. 제1항 또는 제3항에 있어서, 상기 에피택셜층을, 상기 SOI 웨이퍼에 조사하는 적외선 램프의 발광 파장을 800~1300 nm로 한정한 매엽식 램프 가열 장치를 이용하여 성장시키는 것을 특징으로 하는 SOI 웨이퍼의 제조방법.
  6. 삭제
  7. 삭제
  8. 삭제
KR1020117004285A 2008-08-28 2009-07-29 Ｓｏｉ 웨이퍼의 제조방법 및 ｓｏｉ 웨이퍼 KR101573812B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2008-219981 2008-08-28
JP2008219981A JP4666189B2 (ja) 2008-08-28 2008-08-28 Ｓｏｉウェーハの製造方法
PCT/JP2009/003573 WO2010023816A1 (ja) 2008-08-28 2009-07-29 Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ

Publications (2)

Publication Number Publication Date
KR20110047201A KR20110047201A (ko) 2011-05-06
KR101573812B1 true KR101573812B1 (ko) 2015-12-02

Family

ID=41721000

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117004285A KR101573812B1 (ko) 2008-08-28 2009-07-29 Ｓｏｉ 웨이퍼의 제조방법 및 ｓｏｉ 웨이퍼

Country Status (7)

Country Link
US (1) US8497187B2 (ko)
EP (1) EP2320450B1 (ko)
JP (1) JP4666189B2 (ko)
KR (1) KR101573812B1 (ko)
CN (1) CN102119435B (ko)
TW (1) TWI453819B (ko)
WO (1) WO2010023816A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5447111B2 (ja) * 2010-04-07 2014-03-19 信越半導体株式会社 Ｓｏｉウェーハの熱処理温度を求める方法及びランプ加熱型の気相成長装置における反応炉の温度管理方法
JP5440693B2 (ja) * 2010-04-08 2014-03-12 信越半導体株式会社 シリコンエピタキシャルウエーハ、シリコンエピタキシャルウエーハの製造方法、及び半導体素子又は集積回路の製造方法
JP6086031B2 (ja) * 2013-05-29 2017-03-01 信越半導体株式会社 貼り合わせウェーハの製造方法
JP6824115B2 (ja) 2017-06-19 2021-02-03 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN107265399A (zh) * 2017-07-03 2017-10-20 上海先进半导体制造股份有限公司 硅片密封腔体的制作方法
TWI751570B (zh) * 2020-06-02 2022-01-01 合晶科技股份有限公司 半導體基板及其形成方法
CN113764433A (zh) * 2020-06-02 2021-12-07 合晶科技股份有限公司 半导体基板及其形成方法
FR3119849B1 (fr) * 2021-02-12 2024-01-12 Soitec Silicon On Insulator Méthode de configuration pour ajuster les conditions de température d’un procédé d’épitaxie

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007194539A (ja) * 2006-01-23 2007-08-02 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法およびｓｏｉウエーハ

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
US6468923B1 (en) * 1999-03-26 2002-10-22 Canon Kabushiki Kaisha Method of producing semiconductor member
JP2004247610A (ja) * 2003-02-14 2004-09-02 Canon Inc 基板の製造方法
JP4251054B2 (ja) * 2003-10-01 2009-04-08 株式会社デンソー 半導体装置の製造方法
US7902042B2 (en) * 2004-09-13 2011-03-08 Shin-Etsu Handotai Co., Ltd. Method of manufacturing SOI wafer and thus-manufactured SOI wafer
JP4587034B2 (ja) * 2005-03-16 2010-11-24 信越半導体株式会社 Ｓｏｉウェーハの設計方法
JP5082299B2 (ja) * 2006-05-25 2012-11-28 株式会社Ｓｕｍｃｏ 半導体基板の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007194539A (ja) * 2006-01-23 2007-08-02 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法およびｓｏｉウエーハ

Also Published As

Publication number Publication date
TW201025444A (en) 2010-07-01
WO2010023816A1 (ja) 2010-03-04
EP2320450A4 (en) 2011-09-28
US20110117727A1 (en) 2011-05-19
TWI453819B (zh) 2014-09-21
EP2320450B1 (en) 2013-08-28
CN102119435A (zh) 2011-07-06
JP2010056311A (ja) 2010-03-11
KR20110047201A (ko) 2011-05-06
JP4666189B2 (ja) 2011-04-06
US8497187B2 (en) 2013-07-30
EP2320450A1 (en) 2011-05-11
CN102119435B (zh) 2014-06-18

Similar Documents

Publication Publication Date Title
KR101573812B1 (ko) Ｓｏｉ 웨이퍼의 제조방법 및 ｓｏｉ 웨이퍼
EP1482549B1 (en) Method of fabrication of a heteroepitaxial microstructure
JP5168788B2 (ja) Ｓｏｉウエーハの製造方法
US7279700B2 (en) Semiconductor substrate and process for producing it
EP2128891B1 (en) Process for producing laminated substrate
JPH10275905A (ja) シリコンウェーハの製造方法およびシリコンウェーハ
US20140235032A1 (en) Method for producing transparent soi wafer
US20190386640A1 (en) Composite substrate and method of manufacturing composite substrate
US20170025306A1 (en) Methods for preparing layered semiconductor structures and related bonded structures
KR20070084075A (ko) 반도체 웨이퍼의 제조방법
WO2016006640A1 (ja) ＳｉＣウェハの製造方法、ＳｉＣ半導体の製造方法及び炭化珪素複合基板
JP5310004B2 (ja) 貼り合わせウェーハの製造方法
EP1437764A1 (en) A compliant substrate for a heteroepitaxy, a heteroepitaxial structure and a method for fabricating a compliant substrate
US10796946B2 (en) Method of manufacture of a semiconductor on insulator structure
CN114420833A (zh) 一种基于分阶段热处理的薄膜制备方法及其复合薄膜
JP5643488B2 (ja) 低応力膜を備えたｓｏｉウェーハの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181119

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20191118

Year of fee payment: 5