CN107265399A - 硅片密封腔体的制作方法 - Google Patents

硅片密封腔体的制作方法 Download PDF

Info

Publication number
CN107265399A
CN107265399A CN201710530493.3A CN201710530493A CN107265399A CN 107265399 A CN107265399 A CN 107265399A CN 201710530493 A CN201710530493 A CN 201710530493A CN 107265399 A CN107265399 A CN 107265399A
Authority
CN
China
Prior art keywords
silicon chip
preparation
silicon
seal cavity
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710530493.3A
Other languages
English (en)
Inventor
薛维佳
陈倩
孔祥明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Advanced Semiconductor Manufacturing Co Ltd
Original Assignee
Shanghai Advanced Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Advanced Semiconductor Manufacturing Co Ltd filed Critical Shanghai Advanced Semiconductor Manufacturing Co Ltd
Priority to CN201710530493.3A priority Critical patent/CN107265399A/zh
Publication of CN107265399A publication Critical patent/CN107265399A/zh
Pending legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00349—Creating layers of material on a substrate
    • B81C1/00365—Creating layers of material on a substrate having low tensile stress between layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00349—Creating layers of material on a substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0174—Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Micromachines (AREA)

Abstract

本发明公开了一种硅片密封腔体的制作方法，所述制作方法包括：S1、对第一硅片进行热氧化；S2、刻蚀第二硅片形成空腔；S3、将离子注入到所述第一硅片的氧化层，在离子的射程处形成离子注入层；S4、将所述第一硅片的注入面与所述第二硅片的腔体面相对，进行键合处理；S5、进行第一次热处理，增加键合强度；S6、进行第二次热处理，使所述第二硅片形成密封空腔；S7、进行第三次热处理，进一步增加所述键合强度，并使所述第二硅片的顶层硅的表面平坦化；S8、以所述顶层硅为外延种子层，生长外延层。

Description

硅片密封腔体的制作方法
技术领域
本发明涉及微电子技术领域，特别涉及一种硅片密封腔体的制作方法。
背景技术
硅片直接键合技术是把两抛光片经表面清洗处理，在室温下直接贴合，然后经高温热处理即可键合在一起的一种键合技术。直接键合技术是一种典型的MEMS(MicroElectro Mechanical Systems，微型电子机械系统)键合技术，直接键合技术无需任何粘合剂和外加电场，只需将两片表面光洁平整的晶片经过一定处理后在一定温度和压力下接触即可实现，它的原理、方法和实验设备都较简单，且由于是同种材料的键合，键合后不存在残余应力，同时这种键合密封性极好。
在MEMS器件中有相当一部份需要用到密封腔体结构。目前，形成这种密封腔体的方法主要为硅片键合+CMP(Chemical Mechanical polishing，化学机械抛光)。
硅片键合+CMP方式，这种方法是先通过熔融胶合技术，将一片正常硅片与另一片表面带有空腔的硅片键合，正常硅片处于空腔硅片的上方，通过高温退火增加其键合强度，然后再通过CMP技术将处于上方的硅片进行减薄，以达到器件要求的空腔上方硅层的厚度。由于上方硅片的厚度均匀性直接受到CMP磨抛精度的影响，例如，同样方法磨抛至50+/-0.5um与磨抛至5um+/-0.5um,前者公差是+/-1％，后者公差是+/-10％，这使得此方法在制作空腔上方硅层厚度小于10um时，无法有效控制器件层的均匀性及误差。
发明内容
本发明要解决的技术问题是为了克服现有技术中CMP磨抛方式无法控制密封腔体结构的MEMS器件的空腔上方小于10um的硅层均匀性的缺陷，提供一种硅片密封腔体的制作方法。
本发明是通过下述技术方案来解决上述技术问题：
一种硅片密封腔体的制作方法，所述制作方法包括：
S1、对第一硅片进行热氧化；
S2、刻蚀第二硅片形成空腔；
S3、将离子注入到所述第一硅片的氧化层，在离子的射程处形成离子注入层；
S4、将所述第一硅片的注入面与所述第二硅片的腔体面相对，进行键合处理；
S5、进行第一次热处理，增加键合强度；
S6、进行第二次热处理，使所述第二硅片形成密封空腔；
S7、进行第三次热处理，进一步增加所述键合强度，并使所述第二硅片的顶层硅的表面平坦化；
S8、以所述顶层硅为外延种子层，生长外延层。
较佳地，在步骤S1前还包括：清洗第一硅片和第二硅片的表面杂质。
较佳地，步骤S4中进行硅-氧键合处理；或，在步骤S3后，进行除氧处理，步骤S4中进行硅-硅键合处理。
较佳地，步骤S1的所述热氧化的温度范围为900℃～1000℃。
较佳地，步骤S2的所述刻蚀采用半导体光刻技术和刻蚀技术。
较佳地，步骤S3的所述离子注入为利用半导体离子注入技术注入H+。
较佳地，步骤S3的所述射程范围为0.2um～2um。
较佳地，步骤S3的所述射程为0.5um。
较佳地，步骤S5的所述第一次热处理的温度范围为200℃～300℃；
和/或步骤S6的所述第二次热处理的温度为500℃；
和/或步骤S7的所述第三次热处理的温度为1100℃以上。
较佳地，所述第一次热处理、所述第二次热处理和所述第三次热处理的时间范围均为2～3个小时。
在符合本领域常识的基础上，上述各优选条件，可任意组合，即得本发明各较佳实例。
本发明的积极进步效果在于：将密封腔体结构的MEMS器件的空腔上方的硅层小于10um时，公差控制在+/-5％以内，提高了硅层均匀性。
附图说明
图1为本发明实施例1的硅片密封腔体的制作方法的流程图。
图2为本发明实施例1中硅片密封腔体的制作方法的步骤101后的示意图。
图3为本发明实施例1中硅片密封腔体的制作方法的步骤102后的示意图。
图4为本发明实施例1中硅片密封腔体的制作方法的步骤103后的示意图。
图5为本发明实施例1中硅片密封腔体的制作方法的步骤104后的示意图。
图6为本发明实施例1中硅片密封腔体的制作方法的步骤105后的示意图。
图7为本发明实施例1中硅片密封腔体的制作方法的步骤107后的示意图。
图8为本发明实施例1中硅片密封腔体的制作方法的步骤109后的示意图。
图9为本发明实施例2的硅片密封腔体的制作方法的流程图。
图10为本发明实施例2中硅片密封腔体的制作方法的步骤205后的示意图。
图11为本发明实施例2中硅片密封腔体的制作方法的步骤207后的示意图。
图12为本发明实施例2中硅片密封腔体的制作方法的步骤209后的示意图。
具体实施方式
下面通过实施例的方式进一步说明本发明，但并不因此将本发明限制在所述的实施例范围之中。
实施例1
图1示出了本实施例的硅片密封腔体的制作方法的流程图。
所述硅片密封腔体的制作方法包括：
步骤101，清洗第一硅片和第二硅片的表面杂质，然后执行步骤102；
准备2片硅片，如图2所示，无特殊要求，可根据所制作的器件要求来进行晶向、电阻率等常规的参数的选择。
为了获得洁净的表面，首先会对硅片进行清洗工作，清洗一般采用BOE液(Buffered Oxide Etch，缓冲氧化物刻蚀液)或氢氟酸(49％)。
步骤102，对第一硅片进行热氧化，然后执行步骤103；
如图3所示，热氧化使硅的表面生成SiO2(Silicon dioxide，二氧化硅)，此步骤一方面是为了后续进行硅-氧键合处理，另一方面是为了减少注入损伤，热氧化的温度范围为900℃～1000℃。
步骤103，刻蚀第二硅片形成空腔，然后执行步骤104；
如图4所示，利用半导体光刻技术和刻蚀技术在第二硅片表面形成器件所需要的腔体结构，形状及深度以器件要求为准。
步骤104，将离子注入到所述第一硅片的氧化层，在离子的射程处形成离子注入层，然后执行步骤105；
如图5所示，利用半导体离子注入技术将一定剂量的H+注入到第一硅片的氧化层，于是在H+的射程附近就形成了由许多气泡组成的局域性很强的离子注入层。根据注入能量的大小，其射程一般控制在0.2um～2um之间，其典型值一般为0.5um。
步骤105，将所述第一硅片的注入面与所述第二硅片的腔体面相对，进行键合处理，然后执行步骤106；
如图6所示，在室温下利用硅片键合技术将第一硅片和第二硅片键合在一起，进行硅-氧键合处理。
步骤106，进行第一次热处理，增加键合强度，然后执行步骤107；
此次的热处理为了加强键合强度，热处理的温度范围为200℃～300℃，时间范围为2～3个小时。
步骤107，进行第二次热处理，使所述第二硅片形成密封空腔，然后执行步骤108；
如图7所示，此次热处理的温度为500℃，在此过程中，上述提到的气泡内压强随热处理温度的升高而增大，同时第一硅片中的H+向注入峰值附近扩散(高斯分布峰值)，并聚集形成充满氢气的气泡，使气泡数量增多，达到500℃左右时，气泡内的气体热膨胀产生足够的压力，使得键合在第二硅片上的SiO2与第一硅片的基体分离，即初步形成密封空腔结构。热处理的时间范围为2～3个小时。
步骤108，进行第三次热处理，进一步增加所述键合强度，并使所述第二硅片的顶层硅的表面平坦化，然后执行步骤109；
此次热处理的温度为1100℃以上，为了进一步增加键合强度以及恢复第二硅片的顶层硅由于H+注入引起的损伤，使顶层硅的表面平坦化。此步骤的热处理的时间范围为2～3个小时。
步骤109，以所述顶层硅为外延种子层，生长外延层；
如图8所示，利用半导体外延技术，以典型值为0.5um的顶层硅作为外延种子层，根据器件要求生长外延层，外延生长时厚度公差可以精确控制在+/-5％以内。
本实施例的密封腔体的制作方法，使硅-氧键合生成的密封腔体结构的MEMS器件的腔体上方的硅层厚度在小于10um时，有效控制器件层的均匀性及误差，可得到如10+/-0.5um、5+/-0.25um、2+/-0.1um等明显优于传统方式制作的器件。
实施例2
本实施例的硅片密封腔体的制作方法中的步骤201～步骤204，步骤205～步骤209分别与实施例1中的步骤101～步骤104，步骤105～步骤109相同，故不再赘述。
主要区别在于，如图9所示，本实施例在步骤204后还执行步骤2041，进行除氧处理，步骤2041为了在步骤205中，如图10所示，将去氧后的第一硅片的注入面与所述第二硅片的腔体面相对，进行硅-硅键合处理。
步骤207，进行第二次热处理，使所述第二硅片形成密封空腔，如图11所示，与实施例1中的步骤107相同，当达到500℃左右时，气泡内的气体热膨胀产生足够的压力，使得键合在第二硅片上的硅与第一硅片的基体分离，即初步形成密封空腔结构。
步骤209，以所述顶层硅为外延种子层，生长外延层，如图12所示，与实施例1中的步骤109相同，利用半导体外延技术，以典型值为0.5um的顶层硅作为外延种子层，根据器件要求生长外延层，外延生长时厚度公差可以精确控制在+/-5％以内。
本实施例的硅片密封腔体的制作方法，使硅-硅键合的密封腔体结构的MEMS器件的空腔上方的硅层小于10um时，公差控制在+/-5％以内，提高了硅层均匀性。
虽然以上描述了本发明的具体实施方式，但是本领域的技术人员应当理解，这仅是举例说明，本发明的保护范围是由所附权利要求书限定的。本领域的技术人员在不背离本发明的原理和实质的前提下，可以对这些实施方式做出多种变更或修改，但这些变更和修改均落入本发明的保护范围。

Claims (10)

1.一种硅片密封腔体的制作方法，其特征在于，所述制作方法包括：
S1、对第一硅片进行热氧化；
S2、刻蚀第二硅片形成空腔；
S3、将离子注入到所述第一硅片的氧化层，在离子的射程处形成离子注入层；
S4、将所述第一硅片的注入面与所述第二硅片的腔体面相对，进行键合处理；
S5、进行第一次热处理，增加键合强度；
S6、进行第二次热处理，使所述第二硅片形成密封空腔；
S7、进行第三次热处理，进一步增加所述键合强度，并使所述第二硅片的顶层硅的表面平坦化；
S8、以所述顶层硅为外延种子层，生长外延层。
2.如权利要求1所述的硅片密封腔体的制作方法，其特征在于，在步骤S1前还包括：清洗第一硅片和第二硅片的表面杂质。
3.如权利要求1所述的硅片密封腔体的制作方法，其特征在于，步骤S4中进行硅-氧键合处理；或，
在步骤S3后，进行除氧处理，步骤S4中进行硅-硅键合处理。
4.如权利要求1所述的硅片密封腔体的制作方法，其特征在于，步骤S1的所述热氧化的温度范围为900℃～1000℃。
5.如权利要求1所述的硅片密封腔体的制作方法，其特征在于，步骤S2的所述刻蚀采用半导体光刻技术和刻蚀技术。
6.如权利要求1所述的硅片密封腔体的制作方法，其特征在于，步骤S3的所述离子注入为利用半导体离子注入技术注入H+。
7.如权利要求1所述的硅片密封腔体的制作方法，其特征在于，步骤S3的所述射程范围为0.2um～2um。
8.如权利要求7所述的硅片密封腔体的制作方法，其特征在于，步骤S3的所述射程为0.5um。
9.如权利要求1所述的硅片密封腔体的制作方法，其特征在于，步骤S5的所述第一次热处理的温度范围为200℃～300℃；
和/或步骤S6的所述第二次热处理的温度为500℃；
和/或步骤S7的所述第三次热处理的温度为1100℃以上。
10.如权利要求9所述的硅片密封腔体的制作方法，其特征在于，所述第一次热处理、所述第二次热处理和所述第三次热处理的时间范围均为2～3个小时。
CN201710530493.3A 2017-07-03 2017-07-03 硅片密封腔体的制作方法 Pending CN107265399A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710530493.3A CN107265399A (zh) 2017-07-03 2017-07-03 硅片密封腔体的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710530493.3A CN107265399A (zh) 2017-07-03 2017-07-03 硅片密封腔体的制作方法

Publications (1)

Publication Number Publication Date
CN107265399A true CN107265399A (zh) 2017-10-20

Family

ID=60070666

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710530493.3A Pending CN107265399A (zh) 2017-07-03 2017-07-03 硅片密封腔体的制作方法

Country Status (1)

Country Link
CN (1) CN107265399A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1692488A (zh) * 2002-10-22 2005-11-02 三菱住友硅晶株式会社 贴合绝缘体基外延硅基片及其制造方法与半导体装置
CN101371334A (zh) * 2006-01-23 2009-02-18 信越半导体股份有限公司 Soi晶片的制造方法及soi晶片
CN102119435A (zh) * 2008-08-28 2011-07-06 信越半导体股份有限公司 Soi芯片的制造方法及soi芯片
US20110244652A1 (en) * 2010-03-31 2011-10-06 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing soi substrate

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1692488A (zh) * 2002-10-22 2005-11-02 三菱住友硅晶株式会社 贴合绝缘体基外延硅基片及其制造方法与半导体装置
CN101371334A (zh) * 2006-01-23 2009-02-18 信越半导体股份有限公司 Soi晶片的制造方法及soi晶片
CN102119435A (zh) * 2008-08-28 2011-07-06 信越半导体股份有限公司 Soi芯片的制造方法及soi芯片
US20110244652A1 (en) * 2010-03-31 2011-10-06 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing soi substrate

Similar Documents

Publication Publication Date Title
AU781761B2 (en) Method for the formation and lift-off of porous silicon layers
CN108365083B (zh) 用于声表面波器件的复合压电衬底的制造方法
CN109671801A (zh) 超薄超平晶片基板及其制备方法
US7790565B2 (en) Semiconductor on glass insulator made using improved thinning process
EP1798765A2 (en) Semiconductor on glass insulator made using improved ion implantation process
CN103400797B (zh) 带有空腔的半导体衬底的制备方法
CN104868050B (zh) 在与原始基板的热膨胀系数不同的基底上制造薄膜的方法
US20080057678A1 (en) Semiconductor on glass insulator made using improved hydrogen reduction process
JP6107709B2 (ja) 貼り合わせｓｏｉウェーハの製造方法
US10811306B2 (en) Preparation method of multilayer monocrystalline silicon film
CN102326227A (zh) Soi晶片的制造方法
KR20160134661A (ko) 접합웨이퍼의 제조방법
US6844242B2 (en) Method of manufacturing SOI wafer
CN102832160A (zh) 一种soi硅片的制备方法
CN110098145A (zh) 单晶硅薄膜及其制作方法
EP1132952A1 (en) Method for the formation and lift-off of porous silicon layers
CN107265399A (zh) 硅片密封腔体的制作方法
CN101707207B (zh) 门极和阴极间采用玻璃钝化保护的可控硅器件及制造方法
JP2010040729A (ja) Ｓｏｉウェーハの製造方法
CN104078336B (zh) 无衬底结构的功率器件制造工艺
CN113793833A (zh) 一种带空腔的绝缘体上硅衬底的制备工艺
CN104925740B (zh) 一种利用激光退火改善热键合质量的方法
JP2004096044A (ja) 基板及びその製造方法
CN107481931B (zh) 晶闸管的制造方法
CN115939023A (zh) 制备带有绝缘埋层衬底的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20171020