CN102119435A - Soi芯片的制造方法及soi芯片 - Google Patents
Soi芯片的制造方法及soi芯片 Download PDFInfo
- Publication number
- CN102119435A CN102119435A CN2009801313335A CN200980131333A CN102119435A CN 102119435 A CN102119435 A CN 102119435A CN 2009801313335 A CN2009801313335 A CN 2009801313335A CN 200980131333 A CN200980131333 A CN 200980131333A CN 102119435 A CN102119435 A CN 102119435A
- Authority
- CN
- China
- Prior art keywords
- chip
- soi
- layer
- nanometers
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 52
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 230000012010 growth Effects 0.000 claims abstract description 71
- 239000007943 implant Substances 0.000 claims description 15
- 239000011159 matrix material Substances 0.000 claims description 11
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 11
- 238000005468 ion implantation Methods 0.000 claims description 7
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 claims description 5
- 229910052756 noble gas Inorganic materials 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 36
- 229910052710 silicon Inorganic materials 0.000 description 36
- 239000010703 silicon Substances 0.000 description 36
- 239000010408 film Substances 0.000 description 29
- 238000002310 reflectometry Methods 0.000 description 24
- 150000002500 ions Chemical class 0.000 description 19
- 238000010438 heat treatment Methods 0.000 description 16
- 238000000137 annealing Methods 0.000 description 11
- 230000008859 change Effects 0.000 description 11
- 229910052739 hydrogen Inorganic materials 0.000 description 11
- 239000001257 hydrogen Substances 0.000 description 11
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 10
- 238000000227 grinding Methods 0.000 description 7
- 239000000758 substrate Substances 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000000407 epitaxy Methods 0.000 description 5
- 229910052736 halogen Inorganic materials 0.000 description 5
- 150000002367 halogens Chemical class 0.000 description 5
- 238000004088 simulation Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000028161 membrane depolarization Effects 0.000 description 4
- -1 oxonium ion Chemical class 0.000 description 4
- 239000007767 bonding agent Substances 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 230000008676 import Effects 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000003595 spectral effect Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000006837 decompression Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 229910001507 metal halide Inorganic materials 0.000 description 1
- 150000005309 metal halides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 230000035484 reaction time Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Recrystallisation Techniques (AREA)
Abstract
本发明是一种SOI芯片的制造方法,在该SOI芯片的BOX层上具有SOI层,在该SOI层上,使外延层成长而将SOI层增厚,其中,使用SOI芯片来使外延成长,该使所述外延层成长的SOI芯片的在800~1300纳米的红外线波长区域中的红外线反射率为20%以上40%以下。由此,能提供一种高质量的SOI芯片及其制造方法,该SOI芯片的生产性良好、低成本、滑移位错等较少,且该SOI芯片是使外延层成长而将SOI层增厚而成的。
Description
技术领域
本发明涉及一种SOI芯片(绝缘层上覆硅芯片)及其制造方法,此SOI芯片是在作为基板的SOI芯片的SOI层上使硅外延层成长而将SOI层增厚而成的。
背景技术
作为制造SOI芯片的方法,通常已知有芯片贴合法及SIMOX(Separation by Implantation of oxygen;植入氧分离)法。芯片贴合法例如将2片硅芯片经由氧化膜且未使用粘接剂而结合,并通过热处理(1000~1200℃)提高结合强度后,通过磨削、研磨或蚀刻等来将其中一方的芯片薄膜化,本方法的优点是SOI层的结晶性或埋入氧化膜(BOX层)等的可靠性与通常的硅芯片相等,另外,缺点是SOI层的膜厚度均匀性有其限度(顶多为±0.3微米左右),以及因为使用2片硅芯片来制造1片SOI芯片,致使成本高。
另外,专利文献1提出一种贴合方法即离子植入剥离法(也称为SMARTCUT(注册商标)法)。该方法在2片硅芯片的至少一方形成氧化膜,并对另一方的芯片的一主面植入氢离子或稀有气体离子的至少一种,在芯片内部形成离子植入层后,将离子植入后的面与另一方的硅芯片的一主面,经由氧化膜使其紧贴,随后,施加300℃~600℃或其以上的温度的热处理,并以离子植入层为界来进行剥离,该方法具有能容易地制造出一种薄膜SOI芯片,其具有±10纳米以下的SOI层膜厚度均匀性的优越性,且该方法具有多数次再利用剥离后的接合芯片来谋求降低成本的优越性。
另一方面,SIMOX法通过在硅芯片的内部植入高浓度的氧离子而形成氧离子植入层,随后,在1300℃左右的高温进行退火处理,在硅芯片中形成埋入氧化膜(BOX层),并将其表面侧的层作为SOI层来使用。虽然SIMOX法的制法简便,但是因为由氧离子植入层所形成的BOX层是仅限于极表层,无法在芯片的较深位置形成,欲增加表层组件区域的厚度是困难的。另外,所形成的BOX层无法成为致密的结构,将SOI芯片用作组件制造用芯片时,会存在难以得到作为最大优点的完全的绝缘耐压这样的缺点。
另外,SOI芯片的SOI层的膜厚度为数微米至数十微米的厚膜,此种SOI芯片是作为双载子组件或功率组件非常有用的芯片,但是已知:对于制造低成本且高质量的SOI芯片,即便是使用上述通过磨削、研磨来实行的贴合法及SMARTCUT法,也是困难的。其理由是:通过磨削、研磨来实行的贴合法的情况,必须以先将覆氧化膜硅芯片与裸芯片贴合且在1100℃以上进行结合热处理,并且进行磨削及研磨处理而成为所需要的SOI层厚度的方式来进行制造,其工序复杂而且欲使SOI层的膜厚度均匀性良好是非常困难的,另一方面,SMARTCUT法的情况,SOI层的厚度取决于能离子植入的深度(即离子植入装置的加速电压),通常的植入装置的情况,最大的加速电压为200keV左右,最多只能得到2微米左右的厚度的SOI层。
专利文献1:日本特开平5-211128号公报;
专利文献2:日本特开2007-194539号公报。
发明内容
因此,本发明是鉴于如此的问题点而开发出来的,其目的在于提供一种高质量的SOI芯片及其制造方法,此SOI芯片的生产性良好、低成本、滑移位错等较少,且该SOI芯片是使外延层成长而将SOI层增厚而成。
为了达成上述目的,本发明提供一种SOI芯片的制造方法,在该SOI芯片的BOX层上具有SOI层,在该SOI层上,使外延层成长而将SOI层增厚,其特征在于,使用SOI芯片来使外延成长,该使所述外延层成长的SOI芯片的在800~1300纳米的红外线波长区域中的红外线反射率为20%以上40%以下。
如此,若是在800~1300纳米的红外线波长区域中的红外线反射率为20%以上40%以下的SOI芯片,则具有与经抛光硅芯片相同程度的红外线反射率。当在此种SOI芯片的SOI层上使外延层成长时,能直接应用经抛光硅芯片在外延成长时的灯加热功率平衡等的无滑移条件。因此,不必进行用以找出无滑移条件的测试,能大幅度地削减时间。另外,若是如上述的SOI芯片,因为外延成长时的层厚度变化所引起的红外线反射率的变化非常少,所以从外延成长开始至结束为止,能在无滑移的最佳条件下进行外延成长。
因此,能低成本且生产性良好地制造出一种高质量的厚膜SOI芯片,其形成有无滑移的外延层。
此时,优选将使所述外延层成长的SOI芯片的BOX层的厚度设为30纳米以下或((340的正整数倍)±20)纳米。
SOI芯片若是具有此种厚度的BOX层,不管SOI层的厚度如何,在800~1300纳米的红外线波长区域中的红外线反射率为20%以上40%以下。因此,实施本发明时,只要调整SOI芯片的BOX层的厚度即可,而且外延成长时的由于SOI层厚度的变化所引起的反射率变动也较少,能生产性良好地制造出无滑移且厚膜的SOI芯片。
此时,优选以如下方式来制作出使所述外延层成长的SOI芯片,即,从接合芯片的表面离子植入氢离子、稀有气体离子的至少一种,在芯片内部形成离子植入层,经由氧化膜将所述接合芯片的离子植入侧的表面与基体芯片的表面紧贴,随后,以所述离子植入层为界,将接合芯片分离成薄膜状。
若是通过此种离子植入法而制作出来的SOI芯片,因为具有膜厚度均匀性高的SOI层,在该SOI层使外延层成长时,能作出更高质量的厚膜SOI芯片。
此时,优选使用将照射在所述SOI芯片上的红外线灯的发光波长限定于800~1300纳米的单片式灯加热装置,来使所述外延层成长。
利用将红外线灯的发光波长设在上述范围内,因为能使对波长的反射率的影响变为较小,能在更接近无滑移的设定条件的状态下,使外延层成长。
此时,优选使所述外延层成长为厚度比1微米更厚。
如此,即便成长比较厚的外延层,若是本发明的制造方法,因为SOI层的层厚度变化所引起的红外线反射率的变化几乎没有,且即便长期间保持高温,从外延成长开始至结束为止,也能以无滑移的最佳条件来使外延层进行成长,所以是较佳的。
另外,本发明提供一种SOI芯片,由基体芯片(由单晶硅所构成)、在该基体芯片上的BOX层及在该BOX层上的SOI层构成,其特征在于,所述BOX层的厚度为30纳米以下或((340的正整数倍)±20)纳米,且所述SOI层是由所述BOX层上的单晶硅层及在该单晶硅层上成长而成的外延层构成。
SOI芯片若是具有此种厚度的BOX层,因为在800~1300纳米的红外线波长区域中的红外线反射率为20%以上40%以下,所以在单晶硅层上形成外延层时,红外线反射率是几乎没有变化,且表示与经抛光硅芯片相同程度的反射率,所以能直接应用经抛光硅芯片的无滑移条件并能确实且生产性良好地使无滑移的外延层成长,而成为一种高质量且低成本的SOI芯片。
若是本发明,当在SOI芯片的SOI层上使外延层成长而将SOI层增厚时,能生产性良好地制造出一种高质量的厚膜SOI芯片,其滑移位错等较少。
附图说明
图1是表示经抛光硅芯片与SOI芯片的反射率的图表。
图2是本发明的制造方法的实施方式的一个例子的流程图。
图3是本发明的SOI芯片的一个例子的概略图。
图4是单片式灯加热外延成长装置的概略图。
图5是表示卤素灯的光谱特性的图表。
图6是表示SOI层和BOX层的厚度与反射率的关系的图。
图7是表示由于卤素灯的功率平衡所引起的滑移产生状况的图。
图8是表示退火后与外延成长5微米后的滑移产生状况的图。
具体实施方式
以往,在作为基板的SOI芯片的SOI层上,例如使用单片式灯加热型的外延成长装置在高温下进行外延成长时,会有在芯片中容易产生滑移位错而致使质量变差的问题。
针对该问题,有一种方法,其以外延成长前的SOI层表面的反射率为30%以上80%以下的方式来进行外延成长,以及各自调整BOX层和SOI层的厚度来使反射率在该范围内(专利文献2)。但是,即便使用具有该范围的反射率的SOI芯片,也存在难于发现不会产生滑移位错(无滑移)的条件以及难于进行无滑移的外延成长的情况。
该理由被认为是:通过外延成长,SOI层会变厚,同时红外线反射率也会产生变化,原本在即将外延成长时是最佳的外延成长条件,会变为不是最佳条件,而容易产生滑移位错的缘故。特别是所成长的外延层大于1微米而达到数微米至十数微米时,在外延成长时的高温中所保持的时间增加,致使滑移位错更容易产生。
这被认为是:因为在外延成长时,若红外线反射率产生变化,则无法对芯片表面(或是承受器背面)正确地测定温度,灯的功率变为不安定,结果,实际成长温度的均匀性变差,致使产生滑移位错。
相对于此,本发明人对SOI芯片的BOX层厚度和SOI层厚度模拟红外线反射率进行研究,结果发现一种具有特定的红外线反射率的SOI芯片,其与在制作组件时所使用的通常经抛光硅芯片相同程度,且其上面的SOI层厚度,不会影响红外线反射率。而且,进而发现一种SOI芯片,如果其具有特定的BOX层厚度,则该SOI芯片具有上述的红外线反射率,从而完成了本发明。
即,通过使用具有该特定的BOX层厚度的SOI芯片,能适用与经抛光硅芯片相同的外延成长条件(灯加热功率平衡),在对SOI芯片进行外延成长时,能大幅地削减为了找出无滑移条件的测试时间,且能进行无滑移的外延成长,并可制造出低成本且良好质量的SOI芯片。
另外,在进行外延成长时,若使用可透射特定波长的滤光器而将要照射SOI芯片上的红外线的发光波长限定于800~1300纳米,则因为能降低模拟时未考虑到的波长的影响,而能得到更接近模拟结果的结果。
以下,更详细地说明本发明人的研究结果。
首先,图5是表示在单片式灯加热型的外延成长装置中所使用的卤素灯的光谱特性。得知虽然发光分布在红外线的广阔区域范围,但是其峰值波长在1000纳米附近。
图1模拟经抛光硅芯片、SOI芯片A(SOI层:70纳米、BOX层:145纳米)、SOI芯片B(SOI层:50纳米、BOX层:10纳米)的红外线反射率后的结果。根据该图,得知SOI芯片的红外线反射率依存于SOI层和BOX层的厚度而产生重大变化,以及,得知如SOI芯片B,也有具有与经抛光硅芯片相同程度的反射率的芯片。
图6是将SOI层厚度和BOX层厚度设作参数并模拟与卤素灯的峰值波长即1000纳米的波长相对应的SOI芯片的反射率的结果。
得知SOI芯片的反射率对应SOI层和BOX层的厚度而周期性地变化;以及,得知如SOI芯片A般,在BOX层的厚度为145纳米的情况下,其SOI层厚度为70纳米时具有80%左右的高反射率,但是SOI层的厚度为140纳米时,变为10%以下左右,因SOI层的厚度不同,其反射率会产生重大变化。另外,如SOI芯片B,得知BOX层厚度为10纳米的SOI芯片,即便其SOI层的厚度发生变化,反射率也显示在30%至40%的大致一定的值,而且与经抛光硅芯片的反射率为相同程度。进而,如SOI芯片B,得知即便SOI芯片的厚度发生变化,会成为大致一定的反射率的BOX层,其厚度是周期性地存在,下次周期的厚度是在340纳米附近。
(实验例)
为了确认模拟的结果,使用直径各为300毫米的经抛光硅芯片、SOI芯片A(SOI层:70纳米、BOX层:145纳米)、SOI芯片B(SOI层:50纳米、BOX层:10纳米),并利用单片式灯加热型的外延成长装置(Centura:APPLIEDMATERIALS公司制造)进行1100℃、900秒的氢(H2)退火(氢气体100%环境下)。滑移的产生状况是根据芯片应力测定装置SIRD(Scanning Infra Red Depolarization;扫描红外光消偏振)的滑移强调显示图来评价。
首先,对经抛光硅芯片,求出在氢退火后成为无滑移的灯加热功率平衡(芯片上下、芯片内外)条件。以此条件将SOI芯片A、B进行氢退火后的结果,如图7所示。与经抛光硅芯片的反射率大致相同程度的SOI芯片B虽然与经抛光硅芯片大致同样地无滑移,但SOI芯片A在芯片周边部会被观察到滑移。
另一方面,对SOI芯片A,求出成为无滑移的条件,将其应用在SOI芯片B的结果,一并如图7所示。得知SOI芯片B在芯片周边、中心附近,显著地产生滑移。
如此,得知SOI芯片的无滑移条件依据SOI层和BOX层的厚度的不同而不同,以及得知能将经抛光硅芯片的无滑移条件应用于SOI芯片B。这能根据如图1所示的红外线反射率的不同来作说明。即,可认为:经抛光硅芯片与SOI芯片B是大致相同反射率,而因为SOI芯片A与该等芯片有显著不同的反射率,所以其无滑移条件不同。
因此,发现如SOI芯片B,针对800纳米至1300纳米的波长区域,此波长区域包含单片式灯加热型的外延成长装置中所使用的卤素灯的峰值波长区域,若具有与经抛光硅芯片大致相同的反射率(20%以上、40%以下左右)的SOI芯片时,则在外延成长时或在即将外延成长前的用以除去自然氧化膜的氢退火时,通过设定成与经抛光硅芯片能得到无滑移的热处理条件相同的热处理条件,能对SOI芯片进行无滑移的热处理,从而完成了本发明。
以下,参照图示来具体地说明本发明的实施形态,但是本发明未限定于这些实施形态。
图2是本发明的制造方法的实施方式的一个例子的流程图。图3是本发明的SOI芯片的一个例子的概略图。
在本发明的制造方法中,作为使硅外延层成长的基板,首先制造出一种在800~1300纳米的红外线波长区域中的红外线反射率为20%以上40%以下的SOI芯片。
首先,在图2的步骤(a)中,准备2片硅镜面芯片,并配合组件的规格,准备一种成为支撑基板的基体芯片10及成为SOI层的接合芯片11。
随后,在图2的步骤(b)中,将其中至少一方的芯片,在此例如接合芯片11,进行热氧化而在其表面形成氧化膜12。该氧化膜的形成也能采用CVD等的方法。
此时,优选以欲制造的SOI芯片的BOX层的厚度成为30纳米以下或((340的正整数倍)±20)纳米的方式,来调整氧化膜12的厚度。
若是具有此种BOX层的厚度的SOI芯片,不管SOI层厚度如何,会成为一种SOI芯片,其在800~1300纳米的红外线波长区域中的红外线反射率,为20%以上40%以下,所以能容易地制造出满足本发明的必要条件的SOI芯片。
因为所形成的氧化膜将成为随后欲制造的SOI芯片的BOX层,所以只有在其中一方的芯片形成氧化膜的情况下,其厚度形成与上述厚度相同,而在两芯片形成的情况下,以两芯片的氧化膜厚度的总和的值成为上述厚度的方式来形成。另外,在将BOX层设为30纳米以下的厚度的情况下,其下限值没有特别限定,但是为了确保充分的绝缘性,优选设为5纳米以上。
随后,在图2的步骤(c)中,对接合芯片11的一面植入氢离子、稀有气体(He、Ne等)离子中的至少一种的离子,在离子的平均进入深度,形成与表面平行的离子植入层13。
随后,在图2的步骤(d)中,经由氧化膜12将离子植入后的接合芯片11的氢离子植入面与基体芯片10重叠并紧贴。通过在常温的洁净环境下使2片芯片的表面之间互相接触,不必使用粘接剂等,便能将两片芯片粘接。但是为了更牢固地使其粘接,也可以使用粘接剂等。
随后,在图2的步骤(e)中,以离子植入层13为界而将接合芯片11剥离,来制造SOI芯片16。例如在惰性气体环境下,以约300~600℃的温度施行热处理时,由于结晶的再排列与气泡的凝聚,使接合芯片11以离子植入层13为界而剥离,从而能作成SOI芯片16。另外,也存在通过提高用以形成剥离用的离子植入层13时的离子植入量或对重叠面预先进行等离子处理来将表面活化,而能省略剥离热处理的情形。
如此,在图2的步骤中,用以制造出成为使外延层成长的基板的SOI芯片的步骤,使用离子植入剥离法来进行,但是SOI芯片的制作,并未限定于离子植入剥离法,也可根据任何方法来制造。例如也可采用一种在将氧离子植入硅芯片后,进行热处理的方法(SIMOX法)。另外,贴合后,通过磨削等方式进行薄膜化来制造SOI芯片的情况,也能应用本发明。
但是,因为依据离子植入剥离法,SOI层的膜厚度均匀性非常高,所以通过在后步骤中使外延层成长于该SOI层上,能制成具有更高质量的厚膜SOI层的SOI芯片。
随后,在图2的步骤中的剥离步骤后,能在步骤(f)中进行结合热处理步骤。该步骤利用所述步骤(d)、(e)的紧贴步骤及剥离热处理步骤所紧贴而成的芯片之间的结合力,而在直接使用在组件步骤中结合强度较弱的情况下,可对SOI芯片16施行高温的热处理来作为结合热处理,使其结合强度充分。此热处理例如可在惰性气体环境下,以1000~1200℃,在30分钟至2小时的范围内进行。
经由以上的步骤(a)~(f),来制造出一种SOI芯片16,其在800~1300纳米的红外线波长区域中的红外线反射率为20%以上40%以下。
随后,在图2的步骤(g)中,在SOI芯片16(成为基板)的SOI层17上,使外延层14成长,来将SOI层17增加厚度至需要的厚度。外延成长后的外延层14是与外延成长前的SOI层17成为整体而形成外延成长后的SOI芯片16的SOI层17。另外,也可在使此外延成长之前,在外延成长装置内,对SOI芯片施行氢退火而将SOI层17表面的自然氧化膜除去后,使外延成长。
此种SOI芯片的制造方法,使外延层成长而将SOI层增厚,而在此方法中,因为随着外延成长,SOI层的层厚度产生变化,红外线反射率也产生变化,以原来最佳条件来进行外延成长是困难的,但是,若依据本发明的制造方法,因为使用一种在800~1300纳米的红外线波长区域中的红外线反射率为20%以上40%以下的SOI芯片,即便SOI层的厚度变化,红外线反射率也不会变化,而且能正确地测定温度。由此,最初设定为无滑移条件的外延成长条件,从成长开始至结束都是适合状态,因而能进行温度调整精确度良好的外延成长。
另外,若是如上述的红外线反射率时,因为是与经抛光硅芯片相同程度的反射率,所以能直接应用经抛光硅芯片的无滑移条件的外延成长条件,不必因为SOI层或BOX层等的不同而每次调查无滑移条件,能大幅度地削减该测试时间。进而,经抛光硅芯片的无滑移条件,也能应用于外延成长前的氢退火条件。
依据上述,若是本发明的制造方法,能生产性良好且低成本地制造出一种SOI芯片,其具有无滑移且高质量的厚SOI层。
该外延成长能使用例如图4所示的单片式灯加热型的外延成长装置来进行。
图4的外延成长装置先在承受器上载置要进行外延成长的SOI芯片,并在石英处理室内导入工序气体,使用卤化金属灯(红外线灯)将芯片加热至外延成长温度,而且使用高温计来测定该被加热的芯片(或是承受器的背面)的温度,一边维持在设定温度一边进行外延成长。
此时,优选使用一种单片式灯加热装置,其将照射在SOI芯片16上的红外线灯的发光波长限定于800~1300纳米,来使外延层14成长。
通过将红外线灯的发光波长限定于上述范围内,能降低对波长的反射率的影响,从而能以更接近所设定的外延成长条件来进行外延成长。
另外,外延层14的膜厚度,能通过气体的流量、反应温度、反应时间来调节,来使其厚度比1微米更厚,例如优选成长2微米至5微米或是5微米以上。
形成此种膜厚较大的外延层,即便被保持在高温中的时间增加,只要依据本发明的制造方法,就能自成长开始至结束为止,以最佳条件来使外延成长,所以能进行无滑移的良好的外延成长。
依据如以上的制造方法,能制造出一种SOI芯片16,由如图3所示的基体芯片10(由单晶硅所构成)、在基体芯片10上的BOX层15及在BOX层15上的SOI层17所构成,其特征在于:BOX层15的厚度为30纳米以下或((340的正整数倍)±20)纳米,SOI层17由在BOX层15上的单晶硅层18及在单晶硅层18上所成长的外延层14所构成。
SOI芯片若具有此种厚度的BOX层,因为在800~1300纳米的红外线波长区域中的红外线反射率为20%以上40%以下,所以在单晶硅层上形成外延层时,红外线反射率几乎无变化,且显示与经抛光硅芯片相同程度的反射率,所以能将经抛光硅芯片的无滑移条件直接应用而确实且生产性良好地使无滑移的外延层成长,而成为一种高质量且低成本的SOI芯片。
以下,表示本发明的实施例来更具体地说明本发明,但是本发明未限定于这些实施例。
(实施例)
首先,根据离子植入剥离法,准备4片在800~1300纳米的红外线波长区域中的红外线反射率为20%以上40%以下的SOI芯片C(SOI层:70纳米、BOX层:340纳米)、SOI芯片D(SOI层:50纳米、BOX层:30纳米)、SOI芯片E(SOI层:70纳米、BOX层:360纳米)、SOI芯片F(SOI层:70纳米、BOX层:320纳米),来作为外延成长用SOI芯片。
随后,利用单片式灯加热型的外延成长装置(Centura),在SOI层上进行5微米的硅外延成长。硅外延成长是在1100℃、减压106.6hPa、H2:40slm、SiH2Cl2:450sccm的条件下进行的,且是未导入硼、磷等不纯物的无掺杂外延。
另外,加热灯的功率平衡针对通常的经抛光硅芯片来决定最佳条件(在氢退火后是无滑移的条件),且外延成长是在维持该平衡状态下进行的。另外,外延成长后的滑移产生状况,是根据芯片应力测定装置SIRD(Scanning Infra Red Depolarization)的滑移强调显示图来评价的。
(比较例)
准备一种经模拟而被确认红外线反射率会因SOI厚度而重大变化的SOI芯片A(SOI层:70纳米、BOX层:145纳米)来作为外延成长用SOI芯片,并利用单片式灯加热型的外延成长装置(Centura),在SOI层上进行5微米的硅外延成长。
外延成长条件与实施例1相同条件,但是,加热灯的功率平衡针对SOI芯片A来决定最佳条件(在氢退火后是无滑移的条件),且外延成长是在维持该平衡状态下进行的。另外,外延成长后的滑移产生状况是根据芯片应力测定装置SIRD(Scanning Infra Red Depolarization)的滑移强调显示图来评价的。
图8是表示SOI芯片A与SOI芯片C的氢退火后的滑移产生状况及在SOI层上外延成长5微米后的滑移产生状况的图。SOI芯片A(比较例),即便在即将外延成长前的氢退火时不会产生滑移的条件,但是如图6所示,若SOI层厚度变化时,因为反射率也周期性地变化的缘故,无法顺利地控制温度,致使在5微米的外延成长后产生滑移。另一方面,SOI芯片C(实施例),由于即便SOI层厚度发生变化,其反射率的变动不大,所以能适当地控制温度,而能进行无滑移的良好的外延成长。
另外,对于SOI芯片D、E、F(实施例),也与SOI芯片C同样地,能进行无滑移的良好的外延成长。
另外,本发明并未限定于上述实施形态。上述实施形态是示例,凡是与本发明的权利要求所记载的技术思想实质上相同的结构并达成相同作用效果的形态,都包含在本发明的技术范围内。
Claims (6)
1.一种SOI芯片的制造方法,在该SOI芯片的BOX层上具有SOI层,在该SOI层上,使外延层成长而将该SOI层增厚,其特征在于,
使用SOI芯片来外延成长,该使所述外延层成长的SOI芯片的在800~1300纳米的红外线波长区域中的红外线反射率为20%以上40%以下。
2.如权利要求1所述的SOI芯片的制造方法,其特征在于,将使所述外延层成长的SOI芯片的BOX层的厚度设为30纳米以下或((340的正整数倍)±20)纳米。
3.如权利要求1或2所述的SOI芯片的制造方法,其特征在于,
以如下方式来制作出使所述外延层成长的SOI芯片,即,从接合芯片的表面植入氢离子、稀有气体离子的至少一种,在芯片内部形成离子植入层,经由氧化膜将所述接合芯片的离子植入侧的表面与基体芯片的表面紧贴,随后,以所述离子植入层为界,将接合芯片分离成薄膜状。
4.如权利要求1至3中任一项所述的SOI芯片的制造方法,其特征在于,
使用将照射在所述SOI芯片上的红外线灯的发光波长限定于800~1300纳米的单片式灯加热装置,来使所述外延层成长。
5.如权利要求1至4中任一项所述的SOI芯片的制造方法,其特征在于,使所述外延层成长为厚度比1微米更厚。
6.一种SOI芯片,由基体芯片、该基体芯片上的BOX层及该BOX层上的SOI层构成,且该基体芯片由单晶硅所构成,其特征在于,
所述BOX层的厚度为30纳米以下或((340的正整数倍)±20)纳米,且所述SOI层是由所述BOX层上的单晶硅层及在该单晶硅层上成长而成的外延层构成。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008219981A JP4666189B2 (ja) | 2008-08-28 | 2008-08-28 | Soiウェーハの製造方法 |
JP2008-219981 | 2008-08-28 | ||
PCT/JP2009/003573 WO2010023816A1 (ja) | 2008-08-28 | 2009-07-29 | Soiウェーハの製造方法およびsoiウェーハ |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102119435A true CN102119435A (zh) | 2011-07-06 |
CN102119435B CN102119435B (zh) | 2014-06-18 |
Family
ID=41721000
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200980131333.5A Active CN102119435B (zh) | 2008-08-28 | 2009-07-29 | Soi芯片的制造方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US8497187B2 (zh) |
EP (1) | EP2320450B1 (zh) |
JP (1) | JP4666189B2 (zh) |
KR (1) | KR101573812B1 (zh) |
CN (1) | CN102119435B (zh) |
TW (1) | TWI453819B (zh) |
WO (1) | WO2010023816A1 (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107265399A (zh) * | 2017-07-03 | 2017-10-20 | 上海先进半导体制造股份有限公司 | 硅片密封腔体的制作方法 |
CN113764433A (zh) * | 2020-06-02 | 2021-12-07 | 合晶科技股份有限公司 | 半导体基板及其形成方法 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5447111B2 (ja) * | 2010-04-07 | 2014-03-19 | 信越半導体株式会社 | Soiウェーハの熱処理温度を求める方法及びランプ加熱型の気相成長装置における反応炉の温度管理方法 |
WO2011125305A1 (ja) * | 2010-04-08 | 2011-10-13 | 信越半導体株式会社 | シリコンエピタキシャルウエーハ、シリコンエピタキシャルウエーハの製造方法、及び半導体素子又は集積回路の製造方法 |
JP6086031B2 (ja) * | 2013-05-29 | 2017-03-01 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
JP6824115B2 (ja) | 2017-06-19 | 2021-02-03 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
TWI751570B (zh) * | 2020-06-02 | 2022-01-01 | 合晶科技股份有限公司 | 半導體基板及其形成方法 |
FR3119849B1 (fr) * | 2021-02-12 | 2024-01-12 | Soitec Silicon On Insulator | Méthode de configuration pour ajuster les conditions de température d’un procédé d’épitaxie |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2681472B1 (fr) | 1991-09-18 | 1993-10-29 | Commissariat Energie Atomique | Procede de fabrication de films minces de materiau semiconducteur. |
JP2000349266A (ja) * | 1999-03-26 | 2000-12-15 | Canon Inc | 半導体部材の製造方法、半導体基体の利用方法、半導体部材の製造システム、半導体部材の生産管理方法及び堆積膜形成装置の利用方法 |
JP2004247610A (ja) | 2003-02-14 | 2004-09-02 | Canon Inc | 基板の製造方法 |
JP4251054B2 (ja) * | 2003-10-01 | 2009-04-08 | 株式会社デンソー | 半導体装置の製造方法 |
US7902042B2 (en) | 2004-09-13 | 2011-03-08 | Shin-Etsu Handotai Co., Ltd. | Method of manufacturing SOI wafer and thus-manufactured SOI wafer |
JP4587034B2 (ja) * | 2005-03-16 | 2010-11-24 | 信越半導体株式会社 | Soiウェーハの設計方法 |
JP5168788B2 (ja) * | 2006-01-23 | 2013-03-27 | 信越半導体株式会社 | Soiウエーハの製造方法 |
JP5082299B2 (ja) * | 2006-05-25 | 2012-11-28 | 株式会社Sumco | 半導体基板の製造方法 |
-
2008
- 2008-08-28 JP JP2008219981A patent/JP4666189B2/ja active Active
-
2009
- 2009-07-29 EP EP09809473.3A patent/EP2320450B1/en active Active
- 2009-07-29 CN CN200980131333.5A patent/CN102119435B/zh active Active
- 2009-07-29 WO PCT/JP2009/003573 patent/WO2010023816A1/ja active Application Filing
- 2009-07-29 KR KR1020117004285A patent/KR101573812B1/ko active IP Right Grant
- 2009-07-29 US US13/055,829 patent/US8497187B2/en active Active
- 2009-08-04 TW TW098126227A patent/TWI453819B/zh active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107265399A (zh) * | 2017-07-03 | 2017-10-20 | 上海先进半导体制造股份有限公司 | 硅片密封腔体的制作方法 |
CN113764433A (zh) * | 2020-06-02 | 2021-12-07 | 合晶科技股份有限公司 | 半导体基板及其形成方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4666189B2 (ja) | 2011-04-06 |
US8497187B2 (en) | 2013-07-30 |
KR20110047201A (ko) | 2011-05-06 |
JP2010056311A (ja) | 2010-03-11 |
EP2320450B1 (en) | 2013-08-28 |
EP2320450A1 (en) | 2011-05-11 |
WO2010023816A1 (ja) | 2010-03-04 |
TWI453819B (zh) | 2014-09-21 |
CN102119435B (zh) | 2014-06-18 |
KR101573812B1 (ko) | 2015-12-02 |
US20110117727A1 (en) | 2011-05-19 |
EP2320450A4 (en) | 2011-09-28 |
TW201025444A (en) | 2010-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102119435B (zh) | Soi芯片的制造方法 | |
US8128749B2 (en) | Fabrication of SOI with gettering layer | |
US6946317B2 (en) | Method of fabricating heteroepitaxial microstructures | |
US8142593B2 (en) | Method of transferring a thin film onto a support | |
CN101681805B (zh) | Soi芯片的制造方法 | |
TWI693640B (zh) | 使半導體表面平整之製造方法 | |
JPH10275905A (ja) | シリコンウェーハの製造方法およびシリコンウェーハ | |
WO2008025475A2 (en) | Multilayered semiconductor wafer and process for manufacturing the same | |
CN104115255B (zh) | 贴合soi晶片的制造方法 | |
US20060030087A1 (en) | Compliant substrate for a heteroepitaxial structure and method for making same | |
US20170025306A1 (en) | Methods for preparing layered semiconductor structures and related bonded structures | |
JP2011501431A (ja) | Soi上の窒化ガリウム半導体装置およびそれを製造する方法 | |
TW201133615A (en) | Wafer adhesion method | |
TW201131625A (en) | Bonded wafer manufacturing method | |
CN101874290B (zh) | 贴合基板的制造方法 | |
JP4636110B2 (ja) | Soi基板の製造方法 | |
TW200407984A (en) | Method for transferring an electrically active thin film | |
CN111180317A (zh) | 贴合soi晶圆的制造方法 | |
JP5310004B2 (ja) | 貼り合わせウェーハの製造方法 | |
WO2010073448A1 (ja) | 貼り合わせウェーハの製造方法 | |
KR20060074804A (ko) | 내부 게터링된 이종에피택시얼 반도체 웨이퍼 및 그 제조방법 | |
JP2006019648A (ja) | 鉄シリサイド発光素子及びその製造方法 | |
US20040187769A1 (en) | Method of producing SOI wafer | |
JP5031190B2 (ja) | 歪みSi層を有する半導体ウェーハの製造方法 | |
JP4553423B2 (ja) | Soiウェーハおよびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |