JP4587034B2 - Soiウェーハの設計方法 - Google Patents

Soiウェーハの設計方法 Download PDF

Info

Publication number
JP4587034B2
JP4587034B2 JP2005075927A JP2005075927A JP4587034B2 JP 4587034 B2 JP4587034 B2 JP 4587034B2 JP 2005075927 A JP2005075927 A JP 2005075927A JP 2005075927 A JP2005075927 A JP 2005075927A JP 4587034 B2 JP4587034 B2 JP 4587034B2
Authority
JP
Japan
Prior art keywords
soi
wafer
layer
oxide film
silicon oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005075927A
Other languages
English (en)
Other versions
JP2006261346A (ja
Inventor
孝夫 阿部
正幸 今井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2005075927A priority Critical patent/JP4587034B2/ja
Publication of JP2006261346A publication Critical patent/JP2006261346A/ja
Application granted granted Critical
Publication of JP4587034B2 publication Critical patent/JP4587034B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

本発明は、SOIウェーハの設計方法に関する。
特開平9−64319号公報
CMOS−ICや高耐圧型IC等の半導体デバイス等の製造に、シリコン単結晶基板(以下、ベースウェーハともいう)上にシリコン酸化膜層を形成し、その上に別のシリコン単結晶層をSOI(Silicon on Insulator)層として積層形成した、いわゆるSOIウェーハが使用されている。SOIウェーハの製造方法としては、貼り合わせ法やSIMOX法等が知られている。貼り合わせ法は、シリコン酸化膜層を介してシリコン単結晶からなる2枚のウェーハ(ベースウェーハとボンドウェーハ)を貼り合わせ、熱処理を加えた後、ボンドウェーハを減厚してSOI層を形成する方法である。一方、SIMOX法は、シリコン単結晶基板中に高濃度の酸素イオンを注入した後で、高温熱処理を行うことにより埋め込み酸化膜を形成する方法である。
従来、SOIウェーハにおいては、シリコン単結晶からなるベースウェーハ及びSOI層と、二酸化珪素からなるシリコン酸化膜層との熱膨脹係数が互いに異なるため、基板の反りが発生しやすいという欠点があった。SOIウェーハの反りが大きくなると、フォトリソグラフィー工程で焦点を合わせ難くなることにより、素子の形成が困難になることがある。なお、この欠点は、集積回路の集積率が大きくなるほど顕著となる。
上記のようなSOIウェーハの反りは、従来、上記の貼り合わせ法における結合熱処理や、SIMOX法での高温熱処理時に発生する反りに主眼が置かれ、種々の防止対策が講じられてきた。例えば、特許文献1には、ベースウェーハのシリコン酸化膜層と接する領域に酸素析出部の形成密度がゼロの無欠陥層を作り、残部のウェーハ領域を該無欠陥層よりも高い酸素析出物密度を有する酸素析出物層とするSOIウェーハ構造が開示され、前述の熱膨張率差に起因したウェーハの反りを防止できるとしている。
しかしながら、本発明者らが検討したところ、SOIウェーハの反りの原因は、シリコン酸化膜(BOX層ともいう)とベースウェーハやSOI層をなすシリコンとの熱膨張係数差のみに必ずしも帰着されるものではないことがわかった。例えば、本発明者らは、デバイス化の処理に供する前の状態では反りがそれほど顕著でなかったSOIウェーハの反りが、デバイス化における熱処理時に顕在化するという、上記の反り発生機構では理解できない現象にしばしば直面している。この現象は、熱膨張係数差に由来した反りがむしろ生じにくい、SOI層やシリコン酸化物層の厚さが薄膜化(例えば、それぞれ1μm以下)した場合に多く見られ、ウェーハの直径が大きい場合(例えば200mm以上の場合)に特に顕著となる。
本発明の課題は、比較的薄いシリコン酸化膜とSOI層とを有する場合でも、デバイス工程で実施される熱処理時に反りを発生しにくいSOIウェーハの設計方法と、当該設計思想に基づいて得られるSOIウェーハとを提供することにある。
課題を解決するための手段及び発明の効果
本発明のSOIウェーハの設計方法は、シリコン単結晶からなるベースウェーハの第一主表面に、シリコン酸化膜を介して半導体単結晶からなるSOI層が結合された構造を有したSOIウェーハの設計方法において、上記課題を解決するために、SOIウェーハのSOI層側から光照射を行なったときの、波長0.4μm以上1.0μm以下の波長域における吸収率が、シリコン単結晶の当該波長域における吸収率の0.8倍以上となるように、シリコン酸化膜の厚さt1とSOI層の厚さt2を各々選定することを特徴とする。
尚、本発明におけるSOI層とは、シリコン単結晶からなる典型的なSOI層のほか、SiGe1−x(0≦x<1)にて表されるSiGe層やGe層、あるいは、その他の半導体薄層を含む広義のSOI(Semiconductor On Insulator)層を意味する。
また、本発明のSOIウェーハは、上記課題を解決するために、シリコン単結晶からなるベースウェーハの第一主表面に、シリコン酸化膜を介して半導体単結晶からなるSOI層が結合された構造を有し、SOI層側から光照射を行なったときの、波長0.4μm以上1.0μm以下の波長域における吸収率が、シリコン単結晶の当該波長域における吸収率の0.8倍以上となるように、シリコン酸化膜の厚さt1とSOI層の厚さt2とが各々定められてなることを特徴とする。
本発明者らは、SOIウェーハを熱処理する際の反り発生の問題について検討するに、屈折率が互いに異なるシリコン酸化膜とSOI層とが、特定の層厚関係を充足している場合に、後述の1次元フォトニックバンドギャップ構造が形成され、照射される赤外線スペクトルに対する反射率が極度に大きくなることに着目した。そして、このようなシリコン酸化膜とSOI層との光学的構造に由来した反射特性に由来して、赤外線照射によるSOIウェーハの加熱に不均一が生じ、反りを招来するものと考えた。
本発明者らは、シリコン酸化膜とSOI層との積層部が、特定の波長域で1次元フォトニックバンドギャップ構造を形成して強い反射が生ずる場合、層厚関係を適切に調整することでこの反射を劇的に抑制することが可能であることを発想した。他方、本発明者らが鋭意検討した結果、SOIウェーハの熱処理に一般的に使用されるハロゲンランプを光源とする赤外線スペクトルは、その強度ピークが通常0.6μm以上1.5μmの波長域にあり、ベースウェーハの主体をなす単体シリコンのバンドギャップエネルギーが1.1eVであることを考慮した場合、ウェーハの加熱に最も貢献するのは、0.4μm以上1.0μm以下の波長域であることが判明した。そこで、シリコン酸化膜とSOI層との積層部が示す当該の波長域の光に対する吸収率が、シリコン単結晶が示す吸収率になるべく近づくように、シリコン酸化膜とSOI層との層厚関係を選定すること、具体的には、シリコン単結晶の当該波長域における吸収率の0.8倍以上となるように、シリコン酸化膜の厚さt1とSOI層の厚さt2とを選定することにより、光源からの加熱に寄与する波長成分は、上記積層部での過度な反射が生ずることなく効率的にSOIウェーハに吸収され、その熱処理に伴う反り等を極めて効果的に抑制できることを見出した。
以下、より詳細に説明する。
本発明者は、SOIウェーハをデバイス化する際の熱処理条件と、発生するウェーハの反りとの関係を詳細に検討した結果、次の事実を把握するに至った。
(1)デバイス化の処理に供する前の状態では反りがそれほど顕著でなかったSOIウェーハの反りが、デバイス化における熱処理時に顕在化することがある。具体的には、SOI層側からの赤外線照射により熱処理加熱を行なう場合である。
(2)反りの発生が顕著なのは、照射する赤外線の波長(以下、ピーク波長λで代表させる)と、シリコン酸化膜とSOI層との赤外波長域における光学的厚さtOPとが一定の関係を満たす場合であり、特にtOP=0.5λに近い関係を充足する場合の反り発生が顕著である。
赤外線照射の熱処理時に、上記(2)の条件を充足する場合に特に反りが発生しやすかった原因としては、以下のように考えられる。まず、熱処理に使用する赤外線源としてはハロゲンランプなどの抵抗発熱型ランプが使用されることが多い。図13に示すごとく、そのピーク波長λは光源温度に応じて異なるが、0.6μm以上1.5μm以下に収まるものがほとんどである。
シリコン酸化膜とSOI層とが共に1μm以下の小さな層厚で形成される場合、ベースウェーハの厚さが通常のSOIウェーハ並(例えば直径200mmで600μm以上800μm以下)であれば、この程度のシリコン酸化膜の厚さでは、シリコンとの熱膨張係数差に基づく反り発生の程度は、さほど大きい値にはならない。しかしながら、シリコン酸化膜とSOI層との積層部が前記tOP=0.5λに近い関係を充足する状況下にあっては、シリコン酸化膜とSOI層との層厚が相当小さくとも、SOI層側からの赤外線照射により熱処理を行なうと、その反り量は予想外に大きくなる場合が現実には多々発生し、例えば直径200mmのSOIウェーハでは、該反り量が200μm〜300μm、場合によってはそれ以上に達することもある。従って、当該の反りの主要因は、従来想定されていた層間の熱膨張係数差でないことは明らかである。本発明者は、SOI層側での赤外線反射による加熱不均一にあるのではないかと考え、本発明に完成するに至った。
SOI層表面での赤外線反射は、周囲の雰囲気(例えば空気)とSOI層との屈折率差に由来した全反射が考えられるが、これは、赤外線の入射角度が一定の臨界角度以上に大きい場合にのみ生ずるものであって、面内に広い光源にてウェーハの全面に均一に赤外線が照射できる場合には、それ程問題になることではない。しかし、屈折率が互いに大きく相違するシリコン酸化膜とSOI層との組み合わされた場合には、その層厚と入射赤外線の波長との関係によっては、赤外線の入射方向が面法線方向に近い場合であっても非常に強い反射が生ずることがある。
例えば、シリコン酸化膜とシリコン層とが交互に積層された構造のように、周期的に屈折率が変化する積層体の層厚方向には、光量子化された電磁波エネルギーに対し、結晶内の電子エネルギーと類似したバンド構造が形成され、屈折率変化の周期に応じた特定波長の電磁波が積層体構造中に侵入することが妨げられることが知られている。このような構造をフォトニックバンド構造と称し、多層膜の場合、屈折率変化が層厚方向にのみ形成されるので、狭義には一次元フォトニックバンドギャップ構造ともいう。
このようなフォトニックバンドギャップ構造は、積層周期数が多くなるほど、入射が禁じられる波長域(つまり、反射率が大きくなる波長域:以下、フォトニックバンドギャップ域という)が広くなる傾向になるが、積層周期数が1であっても、フォトニックバンドギャップ域が相対的に狭くなるだけであって、ギャップ中心波長付近で非常に大きな反射が生ずることに変わりはない。典型的なSOIウェーハ構造、つまり、ベースウェーハ上にシリコン酸化膜とSOI層とが1層ずつ形成された上記積層部の構造はこれに該当し、一次元フォトニックバンドギャップ構造が生ずるための条件は、シリコン酸化膜とSOI層との赤外波長域における光学的厚さtOP=n1×t1+n2×t2が、入射赤外線の波長λの1/2(つまり、0.5λ)を充足する場合である。特に、両層の光学的厚さの比(t1×n1)/(t2×n2)が1付近のとき(つまり、両層の光学的厚さが互いに等しいとき)に、強反射の起こる波長域が最も広くなり反射率も高くなる。なお、シリコン酸化膜の赤外波長域の屈折率n1は1.5、SOI層の屈折率n2は、シリコン単結晶の場合は3.5、Ge(ゲルマニウム)の場合は4.0であり、SiGe1−xの場合は、Siを3.5、Geを4.0として、混晶比xの値により線形補間した屈折率を用いる。
シリコン酸化膜とSOI層とが形成するフォトニックバンドギャップの中心波長が、入射赤外線の波長λに接近していると、SOI層表面に均一に赤外線が照射されていても反射による影響でウェーハの層厚方向の加熱分布が不均一となる(この不均一は、後に詳述する通り、必ずしも反射が生じているSOI層側が低温となるように生ずるものではない)。ベースウェーハの層厚方向の温度不均一が生じた場合、ベースウェーハの面内熱応力も層厚方向に分布を生じ、反り発生応力として作用する。特に、ベースウェーハ内に酸素析出物が形成されていると、該酸素析出物の周囲においてウェーハを構成するシリコン単結晶バルク領域では、多数のスリップ転位などの結晶欠陥が導入され、強度が低下した状態になっている。そして、ベースウェーハの内部に高密度に酸素析出物が形成されていると、上記加熱不均一に由来した層厚方向の反り応力にベースウェーハの剛性が抗し切れなくなり、顕著な反りが発生するものと考えられる。
従って、シリコン酸化膜とSOI層との積層部が形成するフォトニックバンドギャップの中心波長が、入射赤外線のピーク波長λからなるべく離れるように、シリコン酸化膜とSOI層との各層厚を選定することにより、上記温度不均一となる赤外線の反射を効果的に抑制できる。その結果、当該積層部に対する入射光の透過率ひいてはシリコン単結晶からなるベースウェーハの、該入射光の吸収効率を高めることができ、ひいては0.4μm以上1.0μm以下の波長域における吸収率を、シリコン単結晶の当該波長域における吸収率の0.8倍以上に高めることが可能となる。0.4μm以上1.0μm以下の波長域における吸収率が0.8倍未満では、SOIウェーハの反り発生を抑制する効果は不十分となる。また、シリコン酸化膜とSOI層との積層部の厚さ調整により、SOIウェーハ全体としてみたときの、0.4μm以上1.0μm以下の波長域における吸収率の設計上の上限に特に制限はないが、例えばシリコン単結晶の1.5倍程度までは十分に達成可能である。
上記本発明の効果は、本発明者が実験により鋭意検討したところ、シリコン酸化膜をなすSiOの波長域における屈折率をn1、SOI層をなす半導体の波長域における屈折率をn2とし、それらシリコン酸化膜とSOI層との波長域における光学的厚さtOPをtOP=n1×t1+n2×t2として、該tOPが250nm以下となるように、シリコン酸化膜の厚さt1とSOI層の厚さt2とを各々選定した場合に特に顕著であり、0.4μm以上1.0μm以下の波長域における吸収率を、シリコン単結晶の当該波長域における吸収率により近づけることができる。すなわち、SOI層側からの赤外線照射によりSOIウェーハをより均一に加熱することが可能となり、熱処理時にSOIウェーハに生ずる反りをより効果的に防止できる。
他方、層形成の厚さ均一性と、シリコン酸化膜による絶縁性を確保する観点から、上記光学的厚さtOPは10nm以上に設定することが望ましい。また、上記の効果は、SOI層の厚さt2が100nm以下に設定されている場合に一層顕著である。層形成の厚さ均一性を確保するためには、SOI層の厚さt2は10nm以上であることが望ましい。
特にSOIウェーハの熱処理が、SOI層の第一主表面側にのみ配置された赤外線光源により行われる、いわゆる片面加熱方式の熱処理装置を用いて行われる場合は、本発明の効果が特に顕著に発揮される。このような熱処理装置では、通常、ベースウェーハの第二主表面側(裏面側)に配置された温度センサ(例えば放射温度計)により、該ベースウェーハの温度を測定しつつ、測定されるベースウェーハの温度が設定熱処理温度に昇温・保持されるよう、前記赤外線光源の発熱出力を制御して加熱を行なう。このとき、SOI層がシリコン酸化膜とともにフォトニックバンドギャップ構造を形成していると、次のような状況を招来する。
すなわち、初期段階では温度センサが検知するベースウェーハの温度は設定温度よりも低いから、赤外線光源のパワーは増加方向に制御され昇温が開始する。しかし、SOI層側では到来した赤外線の多くが反射されるため、ベースウェーハの第二主表面側で検知される温度もなかなか上昇しない。その結果、光源の制御部は、検知温度を目標値に近づけようとして赤外線パワーをますます増加させる。つまり、反射があまり生じていない場合(例えば、SOI層を形成しない鏡面研磨ウェーハなどに熱処理する場合)と比較して、赤外線光源のパワーはオーバー側にシフトした状態で制御されることとなる。他方、SOI層表面からベースウェーハ側への熱伝達は、赤外線の直接入射による輻射熱伝達だけでなく、当然、周囲雰囲気からの熱伝導も関与する。そして、赤外線光源のパワーがオーバー側にシフトしていると、反射の影響を受けない周囲雰囲気の温度が異常に高まり、これと接するSOI層側の温度が過昇して、ベースウェーハの表裏の温度差も非常に大きくなる。その結果、SOIウェーハにはますます反りが生じやすくなる。しかし、シリコン酸化膜とSOI層との積層部でのフォトニックバンドギャップ形成を抑制し、本発明のごとく0.4μm以上1.05μm以下の波長域における吸収率を、シリコン単結晶の当該波長域における吸収率の0.8倍以上とすることにより、片面加熱方式の熱処理装置を用いる場合でも、SOIウェーハの反り発生を効果的に防止できる。
この効果は、熱処理設定温度が例えば1000℃以上1300℃以下と高く、また、その設定温度までの昇温速度が例えば50℃/秒以上100℃/秒以下と大きい場合に特に顕著である。つまり、昇温速度が大きく設定されている場合、ウェーハの厚さ方向の熱伝導が十分進行しないうちに、赤外線光源のパワーが強められ、温度測定されるベースウェーハの第二主表面上での温度上昇は、SOI層側の温度に対してますます遅れることになる。その結果、赤外線光源のパワーがよりオーバーシュートしやすくなり、反りも生じやすいからである。
以下、本発明の実施の形態を図面に基づいて説明する。
図1はSOIウェーハの製造方法の一例をに係る実施形態を説明するものである。まず、工程(a)に示すように、例えばシリコン単結晶からなるベースウェーハ7と、工程(b)に示すシリコン単結晶基板からなるボンドウェーハ1とを用意する。これらのシリコン単結晶は、石英るつぼを用いた周知のチョクラルスキー法にて製造されたものであり、初期酸素濃度が例えば12ppma以上25ppma以下と比較的高いものが使用される。
尚、酸素濃度JEIDA(日本電子工業振興協会、現在のJEITA)の換算係数を用いて算出した値を示している。また、ボンドウェーハ1として、シリコン単結晶ウェーハ上に、Si、SiGe、Geなどの半導体単結晶をエピタキシャル成長したエピタキシャルウェーハを用いることもできる。
次に、工程(c)に示すように、ボンドウェーハ1の少なくとも第一主表面J側に絶縁膜としてシリコン酸化膜2を形成する。このシリコン酸化膜2の形成は、例えば、ウェット酸化やドライ酸化などの熱酸化により形成することができるが、CVD(Chemical Vapor Deposition)等の方法を採用することも可能である。シリコン酸化膜の膜厚t1は、例えば、10nm以上500nm以下の値とすることがあり、熱酸化の場合は、酸化処理温度及び時間や、酸化処理に用いる雰囲気中の酸素濃度によって調整可能であり、酸化処理温度を高くすること、酸化処理時間を長くすること、さらには酸化処理に用いる雰囲気中の酸素濃度を高くすることが、シリコン酸化膜の膜厚t1を厚くする方向に寄与する。
次に、工程(d)に示すように、ボンドウェーハ1の第一主表面J側、本実施形態ではシリコン酸化膜2の表面をイオン注入面として、例えば水素イオンビームを照射することによりイオンを打ち込み、剥離用イオン注入層4を形成する。剥離用イオン注入層4を形成するためのイオンは、水素イオン及び希ガス(He、Ne、Ar、Kr、Xe)イオンよりなるイオン群から選ばれる少なくとも1種類とすることができる。本実施形態では水素イオンを用いるが、水素イオンに代えて、ヘリウムイオン、ネオンイオンあるいはアルゴンイオンなどの希ガスイオンを打ち込むことにより剥離用イオン注入層4を形成してもよい。
剥離用イオン注入層4を形成したボンドウェーハ1とベースウェーハ7とは、洗浄液にて洗浄され、さらに、工程(e)に示すように、両ウェーハ1,7をイオン注入層4の形成側(すなわち第一主表面J,K側)にて貼り合わせる。そして、工程(f)に示すように、その積層体を400〜600℃の低温にて剥離熱処理することにより、ボンドウェーハ1は前記した剥離用イオン注入層4の概ね濃度ピーク位置において剥離し、ベースウェーハ7側に残留した部分がSOI層15となる(剥離工程)。なお、剥離用イオン注入層4を形成する際のイオン注入量を高めたり、あるいは重ね合わせる面に対して予めプラズマ処理を行なって表面を活性化したりすることにより、剥離熱処理を省略できる場合もある。また、剥離後の残余のボンドウェーハ部分3は、剥離面を再研磨後、再びボンドウェーハ又はベースウェーハとして再利用が可能である。
SOI層の厚さt2は例えば10nm以上500nm以下であり、剥離用イオン注入層の形成深さによって調整できる。そして、最終的なSOIウェーハを得るには、上記剥離工程後、工程(g)に示すようにベースウェーハ7とSOI層15とをシリコン酸化膜2を介して強固に結合する結合熱処理が必要である。この結合熱処理は、例えばバッチ式の熱処理炉中にて、1000℃以上1250℃以下で実施される。なお、この結合熱処理を、処理容量の比較的大きいバッチ熱処理で行う場合には、設定処理温度までの昇温速度は10〜40℃/分と小さく、該昇温時に、ベースウェーハ7中に酸素析出物(BMD)が析出しやすい。その酸素析出物の周囲においてウェーハを構成するシリコン単結晶バルク領域では、多数のスリップ転位などの結晶欠陥が導入され、強度が低下した状態となって、後述のデバイス化用の熱処理におけるウェーハの加熱が不均一であった場合には、反り発生を著しく生じやすくなる。
結合熱処理により得られたSOIウェーハ50は、デバイス化に際して種々の熱処理が実施される。例えばイオン注入法によりドーピング領域をパターニング形成する場合、イオン注入直後のドーパントはキャリア源として活性化していないので、これを活性化するための熱処理が行われる。例えば、Bドープの場合、活性化熱処理の温度は例えば1100℃以上1200℃以下である。
この活性化熱処理は、図2に示すRTP装置100を用いて行われる。この装置は、片面加熱式のRTP装置として構成され、被処理物であるSOIウェーハ50を1枚のみ収容する収容空間14が形成された容器21と、収容空間14内のSOIウェーハ50を加熱するためのタングステン−ハロゲンランプなどで構成された加熱ランプ46とを有する。加熱ランプ46はSOIウェーハ50の上面側と、加熱空隙25を介して対向配置されている。SOIウェーハ50の裏面側には、反射板28がSOIウェーハ50と対向するように配置され、反射空隙35を形成している。反射板28には、SOIウェーハ50の裏面側(つまりベースウェーハの第二主表面側)の温度を測定するためのグラスファイバ30(図示しない放射温度計に接続されている)の末端が露出している。そして、グラスファイバ30を介して反射空隙35より取り出される熱線が、温度検出部をなす周知の放射温度計により個別に検出され、温度信号に変換される。複数の加熱ランプ46は、グラスファイバ30による各測温位置に対応して配置されたものが、独立して出力制御できるようにしてある。
本実施形態において活性化熱処理は、熱処理温度までの昇温速度が50℃/秒以上100℃/秒以下(例えば、75℃/秒)に設定された急速加熱とされている。SOIウェーハ50は、SOI層が加熱ランプ46側に面するよう上面側に配置される。加熱ランプ46が発する赤外線は、例えば図13に示すような連続スペクトルを有する、ピーク波長λが例えば0.6μm以上1.5μm以下の近赤外線である。
まず、比較例として、SOIウェーハ50のシリコン酸化膜2の厚さt1とSOI層15の厚さt2との厚さが、t1=150nm、t2=50nmにそれぞれ定められた場合について考える。シリコン酸化膜2をなすSiOの赤外波長域の屈折率をn1=1.5、SOI層15をなすSiの屈折率n2を3.5とし、それらシリコン酸化膜2とSOI層15からなる積層部の、熱処理に使用する赤外波長域における光学的厚さtOPをtOP=n1×t1+n2×t2としたとき、使用する赤外線のピーク波長をλ=1.2μmとして、上記比較例のSOIウェーハのtOPは400nm(0.4μm)であり、0.5λに近い値となっている。
図10は、昇温プロファイルと加熱ランプ46のパワー制御プロファイルとの一例(ウェーハ面内を複数点測定)を、上記比較例のSOIウェーハと参考用の鏡面ウェーハ(シリコン単結晶ウェーハ)とで対比して示すグラフである。鏡面ウェーハでは、75℃/秒の昇温プロファイルを実現するのに、パワー制御プロファイルは、瞬時的な値を除いては、フルパワーのほぼ70%以下に収まっており、加熱ランプ46が過昇している気配はない。しかし、SOIウェーハの場合は、昇温途上でフルパワーの80%を超える著しいオーバーシュートが生じていることがわかる。この理由は、以下のようなものであると考えられる。
t1とt2とが上記比較例のSOIウェーハのようにtOP=0.5λに近くなるように定められていると、図11に示すような前述の一次元フォトニックバンドギャップ構造の形成により、SOI層15側で赤外線IRの強い反射が起こる。図2のような片面加熱方式のRTP装置100では、図12に示すように、SOI層15側では到来した赤外線の多くが反射されるため、ベースウェーハ7の第二主表面側で検知される温度もなかなか上昇しない。その結果、加熱ランプ46の制御部は、検知温度を目標値に近づけようとしてパワーをますます増加させ、前述のようなオーバーシュートが生ずるのである。SOI層15表面からベースウェーハ7側への熱伝達は、赤外線の直接入射による輻射熱伝達だけでなく、当然、周囲雰囲気からの熱伝導も関与する。そして、加熱ランプ46のパワーがオーバー側にシフトしていると、反射の影響を受けない周囲雰囲気の温度が異常に高まり、これと接するSOI層15側の温度が過昇して、ベースウェーハ7の表裏の温度差も非常に大きくなる。このような加熱不均一に伴う熱応力が、反りの発生の原因となる。特に、ベースウェーハ7の酸素析出物の形成密度が高くなっていると、酸素析出物の周囲への結晶欠陥導入によりベースウェーハ7の強度が低下し、高温側となるSOI層15側で面内方向の熱膨張が大きくなると、上に凸となるように強い反りを生ずる。例えば、図9に示すように、フォトリソグラフィー工程により第一導電型のイオン注入領域(例えばBの場合はp型の領域)をパターニング形成し、次にこれを活性化させるために急速加熱熱処理を実施すると反りが発生する。この反りが発生した状態で、さらに第二導電型のイオン注入領域(例えばPの場合はn型の領域)をパターニング形成しようとすると、反り発生による面内変位によってマスクがSOI層に対して相対的な位置ずれを起こし、形成される第二導電型のイオン注入領域の位置もずれやすくなる問題がある。
この不具合を防止するために、本発明においては、SOIウェーハの設計段階にて、SOIウェーハの要部をなすシリコン酸化膜(BOX層)と、SOI層(本実施形態ではシリコン単結晶層とする)との各層厚を、SOIウェーハのデバイス化を図る際の熱処理に波長0.4μm以上1.0μm以下の波長域における吸収率が、シリコン単結晶の当該波長域における吸収率の0.8倍以上となるように、シリコン酸化膜の厚さt1とSOI層の厚さt2を各々選定する。上記活性化熱処理に使用されるハロゲンランプを光源とする赤外線スペクトルにおいて、ベースウェーハの主体をなす単体シリコンのバンドギャップエネルギーが1.1eVであることを考慮した場合、ウェーハの加熱に最も貢献するのは、0.4μm以上1.0μm以下の波長域である。そこで、上記のごとく、シリコン酸化膜とSOI層との積層部が示す当該の波長域の光に対する吸収率が、シリコン単結晶が示す吸収率になるべく近づくように、シリコン酸化膜とSOI層との層厚関係を選定することで、光源からの加熱に寄与する波長成分は、上記積層部での過度な反射が生ずることなく効率的にSOIウェーハに吸収され、その熱処理に伴う反り等を極めて効果的に抑制できるようになる。
このようなSOIウェーハの設計思想は、別の言い方をすれば、シリコン酸化膜2とSOI層15との積層部が1次元フォトニックバンドギャップ構造をなるべく形成しないこと、つまり、両層の光学的厚さの合計tOPが、フォトニックバンドギャップ形成条件となる0.5λからなるべく隔たるように、シリコン酸化膜2の層厚t1とSOI層15の層厚t2を定める点に特徴がある。両層の各層厚t1、t2と、屈折率n1、n2が決定されれば、フォトニックバンドギャップ理論により、積層部の反射率(あるいは吸収率)の波長依存性を計算によりシミュレーションすることができる。その計算のアルゴリズムとしては、例えば行列法に基づくものが文献により公知である(Shun Lien Chuang "Physics of Optoelectronic Devices", Jhon Wiley & Sons, Inc)。光源の強度の波長依存性(赤外線スペクトル)をI(λ)、吸収率の波長依存性をA(λ)とすれば、0.4μm以上1.0μm以下の波長域の吸収率Anは、下記数1により計算することができる。
図3〜図6は、SOI層の厚さt2とBOX層の厚さt1との組み合わせ(t2/t1:単位nm)を種々に設定したときの、上記数1に基づく上記吸収率Anの計算結果を、単結晶シリコンの吸収率に対する相対値にて表示したものであり、フォトニックバンドギャップ形成条件を適当に外した層厚の組み合わせにおいて、単結晶シリコンの0.8倍以上の吸収率が確実に得られていることがわかる。また、この結果を、縦軸にtOP=n1×t1+n2×t2、横軸に(n1×t1)/(n2×t2)を設定して、吸収率がシリコン単結晶の0.8倍以上となったものを○、同じく0.8倍未満となったものを■にてプロットしたものである。これによると、tOPが250nm以下では、(n1×t1)/(n2×t2)、すなわち、BOX層とSOI層との光学的層厚比によらず、吸収率がシリコン単結晶の0.8倍以上となっている。つまり、BOX層とSOI層との合計の光学的厚さが250nm以下に設定される限り、BOX層とSOI層との光学的層厚比を、少なくとも0.4〜2.4の範囲において自由に変更しても、フォトニックバンドギャップ形成による強い反射を常に効果的に抑制でき、SOIウェーハは設計上の自由度も大幅に増大することがわかる。
以下、本発明の効果を確認するために行なった実験結果について説明する。まず、酸素濃度が20ppmaの2種のCZシリコン単結晶基板(直径200mm、厚さ625μm)をベースウェーハとして用意した。そして、該ベースウェーハを用いて図1の工程に従い、SOI層の厚さt2とシリコン酸化膜の厚さt1との組み合わせt2/t1(単位:nm)が、20/120(実施例:シリコン単結晶を基準とした相対吸収率は1(図3))、50/150(比較例1:シリコン単結晶を基準とした相対吸収率はほぼ0.37(図5))、75/150(比較例2:シリコン単結晶を基準とした相対吸収率はほぼ0.51となるように、注入エネルギーを調整して水素イオン注入した後、ボンドウェーハを貼り合せて500℃にて剥離熱処理(図1の工程(f))を行なった。そして、該剥離熱処理後の貼り合せ体に、バッチ式の熱処理炉中にて1100℃で120分結合熱処理することにより、種々のSOIウェーハサンプルを得た。これらSOIウェーハサンプルに、模擬デバイス化工程として、片面加熱式のRTP装置(赤外線の中心波長:1μm)を用いて、昇温速度75℃/秒で1100℃まで昇温し、60秒保持した後加熱停止する処理を行なった。そして、その模擬デバイス化工程が終了したSOIウェーハサンプル反り量を、市販のフラットネス測定機(ADE社製)により測定した。その結果、比較例1及び2のサンプルについては数100μmの反りが認められたのに対し、実施例のサンプルについては反り量が100μm未満であった。
SOIウェーハの製造工程の一例を示す説明図。 RTP装置の一例を示す断面斜視図。 SOI層とBOX層の層厚を各種の組み合わせに設定した場合の、吸収率の計算結果を示す第一のグラフ。 同じく第二のグラフ。 同じく第三のグラフ。 同じく第四のグラフ。 同じく第五のグラフ。 図3〜図6の結果を、縦軸にtOP=n1×t1+n2×t2、横軸に(n1×t1)/(n2×t2)を設定してマッピングした図。 デバイス化時の熱処理によるSOI基板の反りが引き起こす問題点を説明する図。 片面加熱型RTP装置による昇温プロファイルと加熱パワーの制御プロファイルとの関係を、SOIウェーハと鏡面研磨ウェーハとで比較して示すグラフ。 フォトニックバンドギャップ構造の形成によるSOI層側での赤外線反射の様子を模式的に示す図。 片面加熱型RTP装置においてSOIウェーハに反りが発生する機構を説明する模式図。 RTP装置に使用する赤外線光源のスペクトルを幾つか例示して示す図。
符号の説明
1 ボンドウェーハ
2 シリコン酸化膜
7 ベースウェーハ
15 SOI層
50 SOIウェーハ

Claims (3)

  1. シリコン単結晶からなるベースウェーハの第一主表面に、シリコン酸化膜を介して半導体単結晶からなるSOI層が結合された構造を有したSOIウェーハの設計方法であって、
    前記SOIウェーハの前記SOI層側から光照射を行なったときの、波長0.4μm以上1.0μm以下の波長域における吸収率が、シリコン単結晶の当該波長域における吸収率の0.8倍以上となるように、前記シリコン酸化膜の厚さt1と前記SOI層の厚さt2を各々選定することを特徴とするSOIウェーハの設計方法。
  2. 前記シリコン酸化膜をなすSiOの前記波長域における屈折率をn1、SOI層をなす半導体の前記波長域における屈折率をn2とし、それらシリコン酸化膜とSOI層との前記波長域における光学的厚さtOPをtOP=n1×t1+n2×t2として、該tOPが250nm以下となるように、前記シリコン酸化膜の厚さt1と前記SOI層の厚さt2とを各々選定する請求項1記載のSOIウェーハの設計方法。
  3. 前記SOI層の厚さt2を100nm以下に設定する請求項1又は請求項2に記載のSOIウェーハの設計方法。
JP2005075927A 2005-03-16 2005-03-16 Soiウェーハの設計方法 Active JP4587034B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005075927A JP4587034B2 (ja) 2005-03-16 2005-03-16 Soiウェーハの設計方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005075927A JP4587034B2 (ja) 2005-03-16 2005-03-16 Soiウェーハの設計方法

Publications (2)

Publication Number Publication Date
JP2006261346A JP2006261346A (ja) 2006-09-28
JP4587034B2 true JP4587034B2 (ja) 2010-11-24

Family

ID=37100257

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005075927A Active JP4587034B2 (ja) 2005-03-16 2005-03-16 Soiウェーハの設計方法

Country Status (1)

Country Link
JP (1) JP4587034B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4666189B2 (ja) * 2008-08-28 2011-04-06 信越半導体株式会社 Soiウェーハの製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001168308A (ja) * 1999-09-30 2001-06-22 Canon Inc シリコン薄膜の製造方法、soi基板の作製方法及び半導体装置
WO2003046993A1 (fr) * 2001-11-29 2003-06-05 Shin-Etsu Handotai Co.,Ltd. Procede de production de plaquettes soi
JP2004063730A (ja) * 2002-07-29 2004-02-26 Shin Etsu Handotai Co Ltd Soiウェーハの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001168308A (ja) * 1999-09-30 2001-06-22 Canon Inc シリコン薄膜の製造方法、soi基板の作製方法及び半導体装置
WO2003046993A1 (fr) * 2001-11-29 2003-06-05 Shin-Etsu Handotai Co.,Ltd. Procede de production de plaquettes soi
JP2004063730A (ja) * 2002-07-29 2004-02-26 Shin Etsu Handotai Co Ltd Soiウェーハの製造方法

Also Published As

Publication number Publication date
JP2006261346A (ja) 2006-09-28

Similar Documents

Publication Publication Date Title
KR101111436B1 (ko) Soi 웨이퍼의 제조 방법 및 soi 웨이퍼
US8993461B2 (en) Method for curing defects in a semiconductor layer
JP5168788B2 (ja) Soiウエーハの製造方法
WO1993019484A1 (en) Rapid thermal annealing using thermally conductive overcoat
US20060216875A1 (en) Method for annealing and method for manufacturing a semiconductor device
US20140235032A1 (en) Method for producing transparent soi wafer
KR102138949B1 (ko) Sos 기판의 제조 방법 및 sos 기판
TWI401727B (zh) An impurity introduction method using an electronic component thereof and a semiconductor manufacturing apparatus
US6001715A (en) Non-thermal process for annealing crystalline materials
JP4666217B2 (ja) フォトニック結晶の製造方法
JP4587034B2 (ja) Soiウェーハの設計方法
JP2010165733A (ja) 熱処理方法、半導体装置の製造方法、及びフラッシュランプアニール装置
JP4826994B2 (ja) Soiウェーハの製造方法
JP4714423B2 (ja) 半導体ウエハとその製造方法
JP4696510B2 (ja) Soiウェーハの製造方法
JP4816856B2 (ja) Soiウェーハの製造方法
JP4910066B2 (ja) 半導体ウエハとその製造方法
TW201937567A (zh) 製造半導體元件的方法和離子注入裝置
CN111033719A (zh) 绝缘体上半导体结构的制造方法
JP2010287817A (ja) Ge膜付きSOI基板の製造方法及びGe膜付きSOI基板
US20100167454A1 (en) Double-sided donor for preparing a pair of thin laminae
WO2013068471A1 (en) Method and apparatus for ablating a dielectric from a semiconductor substrate
JPH0479215A (ja) 半導体装置の製造方法
Maleville et al. High Temperature RTP Application in SOI Manufacturing
JPH01214018A (ja) 半導体基板のアニール方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100702

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100708

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100726

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100812

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100825

R150 Certificate of patent or registration of utility model

Ref document number: 4587034

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130917

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250