JP2006261346A - Soiウェーハの設計方法及びsoiウェーハ - Google Patents
Soiウェーハの設計方法及びsoiウェーハ Download PDFInfo
- Publication number
- JP2006261346A JP2006261346A JP2005075927A JP2005075927A JP2006261346A JP 2006261346 A JP2006261346 A JP 2006261346A JP 2005075927 A JP2005075927 A JP 2005075927A JP 2005075927 A JP2005075927 A JP 2005075927A JP 2006261346 A JP2006261346 A JP 2006261346A
- Authority
- JP
- Japan
- Prior art keywords
- soi
- wafer
- oxide film
- soi layer
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Element Separation (AREA)
Abstract
【課題】 比較的薄いシリコン酸化膜とSOI層とを有する場合でも、デバイス工程で実施される熱処理時に反りを発生しにくいSOIウェーハの設計方法を提供する。
【解決手段】シリコン単結晶からなるベースウェーハ7の第一主表面に、シリコン酸化膜2を介して半導体単結晶からなるSOI層15が結合された構造を有したSOIウェーハ50の設計方法において、上記課題を解決するために、SOIウェーハ50のSOI層15側から光照射を行なったときの、波長0.4μm以上1.0μm以下の波長域における吸収率が、Si単結晶の当該波長域における吸収率の0.8倍以上となるように、シリコン酸化膜2の厚さt1とSOI層15の厚さt2を各々選定する。
【選択図】 図1
Description
尚、本発明におけるSOI層とは、シリコン単結晶からなる典型的なSOI層のほか、SixGe1−x(0≦x<1)にて表されるSiGe層やGe層、あるいは、その他の半導体薄層を含む広義のSOI(Semiconductor On Insulator)層を意味する。
本発明者は、SOIウェーハをデバイス化する際の熱処理条件と、発生するウェーハの反りとの関係を詳細に検討した結果、次の事実を把握するに至った。
(1)デバイス化の処理に供する前の状態では反りがそれほど顕著でなかったSOIウェーハの反りが、デバイス化における熱処理時に顕在化することがある。具体的には、SOI層側からの赤外線照射により熱処理加熱を行なう場合である。
(2)反りの発生が顕著なのは、照射する赤外線の波長(以下、ピーク波長λで代表させる)と、シリコン酸化膜とSOI層との赤外波長域における光学的厚さtOPとが一定の関係を満たす場合であり、特にtOP=0.5λに近い関係を充足する場合の反り発生が顕著である。
図1はSOIウェーハの製造方法の一例をに係る実施形態を説明するものである。まず、工程(a)に示すように、例えばシリコン単結晶からなるベースウェーハ7と、工程(b)に示すシリコン単結晶基板からなるボンドウェーハ1とを用意する。これらのシリコン単結晶は、石英るつぼを用いた周知のチョクラルスキー法にて製造されたものであり、初期酸素濃度が例えば12ppma以上25ppma以下と比較的高いものが使用される。
尚、酸素濃度JEIDA(日本電子工業振興協会、現在のJEITA)の換算係数を用いて算出した値を示している。また、ボンドウェーハ1として、シリコン単結晶ウェーハ上に、Si、SiGe、Geなどの半導体単結晶をエピタキシャル成長したエピタキシャルウェーハを用いることもできる。
2 シリコン酸化膜
7 ベースウェーハ
15 SOI層
50 SOIウェーハ
Claims (6)
- シリコン単結晶からなるベースウェーハの第一主表面に、シリコン酸化膜を介して半導体単結晶からなるSOI層が結合された構造を有したSOIウェーハの設計方法であって、
前記SOIウェーハの前記SOI層側から光照射を行なったときの、波長0.4μm以上1.0μm以下の波長域における吸収率が、シリコン単結晶の当該波長域における吸収率の0.8倍以上となるように、前記シリコン酸化膜の厚さt1と前記SOI層の厚さt2を各々選定することを特徴とするSOIウェーハの設計方法。 - 前記シリコン酸化膜をなすSiO2の前記波長域における屈折率をn1、SOI層をなす半導体の前記波長域における屈折率をn2とし、それらシリコン酸化膜とSOI層との前記波長域における光学的厚さtOPをtOP=n1×t1+n2×t2として、該tOPが250nm以下となるように、前記シリコン酸化膜の厚さt1と前記SOI層の厚さt2とを各々選定する請求項1記載のSOIウェーハの設計方法。
- 前記SOI層の厚さt2を100nm以下に設定する請求項1又は請求項2に記載のSOIウェーハの設計方法。
- シリコン単結晶からなるベースウェーハの第一主表面に、シリコン酸化膜を介して半導体単結晶からなるSOI層が結合された構造を有し、
前記SOI層側から光照射を行なったときの、波長0.4μm以上1.0μm以下の波長域における吸収率が、シリコン単結晶の当該波長域における吸収率の0.8倍以上となるように、前記シリコン酸化膜の厚さt1と前記SOI層の厚さt2とが各々定められてなることを特徴とするSOIウェーハ。 - 前記シリコン酸化膜をなすSiO2の前記波長域における屈折率をn1、SOI層をなす半導体の前記波長域における屈折率をn2とし、それらシリコン酸化膜とSOI層との前記波長域における光学的厚さtOPをtOP=n1×t1+n2×t2として、該tOPが250nm以下となるように、前記シリコン酸化膜の厚さt1と前記SOI層の厚さt2とが定められてなる請求項4記載のSOIウェーハ。
- 前記SOI層の厚さt2が100nm以下に定められている請求項4又は請求項5に記載のSOIウェーハ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005075927A JP4587034B2 (ja) | 2005-03-16 | 2005-03-16 | Soiウェーハの設計方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005075927A JP4587034B2 (ja) | 2005-03-16 | 2005-03-16 | Soiウェーハの設計方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006261346A true JP2006261346A (ja) | 2006-09-28 |
JP4587034B2 JP4587034B2 (ja) | 2010-11-24 |
Family
ID=37100257
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005075927A Active JP4587034B2 (ja) | 2005-03-16 | 2005-03-16 | Soiウェーハの設計方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4587034B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010023816A1 (ja) * | 2008-08-28 | 2010-03-04 | 信越半導体株式会社 | Soiウェーハの製造方法およびsoiウェーハ |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001168308A (ja) * | 1999-09-30 | 2001-06-22 | Canon Inc | シリコン薄膜の製造方法、soi基板の作製方法及び半導体装置 |
WO2003046993A1 (fr) * | 2001-11-29 | 2003-06-05 | Shin-Etsu Handotai Co.,Ltd. | Procede de production de plaquettes soi |
JP2004063730A (ja) * | 2002-07-29 | 2004-02-26 | Shin Etsu Handotai Co Ltd | Soiウェーハの製造方法 |
-
2005
- 2005-03-16 JP JP2005075927A patent/JP4587034B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001168308A (ja) * | 1999-09-30 | 2001-06-22 | Canon Inc | シリコン薄膜の製造方法、soi基板の作製方法及び半導体装置 |
WO2003046993A1 (fr) * | 2001-11-29 | 2003-06-05 | Shin-Etsu Handotai Co.,Ltd. | Procede de production de plaquettes soi |
JP2004063730A (ja) * | 2002-07-29 | 2004-02-26 | Shin Etsu Handotai Co Ltd | Soiウェーハの製造方法 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010023816A1 (ja) * | 2008-08-28 | 2010-03-04 | 信越半導体株式会社 | Soiウェーハの製造方法およびsoiウェーハ |
JP2010056311A (ja) * | 2008-08-28 | 2010-03-11 | Shin Etsu Handotai Co Ltd | Soiウェーハの製造方法およびsoiウェーハ |
JP4666189B2 (ja) * | 2008-08-28 | 2011-04-06 | 信越半導体株式会社 | Soiウェーハの製造方法 |
EP2320450A1 (en) * | 2008-08-28 | 2011-05-11 | Shin-Etsu Handotai Co., Ltd. | Method for manufacturing soi wafer, and soi wafer |
EP2320450A4 (en) * | 2008-08-28 | 2011-09-28 | Shinetsu Handotai Kk | METHOD FOR MANUFACTURING SOI PLATEBOARD, AND SOI PLATEBOARD |
US8497187B2 (en) | 2008-08-28 | 2013-07-30 | Shin-Etsu Handotai Co., Ltd. | Method for manufacturing SOI wafer and SOI wafer |
Also Published As
Publication number | Publication date |
---|---|
JP4587034B2 (ja) | 2010-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101111436B1 (ko) | Soi 웨이퍼의 제조 방법 및 soi 웨이퍼 | |
US8993461B2 (en) | Method for curing defects in a semiconductor layer | |
JP5168788B2 (ja) | Soiウエーハの製造方法 | |
US7989324B2 (en) | Method for manufacturing silicon on sapphire wafer | |
US20140235032A1 (en) | Method for producing transparent soi wafer | |
US20060216875A1 (en) | Method for annealing and method for manufacturing a semiconductor device | |
EP2757574B1 (en) | Method for manufacturing composite wafer | |
US6355541B1 (en) | Method for transfer of thin-film of silicon carbide via implantation and wafer bonding | |
TWI401727B (zh) | An impurity introduction method using an electronic component thereof and a semiconductor manufacturing apparatus | |
EP0958595A1 (en) | A new non-thermal process for annealing crystalline materials | |
JP4666217B2 (ja) | フォトニック結晶の製造方法 | |
JP4587034B2 (ja) | Soiウェーハの設計方法 | |
JP4826994B2 (ja) | Soiウェーハの製造方法 | |
JP4696510B2 (ja) | Soiウェーハの製造方法 | |
JP4816856B2 (ja) | Soiウェーハの製造方法 | |
US5420445A (en) | Aluminum-masked and radiantly-annealed group II-IV diffused region | |
JP4910066B2 (ja) | 半導体ウエハとその製造方法 | |
TW201937567A (zh) | 製造半導體元件的方法和離子注入裝置 | |
WO2010147081A1 (ja) | Ge膜付きSOI基板の製造方法及びGe膜付きSOI基板 | |
CN111033719A (zh) | 绝缘体上半导体结构的制造方法 | |
WO2013068471A1 (en) | Method and apparatus for ablating a dielectric from a semiconductor substrate | |
JP5462024B2 (ja) | 半導体装置の製造方法 | |
Maleville et al. | High Temperature RTP Application in SOI Manufacturing | |
JPH0479215A (ja) | 半導体装置の製造方法 | |
JP2013080772A (ja) | Soiウェーハの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070223 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100702 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100708 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100726 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100812 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100825 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4587034 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130917 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |