JP2010056311A - Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ - Google Patents

Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ Download PDF

Info

Publication number
JP2010056311A
JP2010056311A JP2008219981A JP2008219981A JP2010056311A JP 2010056311 A JP2010056311 A JP 2010056311A JP 2008219981 A JP2008219981 A JP 2008219981A JP 2008219981 A JP2008219981 A JP 2008219981A JP 2010056311 A JP2010056311 A JP 2010056311A
Authority
JP
Japan
Prior art keywords
layer
wafer
soi
soi wafer
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008219981A
Other languages
English (en)
Other versions
JP4666189B2 (ja
JP2010056311A5 (ja
Inventor
Tetsushi Oka
哲史 岡
Noboru Kuwabara
登 桑原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2008219981A priority Critical patent/JP4666189B2/ja
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to CN200980131333.5A priority patent/CN102119435B/zh
Priority to PCT/JP2009/003573 priority patent/WO2010023816A1/ja
Priority to EP09809473.3A priority patent/EP2320450B1/en
Priority to KR1020117004285A priority patent/KR101573812B1/ko
Priority to US13/055,829 priority patent/US8497187B2/en
Priority to TW098126227A priority patent/TWI453819B/zh
Publication of JP2010056311A publication Critical patent/JP2010056311A/ja
Publication of JP2010056311A5 publication Critical patent/JP2010056311A5/ja
Application granted granted Critical
Publication of JP4666189B2 publication Critical patent/JP4666189B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】エピタキシャル層を成長させてＳＯＩ層を厚くしたＳＯＩウェーハであって、生産性が良く低コストで、スリップ転位等の少ない高品質なＳＯＩウェーハ、及びその製造方法を提供することを目的とする。
【解決手段】ＢＯＸ層上にＳＯＩ層を有するＳＯＩウェーハのＳＯＩ層上にエピタキシャル層を成長させてＳＯＩ層を厚くするＳＯＩウェーハの製造方法において、エピタキシャル層を成長させるＳＯＩウェーハの８００〜１３００ｎｍの赤外線波長領域における赤外線反射率が２０％以上４０％以下のものを用いてエピタキシャル成長させるＳＯＩウェーハの製造方法。
【選択図】図１

Description

本発明は、基板となるＳＯＩウェーハのＳＯＩ層上にシリコンエピタキシャル層を成長させてＳＯＩ層を厚くしたＳＯＩウェーハ、および、その製造方法に関する。
ＳＯＩウェーハ作製方法として、ウェーハ貼り合わせ法とＳＩＭＯＸ法が一般的に知られている。ウェーハ貼り合わせ法は、例えば、２枚のシリコンウェーハを酸化膜を介して接着剤を用いることなく結合し、熱処理（１０００〜１２００℃）により結合強度を高めた後、片方のウェーハを研削・研磨やエッチングなどにより薄膜化する方法であり、本手法の利点は、ＳＯＩ層の結晶性や埋め込み酸化膜（ＢＯＸ層）の信頼性が通常のシリコンウェーハと同等であることであり、また、欠点はＳＯＩ層の膜厚均一性に限界（高々±０．３μｍ程度）があること、および１枚のＳＯＩウェーハの製造には２枚のシリコンウェーハが使用されるためコストが高い点である。
また、貼り合わせ法の一つであるイオン注入剥離法（スマートカット（登録商標）法とも呼ばれる）が特許文献１に提案されている。この方法は、２枚のシリコンウェーハの少なくとも一方に酸化膜を形成し、一方のウェーハの一主面に水素イオン、または希ガスイオンの少なくとも一種類を注入し、ウェーハ内部にイオン注入層を形成させた後、イオン注入した面と他方のシリコンウェーハの一主面とを酸化膜を介して密着させ、その後、３００℃〜６００℃、或いはそれ以上の温度の熱処理を加えてイオン注入層で剥離する方法であり、±１０ｎｍ以下のＳＯＩ層膜厚均一性を有する薄膜ＳＯＩウェーハを容易に作製できる優位性と、剥離したボンドウェーハを複数回再利用しコスト低減が図れる優位性を有している。
一方、ＳＩＭＯＸ法は、シリコンウェーハの内部に高濃度の酸素イオンを注入して酸素イオン注入層を形成し、その後１３００℃程度の高温でアニール処理を行うことにより、シリコンウェーハ中に埋め込み酸化膜（ＢＯＸ層）を形成し、その表面側の層をＳＯＩ層として使用する方法である。ＳＩＭＯＸ法は製法が簡便であるが、酸素イオン注入層から形成されるＢＯＸ層は極表層に限られ、ウェーハの深い位置に形成することはできないため、表層デバイス領域の厚さを厚くすることが困難である。また、形成したＢＯＸ層は緻密な構造とはなっておらず、ＳＯＩウェーハをデバイス作製用ウェーハとして使う場合の最大のメリットである完全な絶縁耐圧が得られ難いという欠点がある。
ところで、ＳＯＩ層の膜厚が数μｍから数１０μｍの厚膜ＳＯＩウェーハは、バイポーラデバイスやパワーデバイス用として極めて有用なウェーハであるが、低コストでかつ高品質のＳＯＩウェーハを作製することは、上述した研削・研磨による貼り合わせ法およびスマートカット法を用いても困難であることが知られている。その理由は、研削・研磨による貼り合わせ法の場合、酸化膜付ウェーハとベアウェーハを貼り合わせ、１１００℃以上で結合熱処理を行い、研削および研磨処理して所望のＳＯＩ層厚になるように造りこまなければならず、工程が複雑でかつＳＯＩ層の膜厚均一性を良くすることは極めて困難であること、一方、スマートカット法の場合は、ＳＯＩ層の厚さはイオン注入できる深さ（すなわちイオン注入装置の加速電圧）で決ってしまい、一般的な注入装置の場合、最大加速電圧は２００ｋｅＶ程度であり、最大でも２μｍ程度の厚さのＳＯＩ層しか得ることができないということである。
特開平５−２１１１２８号公報 特開２００７−１９４５３９号公報
そこで、本発明は、このような問題点に鑑みてなされたもので、エピタキシャル層を成長させてＳＯＩ層を厚くしたＳＯＩウェーハであって、生産性が良く低コストで、スリップ転位等の少ない高品質なＳＯＩウェーハ、及びその製造方法を提供することを目的とする。
上記目的を達成するために、本発明は、ＢＯＸ層上にＳＯＩ層を有するＳＯＩウェーハのＳＯＩ層上にエピタキシャル層を成長させてＳＯＩ層を厚くするＳＯＩウェーハの製造方法において、前記エピタキシャル層を成長させるＳＯＩウェーハの８００〜１３００ｎｍの赤外線波長領域における赤外線反射率が２０％以上４０％以下のものを用いてエピタキシャル成長させることを特徴とするＳＯＩウェーハの製造方法を提供する（請求項１）。
このように、８００〜１３００ｎｍの赤外線波長領域における赤外線反射率が２０％以上４０％以下であるＳＯＩウェーハであれば、ポリッシュドシリコンウェーハと同程度の赤外線反射率である。このようなＳＯＩウェーハのＳＯＩ層上にエピタキシャル層を成長させる際に、ポリッシュドシリコンウェーハのエピタキシャル成長時のランプ加熱パワーバランス等のスリップフリー条件を、そのまま適用することができる。このため、スリップフリー条件を見出すためのテストが不要であり、大幅に時間が削減される。また、上記のようなＳＯＩウェーハであれば、エピタキシャル成長時の層厚の変化による赤外線反射率の変化が非常に少ないため、エピタキシャル成長開始から終了まで、スリップフリーの最適な成長条件の下でエピタキシャル成長を行うことができる。
従って、スリップフリーのエピタキシャル層が形成された、高品質の厚膜ＳＯＩウェーハを低コストで生産性良く製造することができる。
このとき、前記エピタキシャル層を成長させるＳＯＩウェーハのＢＯＸ層の厚さを、３０ｎｍ以下、又は、（（３４０の正の整数倍）±２０）ｎｍとすることが好ましい（請求項２）。
このような厚さのＢＯＸ層を有するＳＯＩウェーハであれば、ＳＯＩ層の厚さに関わらず、８００〜１３００ｎｍの赤外線波長領域における赤外線反射率が２０％以上４０％以下となる。このため、本発明を実施する際に、ＳＯＩウェーハのＢＯＸ層の厚さのみを調整すればよく、さらにエピタキシャル成長時のＳＯＩ層厚の変化による反射率の変動も少ないため、スリップフリーで厚膜のＳＯＩウェーハを生産性良く製造することができる。
このとき、前記エピタキシャル層を成長させるＳＯＩウェーハを、ボンドウェーハの表面から水素イオン、希ガスイオンの少なくとも一種類をイオン注入してウェーハ内部にイオン注入層を形成し、前記ボンドウェーハのイオン注入された側の表面とベースウェーハの表面とを、酸化膜を介して密着させ、次いで前記イオン注入層においてボンドウェーハを薄膜状に分離して作製することが好ましい（請求項３）。
このようなイオン注入剥離法により作製されたＳＯＩウェーハであれば、膜厚均一性の高いＳＯＩ層を有するため、そのＳＯＩ層にエピタキシャル層を成長させれば、より高品質の厚膜ＳＯＩウェーハにすることができる。
このとき、前記エピタキシャル層を、前記ＳＯＩウェーハに照射する赤外線ランプの発光波長を８００〜１３００ｎｍに限定した枚葉式ランプ加熱装置を用いて成長させることが好ましい（請求項４）。
赤外線ランプの発光波長を上記範囲にすることで、波長の反射率に対する影響を少なくすることができるため、スリップフリーの設定条件により近い状態でエピタキシャル層を成長させることができる。
このとき、前記エピタキシャル層を、厚さ１μｍより厚く成長させることが好ましい（請求項５）。
このように、比較的厚くエピタキシャル層を成長させる場合でも、本発明の製造方法であればＳＯＩ層の層厚変化による赤外線反射率の変化がほとんど無く、高温を長く保持してもエピタキシャル成長開始から終了までスリップフリー条件でエピタキシャル層を成長させることができるため、好適である。
また、本発明は、シリコン単結晶からなるベースウェーハと、該ベースウェーハ上のＢＯＸ層と、該ＢＯＸ層上のＳＯＩ層とからなるＳＯＩウェーハであって、前記ＢＯＸ層の厚さが３０ｎｍ以下、又は、（（３４０の正の整数倍）±２０）ｎｍであり、前記ＳＯＩ層が前記ＢＯＸ層上のシリコン単結晶層と、該シリコン単結晶層上に成長されたエピタキシャル層とからなるものであることを特徴とするＳＯＩウェーハを提供する（請求項６）。
このような厚さのＢＯＸ層のＳＯＩウェーハであれば、８００〜１３００ｎｍの赤外線波長領域における赤外線反射率が２０％以上４０％以下となるため、シリコン単結晶層上にエピタキシャル層を形成する際に、赤外線反射率がほとんど変化せず、かつポリッシュドシリコンウェーハと同程度の反射率を示すため、ポリッシュドシリコンウェーハのスリップフリー条件をそのまま適用してスリップフリーのエピタキシャル層を確実に生産性良く成長させることができるため、高品質で低コストのＳＯＩウェーハとなる。
本発明であれば、ＳＯＩウェーハのＳＯＩ層上にエピタキシャル層を成長させてＳＯＩ層を厚くする際に、スリップ転位等の少ない高品質の厚膜ＳＯＩウェーハを生産性良く製造することができる。
従来、基板となるＳＯＩウェーハのＳＯＩ層上に、例えば枚葉式ランプ加熱型のエピタキシャル成長装置を用いて高温でエピタキシャル成長を行うと、ウェーハ上にスリップ転位が発生しやすく品質が悪化してしまう問題点があった。
この問題に対して、エピタキシャル成長前のＳＯＩ層表面の反射率が３０％以上８０％以下となるようにしてエピタキシャル成長を行うこと、及び、その反射率になるようにＢＯＸ層およびＳＯＩ層の厚さをおのおの調整する方法がある（特許文献２）。しかしながら、この範囲の反射率を有するＳＯＩウェーハを用いても、スリップ転位が発生しない（スリップフリー）条件を見出すこと、および、スリップフリーのエピタキシャル成長を行うことは非常に困難となる場合があった。
この理由としては、エピタキシャル成長によってＳＯＩ層が厚くなり、同時に赤外線反射率も変化して、エピタキシャル成長直前には最適であったエピタキシャル成長条件が最適な条件ではなくなってしまい、スリップ転位が発生しやすくなるためであると考えられる。特に、成長するエピタキシャル層が１μｍを超え、数μｍから十数μｍと厚くなると、エピタキシャル成長時の高温で保持される時間が増加し、スリップ転位が一層発生しやすくなる。
これは、エピタキシャル成長時に赤外線反射率が変化すると、ウェーハ表面（あるいはサセプター裏面）を正確に温度測定が出来なくなり、ランプの出力が不安定になる結果、実際の成長温度の均一性が悪化し、スリップ転位が発生すると考えられる。
これに対して、本発明者らは、ＳＯＩウェーハのＢＯＸ層厚およびＳＯＩ層厚に対して赤外線反射率をシミュレーションし、検討した結果、特定の赤外線反射率を有するＳＯＩウェーハは、デバイス作製に用いられる一般的なポリッシュドシリコンウェーハと同程度となり、かつ、その上のＳＯＩ層厚には赤外線反射率が影響されないことを見出した。そしてさらに、特定のＢＯＸ層厚を有するＳＯＩウェーハであれば上記の赤外線反射率を有することを見出し、本発明に至った。
すなわち、この特定のＢＯＸ層厚を有するＳＯＩウェーハを使用することにより、ポリッシュドシリコンウェーハと同じエピタキシャル成長条件（ランプ加熱パワーバランス）を適用することができ、ＳＯＩウェーハに対してエピタキシャル成長を行う際にスリップフリー条件を見出すためのテスト時間の大幅な削減と、スリップフリーのエピタキシャル成長ができ、低コストで良質なＳＯＩウェーハを作製することが可能となる。
また、エピタキシャル成長を行う際、特定波長を透過するフィルターを用いて、ＳＯＩウェーハに照射される赤外線の発光波長を８００ｎｍから１３００ｎｍに限定すれば、シミュレーションでは考慮されていない波長の影響を低減することができるので、シミュレーション結果により近い結果を得ることができる。
以下、本発明者らの検討結果をより詳細に説明する。
まず、図５は、枚葉式ランプ加熱型のエピタキシャル成長装置に使用されるハロゲンランプの分光分布特性を示したものである。発光は赤外線の広い領域に渡って分布しているが、そのピーク波長は１μｍ付近にあることがわかる。
図１は、ポリッシュドシリコンウェーハ、ＳＯＩウェーハＡ（ＳＯＩ層：７０ｎｍ、ＢＯＸ層：１４５ｎｍ）、ＳＯＩウェーハＢ（ＳＯＩ層：５０ｎｍ、ＢＯＸ層：１０ｎｍ）の赤外線反射率をシミュレーションしたものである。この図から、ＳＯＩウェーハの赤外線反射率は、ＳＯＩ層とＢＯＸ層の厚さに依存して大きく変化すること、および、ＳＯＩウェーハＢのようにポリッシュドシリコンウェーハとほぼ同程度の反射率を有するものもあることがわかる。
図６は、ＳＯＩ層厚とＢＯＸ層厚をパラメータとして、ハロゲンランプのピーク波長である１μｍの波長に対するＳＯＩウェーハの反射率をシミュレーションした結果である。
ＳＯＩウェーハの反射率は、ＳＯＩ層およびＢＯＸ層の厚さに応じて周期的に変化すること、及び、ＳＯＩウェーハＡのようにＢＯＸ層厚が１４５ｎｍの場合、そのＳＯＩ層厚が７０ｎｍでは８０％程度の高い反射率を有するが、ＳＯＩ層厚が１４０ｎｍでは１０％以下程度になり、ＳＯＩ層の厚さで反射率が大きく変化することがわかる。また、ＳＯＩウェーハＢのようにＢＯＸ層厚が１０ｎｍのＳＯＩウェーハは、そのＳＯＩ層の厚さが変化しても反射率が３０％から４０％のほぼ一定の値を示し、かつ、ポリッシュドシリコンウェーハの反射率とほぼ同程度であることがわかった。さらに、ＳＯＩウェーハＢのようにＳＯＩ層の厚さが変化してもほぼ一定の反射率となるＢＯＸ層の厚さは周期的に存在しており、次の周期の厚さとしては３４０ｎｍ付近にあることもわかった。
（実験例）
シミュレーションの結果を確認するために、各々直径３００ｍｍのポリッシュドシリコンウェーハ、ＳＯＩウェーハＡ（ＳＯＩ層：７０ｎｍ、ＢＯＸ層：１４５ｎｍ）、ＳＯＩウェーハＢ（ＳＯＩ層：５０ｎｍ、ＢＯＸ層：１０ｎｍ）を用いて、枚葉式ランプ加熱型のエピタキシャル成長装置（Ｃｅｎｔｕｒａ：アプライドマテリアルズ社製）で、１１００℃、９００秒間のＨ２アニール（Ｈ２ガス１００％雰囲気下）を行った。スリップの発生状況は、ウェーハストレス測定装置ＳＩＲＤ（Ｓｃａｎｎｉｎｇ ＩｎｆｒａＲｅｄ Ｄｅｐｏｌａｒｉｚａｔｉｏｎ）のスリップ強調マップ表示によって評価した。
まず、ポリッシュドシリコンウェーハについて、Ｈ２アニール後にスリップフリーとなるランプ加熱パワーバランス（ウェーハ上下、ウェーハ内外）条件を求めた。この条件でＳＯＩウェーハＡ、ＢをＨ２アニールした結果を図７に示す。ポリッシュドシリコンウェーハの反射率とほぼ同程度であるＳＯＩウェーハＢは、ポリッシュドシリコンウェーハとほぼ同様にスリップフリーであったが、ＳＯＩウェーハＡはウェーハ周辺部にスリップがみられた。
一方、ＳＯＩウェーハＡについて、スリップフリーとなる条件を求め、それをＳＯＩウェーハＢに適応した結果も図７に合わせて示しているが、ＳＯＩウェーハＢにはウェーハ周辺、中心付近に著しくスリップが発生していることがわかった。
このように、ＳＯＩウェーハはＳＯＩ層とＢＯＸ層の厚さによって、スリップフリー条件が異なること、およびＳＯＩウェーハＢにはポリッシュドシリコンウェーハのスリップフリー条件を適用できることがわかった。これは、図１に示す赤外線反射率の違いにより説明することができる。すなわち、ポリッシュドシリコンウェーハとＳＯＩウェーハＢはほぼ同じ反射率であり、ＳＯＩウェーハＡはそれらとは著しく異なる反射率であるためスリップフリー条件が異なると考えられる。
従って、ＳＯＩウェーハＢのように、枚葉式ランプ加熱型のエピタキシャル成長装置に使用されるハロゲンランプのピーク波長領域を含む８００ｎｍから１３００ｎｍの波長領域において、ポリッシュドシリコンウェーハとほぼ同じ反射率（２０％以上４０％以下程度）を有するＳＯＩウェーハであれば、エピタキシャル成長時や、エピタキシャル成長直前の自然酸化膜除去のための水素アニール時に、ポリッシュドシリコンウェーハでスリップフリーが得られる熱処理条件と同一の熱処理条件を設定することによって、ＳＯＩウェーハに対してスリップフリーの熱処理を行うことができることを見出して、本発明を完成させた。
以下、図を参照して、本発明の実施の形態について具体的に説明するが、本発明はこれらに限定されるものではない。
図２は、本発明の製造方法の実施態様の一例を示すフロー図である。図３は、本発明のＳＯＩウェーハの一例を示す概略図である。
本発明の製造方法では、シリコンエピタキシャル層を成長させる基板として、まずは８００〜１３００ｎｍの赤外線波長領域における赤外線反射率が２０％以上４０％以下であるＳＯＩウェーハを作製する。
まず、図２の工程（ａ）では、２枚のシリコン鏡面ウェーハを準備するものであり、デバイスの仕様に合った支持基板となるベースウェーハ１０とＳＯＩ層となるボンドウェーハ１１を用意する。
次に、図２の工程（ｂ）では、そのうちの少なくとも一方のウェーハ、ここではボンドウェーハ１１を例えば熱酸化して、その表面に酸化膜１２を形成する。この酸化膜の形成は、ＣＶＤ等の方法を採用することも可能である。
このとき、作製しようとするＳＯＩウェーハのＢＯＸ層の厚さが、３０ｎｍ以下、又は、（（３４０の正の整数倍）±２０）ｎｍとなるように、酸化膜１２の厚さを調整することが好ましい。
このようなＢＯＸ層の厚さを有するＳＯＩウェーハであれば、ＳＯＩ層厚等に関わらず８００〜１３００ｎｍの赤外線波長領域における赤外線反射率が２０％以上４０％以下のＳＯＩウェーハとなるため、本発明の要件を満たすＳＯＩウェーハを容易に作製することができる。
形成される酸化膜が、後に作製しようとするＳＯＩウェーハのＢＯＸ層になるため、一方のウェーハのみに酸化膜を形成する場合には、上記の厚さと同じ厚さになるように形成し、両ウェーハに形成する場合には、両ウェーハの酸化膜の厚さを足した値が上記の厚さとなるように形成する。
次に、図２の工程（ｃ）では、ボンドウェーハ１１の片面に対して水素イオン、希ガス（Ｈｅ、Ｎｅなど）イオンのうち、少なくとも一種類のイオンを注入し、イオンの平均進入深さにおいて表面に平行なイオン注入層１３を形成する。
次に、図２の工程（ｄ）では、イオン注入したボンドウェーハ１１の水素イオン注入面と、ベースウェーハ１０を、酸化膜１２を介して重ね合わせて密着させる。常温の清浄な雰囲気下で２枚のウェーハの表面同士を接触させることにより、接着剤等を用いることなくウェーハ同士が接着する。ただし、より強固に接着させるために、接着剤等を用いてもよい。
次に、図２の工程（ｅ）では、イオン注入層１３を境界としてボンドウェーハ１１を剥離することによってＳＯＩウェーハ１６を作製する。例えば不活性ガス雰囲気下約３００〜６００℃の温度で熱処理を加えれば、結晶の再配列と気泡の凝集とによってイオン注入層１３でボンドウェーハ１１を剥離させて、ＳＯＩウェーハ１６とすることができる。なお、剥離用のイオン注入層１３を形成する際のイオン注入量を高めたり、あるいは重ね合わせる面に対して予めプラズマ処理を行って表面を活性化したりすることにより、剥離熱処理を省略できる場合もある。
このように図２の工程では、エピタキシャル層を成長させる基板となるＳＯＩウェーハを作製する工程はイオン注入剥離法によるものとしたが、ＳＯＩウェーハの作製はイオン注入剥離法に限らず、どんな方法で作製しても良い。例えば、シリコンウェーハに酸素イオンを注入した後に熱処理する方法（ＳＩＭＯＸ法）を用いることもできる。また、貼り合わせ後、研削等により薄膜化してＳＯＩウェーハを製造した場合にも本法は適用できる。
ただし、イオン注入剥離法によれば、ＳＯＩ層の膜厚均一性が非常に高いため、そのＳＯＩ層に後工程でエピタキシャル層を成長させることで、より高品質の厚膜のＳＯＩ層を有するＳＯＩウェーハにすることができる。
次に、図２の工程では剥離工程の後、工程（ｆ）で結合熱処理工程を行うことができる。この工程は前記工程（ｄ）（ｅ）の密着工程および剥離熱処理工程で密着させたウエーハ同士の結合力では、そのままデバイス工程で使用するには弱い場合には、結合熱処理としてＳＯＩウェーハ１６に高温の熱処理を施し結合強度を十分なものとすることもできる。この熱処理は、例えば不活性ガス雰囲気下、１０００〜１２００℃で３０分から２時間の範囲で行われる。
以上のような工程（ａ）〜（ｆ）を経て、８００〜１３００ｎｍの赤外線波長領域における赤外線反射率が２０％以上４０％以下であるＳＯＩウェーハ１６を作製する。
次に、図２の工程（ｇ）では、基板となるＳＯＩウェーハ１６のＳＯＩ層１７上にエピタキシャル層１４を成長させて、ＳＯＩ層１７を所望の厚さまで厚くする。エピタキシャル成長後のエピタキシャル層１４は、エピタキシャル成長前のＳＯＩ層１７と一体となってエピタキシャル成長後のＳＯＩウェーハ１６のＳＯＩ層１７を形成する。また、このエピタキシャル成長させる前に、エピタキシャル成長装置内でＳＯＩウェーハ１６に水素アニールを施して、ＳＯＩ層１７表面の自然酸化膜を除去してからエピタキシャル成長させることもできる。
このようなエピタキシャル層を成長させてＳＯＩ層を厚くするＳＯＩウェーハの製造方法では、エピタキシャル成長が進むにつれて、ＳＯＩ層の層厚が変化するため、赤外線反射率が変化してしまい、本来最適条件でのエピタキシャル成長が困難であるが、本発明の製造方法であれば、８００〜１３００ｎｍの赤外線波長領域における赤外線反射率が２０％以上４０％以下であるＳＯＩウェーハを用いるため、ＳＯＩ層の層厚が変化しても赤外線反射率が変化せず、さらに、正確に温度測定できる。これにより、最初にスリップフリー条件に設定したエピタキシャル成長条件が、成長開始から終了まで最適なままで、温度調整も精度良くエピタキシャル成長を行うことができる。
また、上記のような赤外線反射率であれば、ポリッシュドシリコンウェーハと同程度の反射率であるため、ポリッシュドシリコンウェーハのスリップフリー条件のエピタキシャル成長条件をそのまま適用でき、ＳＯＩ層やＢＯＸ層等の違いごとにスリップフリー条件を調べる必要が無いため、そのテスト時間の大幅な削減となる。さらに、ポリッシュドシリコンウェーハのスリップフリー条件は、エピタキシャル成長前の水素アニールの条件についても適用することができる。
以上より、本発明の製造方法であれば、スリップフリーで高品質の厚いＳＯＩ層を有するＳＯＩウェーハを生産性良く低コストで製造することができる。
このエピタキシャル成長は、例えば図４に示すような枚葉式ランプ加熱型のエピタキシャル成長装置を用いて行われる。
図４のエピタキシャル成長装置は、サセプター上にエピタキシャル成長させるＳＯＩウェーハを載置し、石英チャンバー内にプロセスガスを導入し、エピタキシャル成長温度にまでハロゲンランプ（赤外線ランプ）によりウェーハが加熱され、その加熱されるウェーハ（あるいはサセプター裏面）の温度をパイロメーターにより測定して設定温度に維持しながらエピタキシャル成長させる。
このとき、エピタキシャル層１４を、ＳＯＩウェーハ１６に照射する赤外線ランプの発光波長を８００〜１３００ｎｍに限定した枚葉式ランプ加熱装置を用いて成長させることが好ましい。
赤外線ランプの発光波長を上記範囲に限定することで、波長の反射率に対する影響を低減することができるため、設定したエピタキシャル成長条件により近いエピタキシャル成長を行うことができる。
また、エピタキシャル層１４の膜厚としては、ガスの流量、反応温度、反応時間によって調節できるが、厚さ１μｍより厚く、例えば２μｍから５μｍ、あるいはそれ以上成長させることが好ましい。
このような比較的厚膜のエピタキシャル層を形成して高温で保持される時間が増加しても、本発明の製造方法であれば、成長開始から終了まで最適な条件でエピタキシャル成長させることができるので、スリップのない良好なエピタキシャル成長を行うことができる。
以上のような製造方法により、例えば図３に示すような、シリコン単結晶からなるベースウェーハ１０と、ベースウェーハ１０上のＢＯＸ層１５と、ＢＯＸ層１５上のＳＯＩ層１７とからなるＳＯＩウェーハ１６であって、ＢＯＸ層１５の厚さが３０ｎｍ以下、又は、（（３４０の正の整数倍）±２０）ｎｍであり、ＳＯＩ層１７がＢＯＸ層１５上のシリコン単結晶層１８と、シリコン単結晶層１８上に成長されたエピタキシャル層１４とからなるものであることを特徴とするＳＯＩウェーハ１６が製造される。
このような厚さのＢＯＸ層のＳＯＩウェーハであれば、８００〜１３００ｎｍの赤外線波長領域における赤外線反射率が２０％以上４０％以下となるため、シリコン単結晶層上にエピタキシャル層を形成する際に、赤外線反射率がほとんど変化せず、かつポリッシュドシリコンウェーハと同程度の反射率を示すため、ポリッシュドシリコンウェーハのスリップフリー条件をそのまま適用してスリップフリーのエピタキシャル層を確実に生産性良く成長させることができるため、高品質で低コストのＳＯＩウェーハとなる。
以下、本発明の実施例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例）
まず、８００〜１３００ｎｍの赤外線波長領域における赤外線反射率が２０％以上４０％以下であるＳＯＩウェーハＣ（ＳＯＩ層：７０ｎｍ、ＢＯＸ層：３４０ｎｍ）、ＳＯＩウェーハＤ（ＳＯＩ層：５０ｎｍ、ＢＯＸ層：３０ｎｍ）、ＳＯＩウェーハＥ（ＳＯＩ層：７０ｎｍ、ＢＯＸ層：３６０ｎｍ）、ＳＯＩウェーハＦ（ＳＯＩ層：７０ｎｍ、ＢＯＸ層：３２０ｎｍ）の４枚を、エピタキシャル成長用ＳＯＩウェーハとしてイオン注入剥離法により用意した。
次に、枚葉式ランプ加熱型のエピタキシャル成長装置（Ｃｅｎｔｕｒａ）で、ＳＯＩ層の上に５μｍのシリコンエピタキシャル成長を行った。シリコンエピタキシャル成長は、１１００℃、減圧１０６．６ｈＰａ、Ｈ２：４０ｓｌｍ、ＳｉＨ２Ｃｌ２：４５０ｓｃｃｍで行い、ボロン、リン等の不純物は導入しないノンドープエピとした。
尚、加熱ランプのパワーバランスは、通常のポリッシュドシリコンウェーハについて最適な条件（Ｈ２アニール後にスリップフリーである条件）を決定し、エピタキシャル成長はそのバランスを維持したまま行った。また、エピタキシャル成長後のスリップの発生状況は、ウェーハストレス測定装置ＳＩＲＤ（Ｓｃａｎｎｉｎｇ ＩｎｆｒａＲｅｄ Ｄｅｐｏｌａｒｉｚａｔｉｏｎ）のスリップ強調マップ表示によって評価した。
（比較例）
シミュレーションで赤外線反射率がＳＯＩ厚さで大きく変化すると認められるＳＯＩウェーハＡ（ＳＯＩ層：７０ｎｍ、ＢＯＸ層：１４５ｎｍ）を、エピタキシャル成長用ＳＯＩウェーハとして用意し、枚葉式ランプ加熱型のエピタキシャル成長装置（Ｃｅｎｔｕｒａ）で、ＳＯＩ層の上に５μｍのシリコンエピタキシャル成長を行った。
シリコンエピタキシャル成長条件は、実施例と同一条件としたが、ただし、加熱ランプのパワーバランスは、ＳＯＩウェーハＡに対して最適な条件（Ｈ２アニール後にスリップフリーである条件）を決定し、エピタキシャル成長はそのバランスを維持したまま行った。また、エピタキシャル成長後のスリップの発生状況は、ウェーハストレス測定装置ＳＩＲＤ（Ｓｃａｎｎｉｎｇ ＩｎｆｒａＲｅｄ Ｄｅｐｏｌａｒｉｚａｔｉｏｎ）のスリップ強調マップ表示によって評価した。
図８は、ＳＯＩウェーハＡとＳＯＩウェーハＣのＨ２アニール後のスリップ発生状況と、ＳＯＩ層の上に５μｍのエピタキシャル成長後のスリップ発生状況を示している。ＳＯＩウェーハＡ（比較例）は、エピタキシャル成長直前のＨ２アニール時にはスリップが発生しない条件であっても、図６に示したようにＳＯＩ層厚が変化すると反射率も周期的に変動するために温度制御がうまくいかず、５μｍのエピタキシャル成長後にスリップが発生した。一方、ＳＯＩウェーハＣ（実施例）は、エピタキシャル層厚が変化しても反射率はあまり変動しないために、温度制御が適正に行われスリップフリーの良好なエピタキシャル成長が行われた。
また、ＳＯＩウェーハＤ，Ｅ，Ｆ（実施例）についてもＳＯＩウェーハＣと同様に、スリップフリーの良好なエピタキシャル成長が行われていた。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は単なる例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
ポリッシュドシリコンウェーハとＳＯＩウェーハの反射率を示すグラフである。 本発明の製造方法の実施態様の一例としてのフロー図である。 本発明のＳＯＩウェーハの一例を示す概略図である。 枚葉式ランプ加熱エピタキシャル成長装置の概略図である。 ハロゲンランプの分光特性を示すグラフである。 ＳＯＩ層及びＢＯＸ層の厚さと、反射率の関係を示す図である。 ハロゲンランプのパワーバランスによるスリップ発生状況を示す図である。 アニール後と５μｍエピタキシャル成長後のスリップ発生状況を示す図である。
符号の説明
１０…ベースウェーハ、 １１…ボンドウエーハ、 １２…酸化膜、
１３…イオン注入層、 １４…エピタキシャル層、 １５…ＢＯＸ層、
１６…ＳＯＩウェーハ、 １７…ＳＯＩ層、 １８…シリコン単結晶層。

Claims (6)

  1. ＢＯＸ層上にＳＯＩ層を有するＳＯＩウェーハのＳＯＩ層上にエピタキシャル層を成長させてＳＯＩ層を厚くするＳＯＩウェーハの製造方法において、前記エピタキシャル層を成長させるＳＯＩウェーハの８００〜１３００ｎｍの赤外線波長領域における赤外線反射率が２０％以上４０％以下のものを用いてエピタキシャル成長させることを特徴とするＳＯＩウェーハの製造方法。
  2. 前記エピタキシャル層を成長させるＳＯＩウェーハのＢＯＸ層の厚さを、３０ｎｍ以下、又は、（（３４０の正の整数倍）±２０）ｎｍとすることを特徴とする請求項１に記載のＳＯＩウェーハの製造方法。
  3. 前記エピタキシャル層を成長させるＳＯＩウェーハを、ボンドウェーハの表面から水素イオン、希ガスイオンの少なくとも一種類をイオン注入してウェーハ内部にイオン注入層を形成し、前記ボンドウェーハのイオン注入された側の表面とベースウェーハの表面とを、酸化膜を介して密着させ、次いで前記イオン注入層においてボンドウェーハを薄膜状に分離して作製することを特徴とする請求項１又は請求項２に記載のＳＯＩウエーハの製造方法。
  4. 前記エピタキシャル層を、前記ＳＯＩウェーハに照射する赤外線ランプの発光波長を８００〜１３００ｎｍに限定した枚葉式ランプ加熱装置を用いて成長させることを特徴とする請求項１乃至請求項３のいずれか一項に記載のＳＯＩウェーハの製造方法。
  5. 前記エピタキシャル層を、厚さ１μｍより厚く成長させることを特徴とする請求項１乃至請求項４のいずれか一項に記載のＳＯＩウェーハの製造方法。
  6. シリコン単結晶からなるベースウェーハと、該ベースウェーハ上のＢＯＸ層と、該ＢＯＸ層上のＳＯＩ層とからなるＳＯＩウェーハであって、前記ＢＯＸ層の厚さが３０ｎｍ以下、又は、（（３４０の正の整数倍）±２０）ｎｍであり、前記ＳＯＩ層が前記ＢＯＸ層上のシリコン単結晶層と、該シリコン単結晶層上に成長されたエピタキシャル層とからなるものであることを特徴とするＳＯＩウェーハ。
JP2008219981A 2008-08-28 2008-08-28 Ｓｏｉウェーハの製造方法 Active JP4666189B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2008219981A JP4666189B2 (ja) 2008-08-28 2008-08-28 Ｓｏｉウェーハの製造方法
PCT/JP2009/003573 WO2010023816A1 (ja) 2008-08-28 2009-07-29 Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ
EP09809473.3A EP2320450B1 (en) 2008-08-28 2009-07-29 Method for manufacturing soi wafer
KR1020117004285A KR101573812B1 (ko) 2008-08-28 2009-07-29 Ｓｏｉ 웨이퍼의 제조방법 및 ｓｏｉ 웨이퍼
CN200980131333.5A CN102119435B (zh) 2008-08-28 2009-07-29 Soi芯片的制造方法
US13/055,829 US8497187B2 (en) 2008-08-28 2009-07-29 Method for manufacturing SOI wafer and SOI wafer
TW098126227A TWI453819B (zh) 2008-08-28 2009-08-04 SOI wafer manufacturing method and SOI wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008219981A JP4666189B2 (ja) 2008-08-28 2008-08-28 Ｓｏｉウェーハの製造方法

Publications (3)

Publication Number Publication Date
JP2010056311A true JP2010056311A (ja) 2010-03-11
JP2010056311A5 JP2010056311A5 (ja) 2010-10-14
JP4666189B2 JP4666189B2 (ja) 2011-04-06

Family

ID=41721000

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008219981A Active JP4666189B2 (ja) 2008-08-28 2008-08-28 Ｓｏｉウェーハの製造方法

Country Status (7)

Country Link
US (1) US8497187B2 (ja)
EP (1) EP2320450B1 (ja)
JP (1) JP4666189B2 (ja)
KR (1) KR101573812B1 (ja)
CN (1) CN102119435B (ja)
TW (1) TWI453819B (ja)
WO (1) WO2010023816A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011125305A1 (ja) * 2010-04-08 2011-10-13 信越半導体株式会社 シリコンエピタキシャルウエーハ、シリコンエピタキシャルウエーハの製造方法、及び半導体素子又は集積回路の製造方法
JP2011222648A (ja) * 2010-04-07 2011-11-04 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの熱処理温度を求める方法及びランプ加熱型の気相成長装置における反応炉の温度管理方法
US11145744B2 (en) 2017-06-19 2021-10-12 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6086031B2 (ja) * 2013-05-29 2017-03-01 信越半導体株式会社 貼り合わせウェーハの製造方法
CN107265399A (zh) * 2017-07-03 2017-10-20 上海先进半导体制造股份有限公司 硅片密封腔体的制作方法
CN113764433A (zh) * 2020-06-02 2021-12-07 合晶科技股份有限公司 半导体基板及其形成方法
TWI751570B (zh) * 2020-06-02 2022-01-01 合晶科技股份有限公司 半導體基板及其形成方法
FR3119849B1 (fr) * 2021-02-12 2024-01-12 Soitec Silicon On Insulator Méthode de configuration pour ajuster les conditions de température d’un procédé d’épitaxie

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006261346A (ja) * 2005-03-16 2006-09-28 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの設計方法及びｓｏｉウェーハ
WO2007083587A1 (ja) * 2006-01-23 2007-07-26 Shin-Etsu Handotai Co., Ltd. Ｓｏｉウエーハの製造方法およびｓｏｉウエーハ

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JP2000349266A (ja) * 1999-03-26 2000-12-15 Canon Inc 半導体部材の製造方法、半導体基体の利用方法、半導体部材の製造システム、半導体部材の生産管理方法及び堆積膜形成装置の利用方法
JP2004247610A (ja) 2003-02-14 2004-09-02 Canon Inc 基板の製造方法
JP4251054B2 (ja) * 2003-10-01 2009-04-08 株式会社デンソー 半導体装置の製造方法
US7902042B2 (en) 2004-09-13 2011-03-08 Shin-Etsu Handotai Co., Ltd. Method of manufacturing SOI wafer and thus-manufactured SOI wafer
JP5082299B2 (ja) * 2006-05-25 2012-11-28 株式会社Ｓｕｍｃｏ 半導体基板の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006261346A (ja) * 2005-03-16 2006-09-28 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの設計方法及びｓｏｉウェーハ
WO2007083587A1 (ja) * 2006-01-23 2007-07-26 Shin-Etsu Handotai Co., Ltd. Ｓｏｉウエーハの製造方法およびｓｏｉウエーハ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011222648A (ja) * 2010-04-07 2011-11-04 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの熱処理温度を求める方法及びランプ加熱型の気相成長装置における反応炉の温度管理方法
WO2011125305A1 (ja) * 2010-04-08 2011-10-13 信越半導体株式会社 シリコンエピタキシャルウエーハ、シリコンエピタキシャルウエーハの製造方法、及び半導体素子又は集積回路の製造方法
JP5440693B2 (ja) * 2010-04-08 2014-03-12 信越半導体株式会社 シリコンエピタキシャルウエーハ、シリコンエピタキシャルウエーハの製造方法、及び半導体素子又は集積回路の製造方法
US11145744B2 (en) 2017-06-19 2021-10-12 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same

Also Published As

Publication number Publication date
JP4666189B2 (ja) 2011-04-06
US8497187B2 (en) 2013-07-30
KR20110047201A (ko) 2011-05-06
EP2320450B1 (en) 2013-08-28
EP2320450A1 (en) 2011-05-11
WO2010023816A1 (ja) 2010-03-04
TWI453819B (zh) 2014-09-21
CN102119435A (zh) 2011-07-06
CN102119435B (zh) 2014-06-18
KR101573812B1 (ko) 2015-12-02
US20110117727A1 (en) 2011-05-19
EP2320450A4 (en) 2011-09-28
TW201025444A (en) 2010-07-01

Similar Documents

Publication Publication Date Title
JP4666189B2 (ja) Ｓｏｉウェーハの製造方法
JP5168788B2 (ja) Ｓｏｉウエーハの製造方法
US7279700B2 (en) Semiconductor substrate and process for producing it
EP2128891B1 (en) Process for producing laminated substrate
JPH10275905A (ja) シリコンウェーハの製造方法およびシリコンウェーハ
JP2004247610A (ja) 基板の製造方法
US20110003460A1 (en) Method for treating surface of soi substrate
US20170025306A1 (en) Methods for preparing layered semiconductor structures and related bonded structures
US20060030087A1 (en) Compliant substrate for a heteroepitaxial structure and method for making same
US9646873B2 (en) Method for producing SOS substrates, and SOS substrate
KR20070084075A (ko) 반도체 웨이퍼의 제조방법
JP5493345B2 (ja) Ｓｏｉウェーハの製造方法
JP5310004B2 (ja) 貼り合わせウェーハの製造方法
JP2016082093A (ja) 貼り合わせウェーハの製造方法
CN114420833A (zh) 一种基于分阶段热处理的薄膜制备方法及其复合薄膜
US10796946B2 (en) Method of manufacture of a semiconductor on insulator structure
JP5031190B2 (ja) 歪みＳｉ層を有する半導体ウェーハの製造方法
JP2007250676A (ja) 異種材料の積層基板の製造方法
JP2001085649A (ja) Ｓｏｉウェーハおよびその製造方法
WO2016109502A1 (en) Preparation of silicon-germanium-on-insulator structures
JP2004343046A (ja) ヘテロエピタキシのためのコンプライアント基板、ヘテロエピタキシャル構造、及びコンプライアント基板を製造する方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100831

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20100831

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20100915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100928

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101215

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101228

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140121

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4666189

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250