CN113764433A - 半导体基板及其形成方法 - Google Patents

半导体基板及其形成方法 Download PDF

Info

Publication number
CN113764433A
CN113764433A CN202010488714.7A CN202010488714A CN113764433A CN 113764433 A CN113764433 A CN 113764433A CN 202010488714 A CN202010488714 A CN 202010488714A CN 113764433 A CN113764433 A CN 113764433A
Authority
CN
China
Prior art keywords
silicon substrate
substrate
oxide layer
resistance value
epitaxial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010488714.7A
Other languages
English (en)
Inventor
李文中
廖翠芸
焦平海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
WAFER WORKS CORP
Original Assignee
WAFER WORKS CORP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by WAFER WORKS CORP filed Critical WAFER WORKS CORP
Priority to CN202010488714.7A priority Critical patent/CN113764433A/zh
Publication of CN113764433A publication Critical patent/CN113764433A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

一种半导体基板及其形成方法，该半导体基板包括第一硅基板、氧化层、第二硅基板及外延层。氧化层设置于第一硅基板上。第二硅基板设置于氧化层上。第二硅基板具有介于10nm～10μm的厚度。外延层设置于第二硅基板上。由于第二硅基板的厚度较薄，因此外延层对第二硅基板所造成的应力也会较小，从而使外延层的品质较佳，因此，半导体基板具有不易翘曲的特性。

Description

半导体基板及其形成方法
技术领域
本公开涉及一种半导体基板及一种形成半导体基板的方法。
背景技术
随着半导体集成电路(Integrated Circuit,IC)产业的进步，制造者需要在制程上进行优化与改良，以生产尺寸更小且性能更好的产品。在半导体制程中，基板性能的优劣会影响后续的制造流程及IC产品的品质。举例来说，绝缘层上覆硅(Silicon onInsulator,SOI)基板具有减少漏电流、提高饱和电流及消耗功率低等优点，而被广泛研究与应用。
在使用硅基板生长外延层来形成半导体基板的制程技术中，可能会因为外延层的晶格缺陷，从而使应力集中于硅基板上，当应力释放时会使外延层产生差排，从而使硅基板变形或扭曲，甚至是断裂。另外，外延层与硅基板的晶格常数差异大，且外延层与硅基板的热膨胀系数亦差异大，因此容易造成半导体基板翘曲，且使外延层品质不佳。
鉴于上述，目前亟需一种可以解决上述问题的半导体基板及形成此半导体基板的方法。
发明内容
本公开提供了一种半导体基板，包括第一硅基板、氧化层、第二硅基板及外延层。氧化层设置于第一硅基板上。第二硅基板设置于氧化层上。第二硅基板具有介于10nm～10μm的厚度。外延层设置于第二硅基板上。
在一些实施方式中，第一硅基板具有第一阻值，第二硅基板具有第二阻值，第一阻值小于第二阻值。
在一些实施方式中，第一硅基板具有介于0.0001～1Ohm-cm的第一阻值。
在一些实施方式中，第二硅基板具有介于1～10000 Ohm-cm的第二阻值。
在一些实施方式中，第一硅基板具有介于0.0001～1Ohm-cm的第一阻值，且第二硅基板具有介于1～10000 Ohm-cm的第二阻值。
在一些实施方式中，第一硅基板为超重掺芯片。
在一些实施方式中，外延层包括氮化镓、磷化镓、砷化镓、磷化铟、磷化铟镓、锑化铟镓或其组合。
本公开提供了一种形成半导体基板的方法，其包含以下步骤。接收复合基板。复合基板包括第一硅基板、氧化层及第二硅基板。氧化层设置于第一硅基板上。第二硅基板设置于氧化层上，其中第二硅基板具有介于10nm～10μm的厚度。形成外延层于第二硅基板上。
在一些实施方式中，接收复合基板包括以下步骤。形成氧化层于第一硅基板上或第二硅基板上。当氧化层形成于第一硅基板上，将第二硅基板与氧化层接合，或当氧化层形成于第二硅基板上，将第一硅基板与氧化层接合。薄化第二硅基板。
在一些实施方式中，接收复合基板包括以下步骤。形成第一氧化层于第一硅基板上。形成第二氧化层于第二硅基板上。将第一氧化层与第二氧化层接合。薄化第二硅基板。
应该理解的是，前述的一般性描述和下列具体说明仅仅是示例性和解释性的，并旨在提供所要求的本发明的进一步说明。
附图说明
当结合附图进行阅读时，本公开的详细描述将能被充分地理解。应注意，根据业界标准实务，各特征并非按比例绘制且仅用于图示目的。事实上，出于论述清晰的目的，可任意增加或减小各特征的尺寸。
图1是根据本公开一些实施方式所示出的一种形成半导体基板的方法。
图2至图4是根据本公开一些实施方式所示出的半导体基板在不同形成阶段中的剖面示意图。
其中，附图标记说明如下：
100：方法
110：操作
120：操作
210：第一硅基板
220：氧化层
230：第二硅基板
230a：第二硅基板
240：复合基板
340：复合基板
400：半导体基板
410：外延层
具体实施方式
为了使本公开的叙述更加详尽与完备，可参照附图及以下所述各种实施例，附图中相同的号码代表相同或相似的元件。
以下将以附图说明本发明的多个实施方式，为明确说明起见，许多实务上的细节将在以下叙述中一并说明。然而，应了解到，这些实务上的细节不应用以限制本发明。也就是说，在本发明部分实施方式中，这些实务上的细节是非必要的。此外，为简化附图起见，一些现有惯用的结构与元件在附图中将以简单示意的方式示出。
虽然下文中利用一系列的操作或步骤来说明在此公开的方法，但是这些操作或步骤所示的顺序不应被解释为本发明的限制。例如，某些操作或步骤可以按不同顺序进行及/或与其它步骤同时进行。此外，并非必须执行所有示出的操作、步骤及/或特征才能实现本发明的实施方式。此外，在此所述的每一个操作或步骤可以包含数个子步骤或动作。
在半导体制程中，半导体基板的形成可由操作晶圆(handle wafer)与元件晶圆(device wafer)直接接合而得，再对元件晶圆进行加工，形成元件层(device layer)，再于元件层上形成外延层。
本公开提供了一种形成半导体基板的方法，请参照图1至图4。图1是根据本公开一些实施方式所示出的一种形成半导体基板的方法100。方法100包含操作110和操作120。图2至图4是根据本公开一些实施方式所示出的半导体基板在不同形成阶段中的剖面示意图。
请参照图1至图3。在一些实施方式中，在操作110中，如图2所示，接收复合基板240，复合基板240包括第一硅基板210、氧化层220及第二硅基板230。氧化层220设置于第一硅基板上210。第二硅基板230设置于氧化层上220。薄化第二硅基板230，从而形成如图3所示的复合基板340。图2所示的第二硅基板230经薄化后，会形成如图3所示的第二硅基板230a。在一些实施方式中，接收复合基板240包括以下步骤：形成氧化层220于第一硅基板210上，将第二硅基板230与氧化层220接合。在另一些实施方式中，接收复合基板240包括以下步骤：形成氧化层220于第二硅基板230上，将第一硅基板210与氧化层220接合。在另一些实施方式中，接收复合基板240包括以下步骤：形成第一氧化层(未示出)于第一硅基板210上。形成第二氧化层(未示出)于第二硅基板230上。将第一氧化层与第二氧化层接合。第一氧化层与第二氧化层共同形成氧化层220。
在一些实施方式中，如图3所示的第二硅基板230a具有介于10nm～10μm的厚度。厚度例如是0.5μm、0.8μm、1μm、1.2μm、1.5μm、1.8μm、2μm、2.5μm或3μm。
在一些实施方式中，第一硅基板210具有第一阻值，第二硅基板230具有第二阻值，第一阻值小于第二阻值。类似地，在一些实施方式中，第一硅基板210具有第一阻值，第二硅基板230a具有第二阻值，第一阻值小于该第二阻值。
在一些实施方式中，第一硅基板210具有介于0.0001～1 Ohm-cm的第一阻值。第一阻值例如是0.0001、0.0002、0.0003、0.0004、0.0005、0.0006、0.0007、0.0008、0.0009、0.001、0.01、0.02、0.03、0.04、或0.05 Ohm-cm。在一些实施方式中，第二硅基板230及第二硅基板230a具有介于1～10000Ohm-cm的第二阻值。第二阻值例如是1000、3000、5000、7000、8000、9000或10000 Ohm-cm。在一些实施方式中，第一硅基板210具有介于0.0001～1Ohm-cm的第一阻值，且第二硅基板230具有介于1～10000 Ohm-cm的第二阻值。类似地，在一些实施方式中，第一硅基板210具有介于0.0001～1Ohm-cm的第一阻值，且第二硅基板230a具有介于1～10000 Ohm-cm的第二阻值。
请参照图1及图3。在另一些实施方式中，在操作110中，如图3所示，接收复合基板340，复合基板340包括第一硅基板210、氧化层220及第二硅基板230a。氧化层220设置于第一硅基板210上。第二硅基板230a设置于氧化层220上。
请参照图1及图4。在操作120中，形成外延层410于第二硅基板230a上。换句话说，形成外延层410于复合基板340上。在一些实施方式中，形成外延层410的方法包括但不限于化学气相沉积(chemical vapor deposition,CVD)外延制程或分子束外延制程(molecularbeam epitaxy,MBE)。在一些实施方式中，外延层410包括但不限于氮化镓、磷化镓、砷化镓、磷化铟、磷化铟镓、锑化铟镓或其组合。
请继续参照图4。本公开提供一种半导体基板400，其包含复合基板340以及外延层410。复合基板340包含第一硅基板210、氧化层220以及第二硅基板230a。氧化层220设置于第一硅基板210上。第二硅基板230a设置于氧化层220上。在一些实施方式中，第二硅基板230a具有介于10nm～10μm的厚度。厚度例如是0.5μm、0.8μm、1μm、1.2μm、1.5μm、1.8μm、2μm、2.5μm或3μm。外延层410设置于第二硅基板230a上。
值得注意的是，当第二硅基板230a的厚度越薄，复合基板340也越薄，因此外延层410对复合基板340造成的应力也会越小。换句话说，外延层410对第二硅基板230a造成的应力也会越小。
请继续参照图4。在一些实施方式中，第一硅基板210具有第一阻值，第二硅基板230a具有第二阻值，第一阻值小于第二阻值。在一些实施方式中，第一硅基板210具有介于0.0001～0.05 Ohm-cm的第一阻值。第一阻值例如是0.0001、0.0002、0.0003、0.0004、0.0005、0.0006、0.0007、0.0008、0.0009、0.001、0.01、0.02、0.03、0.04、或0.05 Ohm-cm。在一些实施方式中，第二硅基板230a具有介于1000～10000 Ohm-cm的第二阻值。第二阻值例如是1000、3000、5000、7000、8000、9000或10000 Ohm-cm。在第一硅基板210具有低阻值的情况下，复合基板340的机械强度较高，能够抵抗外延层410造成的应力，进而提升外延层410的品质，以及减少外延层差排所造成的缺陷，进一步避免半导体基板400翘曲或断裂。
在一些实施方式中，第一硅基板210为超重掺芯片。在一些实施方式中，第一硅基板210的材料包括硼、磷、砷、锑或其组合。当第一硅基板210内的掺杂物浓度越高，第一硅基板210的电阻值就越低。
在一些实施方式中，外延层410包括氮化镓、磷化镓、砷化镓、磷化铟、磷化铟镓、锑化铟镓或其组合。在一些实施方式中，外延层410为氮化镓外延层。
在一些实施方式中，可依设计需求，选择具有不同晶向的硅基板作为第一硅基板210。举例来说，第一硅基板210的晶向为(100)，但不限于此。在一些实施方式中，可依设计需求，选择具有不同晶向的硅基板作为第二硅基板230a。举例来说，第二硅基板230a的晶向为(111)，但不限于此。
本公开的半导体基板包括复合基板及外延层。复合基板包括第一硅基板、氧化层及第二硅基板。第二硅基板具有介于10nm～10μm的厚度。由于第二硅基板的厚度较薄，因此外延层对复合基板造成的应力也会较小，从而使外延层的品质较佳，因此，本公开的半导体基板具有不易翘曲的特性。
尽管已经参考某些实施方式相当详细地描述了本发明，但是亦可能有其他实施方式。因此，所附权利要求的精神和范围不应限于此处包含的实施方式的描述。
对于所属技术领域人员来说，显而易见的是，在不脱离本发明的范围或精神的情况下，可以对本发明的结构进行各种修改和变化。鉴于前述内容，本发明意图涵盖落入所附权利要求范围内的本发明的修改和变化。

Claims (10)

1.一种半导体基板，其特征在于，包括：
一第一硅基板；
一氧化层，设置于该第一硅基板上；
一第二硅基板，设置于该氧化层上，其中该第二硅基板具有介于10nm～10μm的厚度；以及
一外延层，设置于该第二硅基板上。
2.如权利要求1所述的半导体基板，其特征在于，该第一硅基板具有一第一阻值，该第二硅基板具有一第二阻值，该第一阻值小于该第二阻值。
3.如权利要求1所述的半导体基板，其特征在于，该第一硅基板具有介于0.0001～1Ohm-cm的一第一阻值。
4.如权利要求1所述的半导体基板，其特征在于，该第二硅基板具有介于1～10000Ohm-cm的一第二阻值。
5.如权利要求4所述的半导体基板，其特征在于，该第一硅基板具有介于0.0001～1Ohm-cm的一第一阻值。
6.如权利要求1所述的半导体基板，其特征在于，该第一硅基板为超重掺芯片。
7.如权利要求1所述的半导体基板，其特征在于，该外延层包括氮化镓、磷化镓、砷化镓、磷化铟、磷化铟镓、锑化铟镓或其组合。
8.一种形成半导体基板的方法，其特征在于，包括：
接收一复合基板，该复合基板包括一第一硅基板、一氧化层及一第二硅基板，该氧化层设置于该第一硅基板上，该第二硅基板设置于该氧化层上，其中该第二硅基板具有介于10nm～10μm的厚度；以及
形成一外延层于该第二硅基板上。
9.如权利要求8所述的方法，其特征在于，接收该复合基板包括以下步骤：
形成该氧化层于该第一硅基板上或该第二硅基板上；
当该氧化层形成于该第一硅基板上，将该第二硅基板与该氧化层接合，或当该氧化层形成于该第二硅基板上，将该第一硅基板与该氧化层接合；以及
薄化该第二硅基板。
10.如权利要求8所述的方法，其特征在于，接收该复合基板包括以下步骤：
形成一第一氧化层于该第一硅基板上；
形成一第二氧化层于该第二硅基板上；
将该第一氧化层与该第二氧化层接合；以及
薄化该第二硅基板。
CN202010488714.7A 2020-06-02 2020-06-02 半导体基板及其形成方法 Pending CN113764433A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010488714.7A CN113764433A (zh) 2020-06-02 2020-06-02 半导体基板及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010488714.7A CN113764433A (zh) 2020-06-02 2020-06-02 半导体基板及其形成方法

Publications (1)

Publication Number Publication Date
CN113764433A true CN113764433A (zh) 2021-12-07

Family

ID=78782334

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010488714.7A Pending CN113764433A (zh) 2020-06-02 2020-06-02 半导体基板及其形成方法

Country Status (1)

Country Link
CN (1) CN113764433A (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030075260A1 (en) * 2000-12-18 2003-04-24 Kiyoshi Mitani Production method for soi wafer and soi wafer
US20110117727A1 (en) * 2008-08-28 2011-05-19 Shin-Etsu Handotai Co., Ltd. Method for manufacturing soi wafer and soi wafer
CN102629623A (zh) * 2011-02-01 2012-08-08 英属维京群岛商节能元件股份有限公司 用于半导体元件的宽沟渠终端结构
CN103151261A (zh) * 2011-12-06 2013-06-12 陈自雄 沟槽式萧基二极管及其制作方法
CN103891068A (zh) * 2011-10-20 2014-06-25 阿尔卡特朗讯 包括光隔离器的集成式光结构
US20180286664A1 (en) * 2017-03-31 2018-10-04 Globalwafers Co., Ltd. Epitaxial substrate and method of manufacturing the same
CN110289206A (zh) * 2019-05-21 2019-09-27 财团法人交大思源基金会 氮化镓异质整合在硅基板的半导体结构及其制造方法
CN111029400A (zh) * 2019-11-26 2020-04-17 财团法人交大思源基金会 具有宽能隙三五族汲极的金属氧化物硅半导体场效晶体管及其制造方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030075260A1 (en) * 2000-12-18 2003-04-24 Kiyoshi Mitani Production method for soi wafer and soi wafer
US20040259327A1 (en) * 2000-12-18 2004-12-23 Shin-Etsu Handotai Co., Ltd. Method for manufacturing SOI wafer and thus-manufactured SOI wafer
US20110117727A1 (en) * 2008-08-28 2011-05-19 Shin-Etsu Handotai Co., Ltd. Method for manufacturing soi wafer and soi wafer
CN102119435A (zh) * 2008-08-28 2011-07-06 信越半导体股份有限公司 Soi芯片的制造方法及soi芯片
CN102629623A (zh) * 2011-02-01 2012-08-08 英属维京群岛商节能元件股份有限公司 用于半导体元件的宽沟渠终端结构
CN103891068A (zh) * 2011-10-20 2014-06-25 阿尔卡特朗讯 包括光隔离器的集成式光结构
US20140247477A1 (en) * 2011-10-20 2014-09-04 Alcatel-Lucent Integrated optical structure comprising an optical isolator
CN103151261A (zh) * 2011-12-06 2013-06-12 陈自雄 沟槽式萧基二极管及其制作方法
US20180286664A1 (en) * 2017-03-31 2018-10-04 Globalwafers Co., Ltd. Epitaxial substrate and method of manufacturing the same
CN108695341A (zh) * 2017-03-31 2018-10-23 环球晶圆股份有限公司 外延基板及其制造方法
CN110289206A (zh) * 2019-05-21 2019-09-27 财团法人交大思源基金会 氮化镓异质整合在硅基板的半导体结构及其制造方法
CN111029400A (zh) * 2019-11-26 2020-04-17 财团法人交大思源基金会 具有宽能隙三五族汲极的金属氧化物硅半导体场效晶体管及其制造方法

Similar Documents

Publication Publication Date Title
JP5117588B2 (ja) 窒化物半導体結晶層の製造方法
JP5627649B2 (ja) 窒化物半導体結晶層の製造方法
CN101197260B (zh) 半导体衬底制备方法和外延方法
US9153435B2 (en) Reducing wafer distortion through a high CTE layer
EP4012750A1 (en) Substrate for electronic device and production method therefor
CN114447105A (zh) 半导体器件的制备方法和半导体器件
JP3113156B2 (ja) 半導体基板の製造方法
CN113764433A (zh) 半导体基板及其形成方法
CN109346433B (zh) 半导体衬底的键合方法以及键合后的半导体衬底
US20210375638A1 (en) Semiconductor substrate and method of forming the same
CN113764434A (zh) 半导体基板及其形成方法
TWI755746B (zh) 半導體基板及其形成方法
KR100638617B1 (ko) 질화갈륨계 반도체 소자용 버퍼층 및 그 제조방법
EP4050132A1 (en) Semiconductor substrate manufacturing method and semiconductor substrate
KR20190122872A (ko) 특히 전면 타입 이미저를 위한 절연체 상 반도체 타입 구조, 및 그러한 구조를 제조하는 방법
US9608068B2 (en) Substrate with strained and relaxed silicon regions
CN115207089B (zh) 一种射频芯片外延片
JP2002134441A (ja) 電力用半導体素子の製造方法
CN115206811A (zh) 异质键合结构及制备方法
CN115863400B (zh) 一种高导热GaN基HEMT器件及其制备方法
WO2024101019A1 (ja) 高周波デバイス用基板およびその製造方法
KR100425092B1 (ko) 실리콘 컴플라이언트 기판 제조방법
CN117790559A (zh) 一种GaN HEMT器件结构及其制备方法
CN117613079A (zh) 一种GaN HEMT器件结构及其制备方法
CN116936630A (zh) 一种晶体管外延结构及防止晶体管tgv刻蚀过度的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination