CN117790559A - 一种GaN HEMT器件结构及其制备方法 - Google Patents
一种GaN HEMT器件结构及其制备方法 Download PDFInfo
- Publication number
- CN117790559A CN117790559A CN202311524776.9A CN202311524776A CN117790559A CN 117790559 A CN117790559 A CN 117790559A CN 202311524776 A CN202311524776 A CN 202311524776A CN 117790559 A CN117790559 A CN 117790559A
- Authority
- CN
- China
- Prior art keywords
- layer
- buffer layer
- hemt device
- substrate
- gan hemt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 59
- 230000004888 barrier function Effects 0.000 claims abstract description 56
- 238000000034 method Methods 0.000 claims abstract description 25
- 239000004065 semiconductor Substances 0.000 claims abstract description 17
- 239000000463 material Substances 0.000 claims description 29
- 230000006911 nucleation Effects 0.000 claims description 28
- 238000010899 nucleation Methods 0.000 claims description 28
- 238000002161 passivation Methods 0.000 claims description 17
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 238000007517 polishing process Methods 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 230000005533 two-dimensional electron gas Effects 0.000 abstract description 10
- 238000005530 etching Methods 0.000 abstract description 6
- 239000010410 layer Substances 0.000 description 229
- 229910002601 GaN Inorganic materials 0.000 description 64
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 12
- 229910002704 AlGaN Inorganic materials 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 5
- 229910052738 indium Inorganic materials 0.000 description 5
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 5
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910003460 diamond Inorganic materials 0.000 description 4
- 239000010432 diamond Substances 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 229910052594 sapphire Inorganic materials 0.000 description 4
- 239000010980 sapphire Substances 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- AJGDITRVXRPLBY-UHFFFAOYSA-N aluminum indium Chemical compound [Al].[In] AJGDITRVXRPLBY-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
本发明涉及半导体器件技术领域，提供了一种GaN HEMT器件结构及其制备方法，所述GaN HEMT器件结构包括：衬底；位于所述衬底表面的第一缓冲层；位于所述第一缓冲层表面的栅极结构；覆盖所述栅极结构和第一缓冲层表面的第二缓冲层，其中，所述第二缓冲层表面平坦且所述栅极结构表面具有一定厚度的第二缓冲层；位于所述第二缓冲层表面的势垒层；位于所述势垒层表面的沟道层；位于所述沟道层内且位于栅极结构两侧的源极结构和漏极结构。本发明的GaN HEMT器件先形成栅极结构，再形成势垒层和沟道层，形成势垒层后直接形成沟道层，不会被刻蚀工艺破坏势垒层晶格，沟道区的二维电子气浓度不受影响，GaN HEMT器件的性能稳定性更好。
Description
技术领域
本发明涉及半导体器件技术领域，具体为一种GaN HEMT器件结构及其制备方法。
背景技术
第三代半导体材料GaN及其合金AlGaN具有较大的自发极化和压电效应。当这两种材料形成异质结时，在AlGaN/GaN界面处会产生较高的极化电荷密度，导致在靠近界面处的GaN沟道中形成高密度的二维电子气(2DEG)，具有高迁移率和高饱和漂移速度。因而，基于AlGaN/GaN异质结制备的高电子迁移率晶体管(HEMT)有着优异的性能，被业界广泛关注
然而，现有的工艺制备AlGaN/GaN HEMT器件时，需要向下刻蚀AlGaN势垒层，从而会损伤到势垒层晶格，导致在此处二维电子气浓度急剧下降，电阻上升，且工艺可重复性差。
发明内容
本发明的目的在于克服现有GaN HEMT器件制备过程中需要向下刻蚀AlGaN势垒层，从而会损伤到势垒层晶格的问题，提供了一种GaN HEMT器件结构及其制备方法。
为了实现上述目的，本发明实施例提供了一种GaN HEMT器件结构，包括：
衬底；
位于所述衬底表面的第一缓冲层；
位于所述第一缓冲层表面的栅极结构；
覆盖所述栅极结构和第一缓冲层表面的第二缓冲层，其中，所述第二缓冲层表面平坦且所述栅极结构表面具有一定厚度的第二缓冲层；
位于所述第二缓冲层表面的势垒层；
位于所述势垒层表面的沟道层；
位于所述沟道层内且位于栅极结构两侧的源极结构和漏极结构。
可选的，所述衬底为半导体衬底、表面具有外延层的衬底、具有其他器件的衬底其中的一种。
可选的，还包括：位于所述衬底和第一缓冲层之间的成核层。
可选的，所述栅极结构表面的第二缓冲层的厚度范围为10nm-100nm。
可选的，所述势垒层的材料为GaN材料中掺杂Al/In/B中的一种，所述沟道层的材料为GaN。
可选的，还包括：位于所述沟道层、至少部分源极结构、漏极结构表面的钝化层。
本发明实施例还提供了一种GaN HEMT器件结构的制备方法，包括：
提供衬底；
在所述衬底表面形成第一缓冲层；
在所述第一缓冲层表面形成栅极结构；
在所述栅极结构和第一缓冲层表面形成第二缓冲层，对所述第二缓冲层表面平坦化且所述栅极结构表面仍具有一定厚度的第二缓冲层；
在所述第二缓冲层表面形成势垒层；
在所述势垒层表面形成沟道层；
在所述栅极结构两侧的沟道层内形成源极结构和漏极结构。
可选的，还包括：在所述衬底表面形成成核层，在所述成核层表面形成第一缓冲层。
可选的，采用化学机械研磨工艺对所述第二缓冲层表面平坦化，直到所述栅极结构表面仍具有一定厚度的第二缓冲层。
可选的，所述栅极结构表面的第二缓冲层的厚度范围为10nm-100nm。
可选的，在所述沟道层、至少部分源极结构、漏极结构表面形成钝化层。
可选的，所述势垒层的材料为GaN材料中掺杂Al/In/B中的一种，所述沟道层的材料为GaN。
本发明的有益效果：
本发明提供了一种GaN HEMT器件结构以及制备方法，GaN HEMT器件结构包括：衬底；位于所述衬底表面的第一缓冲层；位于所述第一缓冲层表面的栅极结构；覆盖所述栅极结构和第一缓冲层表面的第二缓冲层，其中，所述第二缓冲层表面平坦且所述栅极结构表面具有一定厚度的第二缓冲层；位于所述第二缓冲层表面的势垒层；位于所述势垒层表面的沟道层；位于所述沟道层内且位于栅极结构两侧的源极结构和漏极结构。由于本发明的GaN HEMT器件和现有技术中的GaN HEMT器件结构刚好上下相反，本发明的GaN HEMT器件先形成栅极结构，再形成势垒层和沟道层，形成势垒层后直接形成沟道层，不会对势垒层进行刻蚀，不会被刻蚀工艺破坏势垒层晶格，沟道区的二维电子气浓度不受影响，GaN HEMT器件的性能稳定性更好。
附图说明
图1为本发明实施例提供的一种GaN HEMT器件结构的制备方法的流程示意图；
图2-图8为本发明实施例提供的一种GaN HEMT器件结构的制备方法的流程结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本申请使用的技术术语或者科学术语应当为本领域技术人员所理解的通常意义。本申请说明书以及权利要求书中使用的术语“第一”、“第二”、“第三”、“第四”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。由此，限定有“第一”、“第二”、“第三”、“第四”的特征可以明示或者隐含地包括一个或者更多个该特征。
参见图1，本发明实施例提供了一种GaN HEMT器件结构的制备方法，包括：
步骤S10，提供衬底，在所述衬底表面形成成核层；
步骤S20，在所述成核层表面形成第一缓冲层；
步骤S30，在所述第一缓冲层表面形成栅极结构；
步骤S40，在所述栅极结构和第一缓冲层表面形成第二缓冲层，对所述第二缓冲层表面平坦化且所述栅极结构表面仍具有一定厚度的第二缓冲层；
步骤S50，在所述第二缓冲层表面形成势垒层，在所述势垒层表面形成沟道层；
步骤S60，在所述栅极结构两侧的沟道层内形成源极结构和漏极结构；
步骤S70，在所述源极结构、漏极结构和沟道区表面形成钝化层。
具体的，执行步骤S10，请参考图2，提供衬底10，在所述衬底10表面形成成核层20。
在本实施例中，所述衬底10为Si衬底，当在Si衬底表面形成GaN外延层，由于Si衬底与GaN之间较大的晶格失配以及热失配的存在，Si基GaN存在很多的挑战，如很高的位错密度、大的晶圆的翘曲以及晶圆上热梯度的存在等等。此外，在Si衬底上进行掺杂Al的GaN的生长时，Al原子会进入衬底形成P型寄生沟道，会在射频应用中带来明显的射频损耗。因此现有技术中往往会在Si衬底表面形成成核层和缓冲层进行过度，利用所述成核层和缓冲层结构在GaN中引入压缩应力使得GaN的质量得到了提高。
在本实施例中，通过在Si衬底表面生长一层与GaN或AlN中的任意一种晶格匹配的材料，形成成核层，其中所述成核层与GaN/AlN(沿C轴方向)中的任意一种材料的最小失配率不大于20％。
具体的，所述成核层为低温AlN成核层、高温AlN成核层、ZnO成核层、111面的Si外延层、AlPN成核层等其中的一种，所述成核层的厚度范围为2nm-5um，但成核层的材料不限于上述列举。
在其他实施例中，所述衬底还可以为n型或本征的氮化镓、铝镓氮、铟镓氮、铝铟镓氮、磷化铟、砷化镓、碳化硅、金刚石、蓝宝石、锗等其他半导体衬底，在所述半导体衬底表面也可以不形成所述成核层，直接形成第一缓冲层。
在其他实施例中，所述衬底还可以为具有外延层的衬底，例如具有SiO2外延层的蓝宝石衬底、具有SiO2外延层的金刚石衬底等，或者所述Si衬底表面形成具有埋氧层，所述埋氧层由氧注入形成，所述埋氧层的厚度可以为1um～10um。
在其他实施例中，所述衬底还可以为形成其他半导体器件的半导体基底，例如所述半导体基底内形成有MOS器件、电阻、存储器件等，并后续在所述半导体基底表面进一步形成本发明的GaN HEMT器件。
执行步骤S20，请参考图3，在所述成核层20表面形成第一缓冲层30。
在本实施例中，所述第一缓冲层30为n型或非故意掺杂的氮化镓、铝镓氮、铟镓氮等至少一种，用于降低泄露电流，提高击穿电压，利用所述成核层20和第一缓冲层30在后续形成的势垒层和沟道层中引入压缩应力使得势垒层和沟道层的质量得到提高。
但在其他实施例中，由于衬底的差异，所述第一缓冲层30的材料也可以为其他材料，可以根据实际要求和效果进行确定。
在本实施例中，所述第一缓冲层30的厚度为0.5um-20um，由于第一缓冲层的厚度较大，因此采用磁控溅射工艺形成所述第一缓冲层，在其他实施例中，也可以采用化学气相沉积工艺等合适的工艺形成所述第一缓冲层。
在本实施例中，所述第一缓冲层可以是一层缓冲层，在其他实施例中，所述第一缓冲层也可以包括多层缓冲层，以更好地减小晶格失配和热失配，提高后续形成的GaN薄膜结构的稳定性。
执行步骤S30，请参考图4，在所述第一缓冲层30表面形成栅极结构40。
所述栅极结构40的材料包括铜、铝、金、钯和铂等金属中的至少一种，且形成栅极结构40的过程中，先在所述第一缓冲层30表面淀积栅极金属层，对所述栅极金属层进行图形化刻蚀，形成栅极结构40。
在本实施例中，在刻蚀形成所述栅极结构40的同时，在其他区域也形成了对应的金属互连层。当栅极结构40采用Cu/Au/W等熔点高于1200℃的材料时，可以采用MOCVD工艺依次生长成核层、第一缓冲层、栅极结构，有利于提高产品质量。
其中，所述栅极金属层可以为单层金属层，也可以为多层金属层。所述栅极结构40的厚度范围为200nm-2um。
执行步骤S40，请参考图5，在所述栅极结构40和第一缓冲层30表面形成第二缓冲层50，对所述第二缓冲层50表面平坦化且所述栅极结构40表面仍具有一定厚度的第二缓冲层50。
所述第二缓冲层50的材料可以与第一缓冲层的材料相同，也可以不相同。在本实施例中，所述第二缓冲层50为n型或非故意掺杂的氮化镓、铝镓氮、铟镓氮等的至少一种，形成所述第二缓冲层的工艺为化学气相沉积工艺。
由于所述第二缓冲层50形成于所述栅极结构40和第一缓冲层30表面，第二缓冲层50在所述栅极结构40的表面具有凸起，为了减少后续形成的势垒层和沟道层的缺陷，对所述第二缓冲层50表面平坦化，使得后续形成的势垒层和沟道层为一个平坦的薄膜，栅极结构对应的势垒层和沟道层位置没有损伤，沟道区的二维电子气浓度不受影响。
现有技术中MIS结构的GaN HEMT器件制备过程中需要先形成沟道层、势垒层，对所述势垒层进行刻蚀形成凹槽，在所述凹槽内形成介质层和栅极结构，但由于现有的工艺制备AlGaN/GaN HEMT器件时，需要向下刻蚀AlGaN势垒层，从而会损伤到势垒层晶格，导致在此处二维电子气浓度急剧下降，电阻上升，且工艺可重复性差。
而本发明的GaN HEMT器件和现有技术中的GaN HEMT器件结构刚好上下相反，本发明的GaN HEMT器件先形成栅极结构，再形成势垒层和沟道层，且由于所述第二缓冲层50表面平坦化处理，使得形成的势垒层表面平整，且形成势垒层后直接形成沟道层，不需要被刻蚀工艺破坏势垒层晶格，沟道区的二维电子气浓度不受影响，GaN HEMT器件的性能稳定性更好。
在本实施例中，先形成第一厚度的缓冲层，所述第一厚度大于栅极结构40的厚度，第一厚度的厚度范围为210nm-2.1um，并利用化学机械研磨工艺对所述缓冲层进行平坦化抛光，去除一定厚度的缓冲层，形成最终平坦化的第二缓冲层，且所述栅极结构40表面仍具有一定厚度的第二缓冲层50，最终所述栅极结构表面的第二缓冲层的厚度范围为10nm-100nm。
执行步骤S50，请参考图6，在所述第二缓冲层50表面形成势垒层60，在所述势垒层60表面形成沟道层70。
在本实施例中，所述势垒层60的材料为为AlGaNc。
在其他实施例中，所述势垒层60为GaN材料中掺杂Al/In/B中的一种，所述势垒层60的厚度范围为5nm-200nm。
所述沟道层70的材料包括但不限于GaN材料，用于作为传输二维电子气(2DEG)的通道，所述沟道层70的厚度范围为10nm-5000nm。
执行步骤S60，请参考图7，在所述栅极结构两侧的沟道层70内形成源极结构80和漏极结构85。
形成所述源极结构80和漏极结构85的具体步骤包括：对所述栅极结构两侧的沟道层进行刻蚀形成源极沟槽和漏极沟槽，在所述源极沟槽和漏极沟槽内填充金属材料形成源极结构80和漏极结构85。
在本实施例中，所述源极沟槽和漏极沟槽的深度与沟道层的厚度一致，即对所述栅极结构两侧的沟道层进行刻蚀直到暴露出所述势垒层，并在所述源极沟槽和漏极沟槽内填充金属材料形成源极结构80和漏极结构85。
在其他实施例中，所述源极沟槽和漏极沟槽也可以大于或小于沟道层的厚度。
所述源极结构80和漏极结构85的材料包括铜、铝、金、钯和铂等金属中的至少一种，在本实施例中，在源极结构80和漏极结构85的同时，在其他区域也形成了对应的源极、漏极金属互连层。
执行步骤S70，请参考图8，在所述源极结构80、漏极结构85和沟道区70表面形成钝化层90。
在本实施例中，所述钝化层90用于对器件进行保护，降低泄露电流，提高击穿电压，所述钝化层90由二氧化硅(SiO2)/氮化硅(Si3N4)等材料中的任意一种组成，所述钝化层90的厚度可以为0.5um～20um。
在本实施例中，所述钝化层90位于所述源极结构80、漏极结构85和沟道区70表面。
在一些实施例中，所述钝化层也可以只覆盖沟道区和部分源极结构、漏极结构的表面，暴露出至少部分源极结构、漏极结构的表面，暴露出的源极结构、漏极结构的表面作为后续焊盘位置。
基于上述GaN HEMT器件结构的制备方法，本发明实施例还提供了一种GaN HEMT器件结构，请参考图8，包括：
衬底10；
位于所述衬底10表面成核区20；
位于所述成核区20表面的第一缓冲层30；
位于所述第一缓冲层30表面的栅极结构40；
覆盖所述栅极结构40和第一缓冲层30表面的第二缓冲层50，其中，所述第二缓冲层50表面平坦且所述栅极结构40表面仍具有一定厚度的第二缓冲层50；
位于所述第二缓冲层50表面的势垒层60；
位于所述势垒层60表面的沟道层70；
位于所述沟道层70内且位于栅极结构40两侧的源极结构80和漏极结构85；
位于所述源极结构80、漏极结构85和沟道区70表面的钝化层90。
在本实施例中，所述衬底10为Si衬底。在其他实施例中，所述衬底还可以为n型或本征的氮化镓、铝镓氮、铟镓氮、铝铟镓氮、磷化铟、砷化镓、碳化硅、金刚石、蓝宝石、锗等其他半导体衬底。
在其他实施例中，所述衬底还可以为具有外延层的衬底，例如具有SiO2外延层的蓝宝石衬底、具有SiO2外延层的金刚石衬底等，或者所述Si衬底表面形成具有埋氧层，所述埋氧层由氧注入形成，所述埋氧层的厚度可以为1um～10um。
在其他实施例中，所述衬底还可以为形成其他半导体器件的半导体基底，例如所述半导体基底内形成有MOS器件、电阻、存储器件等，并后续在所述半导体基底表面进一步形成GaN HEMT器件。
在本实施例中，所述衬底10和第一缓冲层30之间具有成核层20。在其他实施例中，也可以不形成所述成核层，直接在所述衬底表面形成第一缓冲层。
所述第二缓冲层50的材料与第一缓冲层30的材料可以相同，也可以不相同。在本实施例中，所述第一缓冲层30、第二缓冲层50为n型或非故意掺杂的氮化镓、铝镓氮、铟镓氮等的至少一种。
在本实施例中，所述第一缓冲层30的厚度为0.5um-20um，所述栅极结构表面的第二缓冲层50的厚度范围为10nm-100nm。
由于本发明的GaN HEMT器件和现有技术中的GaN HEMT器件结构刚好上下相反，本发明的GaN HEMT器件先形成栅极结构，再形成势垒层和沟道层，由于所述第二缓冲层50表面平坦化处理，使得后续形成的势垒层表面平整，且形成的势垒层表面直接形成沟道层，不需要被刻蚀工艺破坏势垒层晶格，沟道区的二维电子气浓度不受影响，GaN HEMT器件的性能稳定性更好。
在本实施例中，所述势垒层60的材料为GaN材料中掺杂Al/In/B中的一种，所述势垒层60的厚度范围为5nm-200nm。
所述沟道层70的材料包括但不限于GaN材料，用于作为传输二维电子气(2DEG)的通道，所述沟道层70的厚度范围为10nm-5000nm。
在本实施例中，所述钝化层90用于对器件进行保护，降低泄露电流，提高击穿电压，所述钝化层90由二氧化硅(SiO2)/氮化硅(Si3N4)等材料中的任意一种组成，所述钝化层90的厚度可以为0.5um～20um。
在本实施例中，所述钝化层90位于所述源极结构80、漏极结构85和沟道区70表面。
在一些实施例中，所述钝化层也可以只覆盖沟道区和部分源极结构、漏极结构的表面，暴露出至少部分源极结构、漏极结构的表面，暴露出的源极结构、漏极结构的表面作为后续焊盘位置。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
Claims (12)
1.一种GaN HEMT器件结构，其特征在于，包括：
衬底；
位于所述衬底表面的第一缓冲层；
位于所述第一缓冲层表面的栅极结构；
覆盖所述栅极结构和第一缓冲层表面的第二缓冲层，其中，所述第二缓冲层表面平坦且所述栅极结构表面具有一定厚度的第二缓冲层；
位于所述第二缓冲层表面的势垒层；
位于所述势垒层表面的沟道层；
位于所述沟道层内且位于栅极结构两侧的源极结构和漏极结构。
2.根据权利要求1所述的GaN HEMT器件结构，其特征在于，所述衬底为半导体衬底、表面具有外延层的衬底、具有其他器件的半导体基底其中的一种。
3.根据权利要求1所述的GaN HEMT器件结构，其特征在于，还包括：位于所述衬底和第一缓冲层之间的成核层。
4.根据权利要求1所述的GaN HEMT器件结构，其特征在于，所述栅极结构表面的第二缓冲层的厚度范围为10nm-100nm。
5.根据权利要求1所述的GaN HEMT器件结构，其特征在于，所述势垒层的材料为GaN材料中掺杂Al/In/B中的一种，所述沟道层的材料为GaN。
6.根据权利要求1所述的GaN HEMT器件结构，其特征在于，还包括：位于所述沟道层、至少部分源极结构、漏极结构表面的钝化层。
7.一项GaN HEMT器件结构的制备方法，其特征在于，包括：
提供衬底；
在所述衬底表面形成第一缓冲层；
在所述第一缓冲层表面形成栅极结构；
在所述栅极结构和第一缓冲层表面形成第二缓冲层，对所述第二缓冲层表面平坦化且所述栅极结构表面仍具有一定厚度的第二缓冲层；
在所述第二缓冲层表面形成势垒层；
在所述势垒层表面形成沟道层；
在所述栅极结构两侧的沟道层内形成源极结构和漏极结构。
8.根据权利要求7所述的GaN HEMT器件结构的制备方法，其特征在于，还包括：在所述衬底表面形成成核层，在所述成核层表面形成第一缓冲层。
9.根据权利要求7所述的GaN HEMT器件结构的制备方法，其特征在于，采用化学机械研磨工艺对所述第二缓冲层表面平坦化，直到所述栅极结构表面仍具有一定厚度的第二缓冲层。
10.根据权利要求9所述的GaN HEMT器件结构的制备方法，其特征在于，所述栅极结构表面的第二缓冲层的厚度范围为10nm-100nm。
11.根据权利要求7所述的GaN HEMT器件结构的制备方法，其特征在于，在所述沟道层和至少部分源极结构、漏极结构表面形成钝化层。
12.根据权利要求7所述的GaN HEMT器件结构的制备方法，其特征在于，所述势垒层的材料为GaN材料中掺杂Al/In/B中的一种，所述沟道层的材料为GaN。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311524776.9A CN117790559A (zh) | 2023-11-11 | 2023-11-11 | 一种GaN HEMT器件结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311524776.9A CN117790559A (zh) | 2023-11-11 | 2023-11-11 | 一种GaN HEMT器件结构及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117790559A true CN117790559A (zh) | 2024-03-29 |
Family
ID=90384024
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311524776.9A Pending CN117790559A (zh) | 2023-11-11 | 2023-11-11 | 一种GaN HEMT器件结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117790559A (zh) |
-
2023
- 2023-11-11 CN CN202311524776.9A patent/CN117790559A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102403038B1 (ko) | 가공된 기판과 통합된 전자 전력 디바이스 | |
| JP5355888B2 (ja) | キャップ層および埋込みゲートを有する窒化物ベースのトランジスタを作製する方法 | |
| JP7195265B2 (ja) | 集積化クランプダイオードを有する横型高電子移動度トランジスタ | |
| US20060006435A1 (en) | Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses | |
| US9082817B2 (en) | Growth of multi-layer group III-nitride buffers on large-area silicon substrates and other substrates | |
| CN114156181A (zh) | 用于功率器件的氮化镓外延结构 | |
| CN106611739B (zh) | 衬底及其制造方法 | |
| WO2002021601A1 (fr) | Dispositif a semi-conducteur | |
| JP7118069B2 (ja) | 縦型パワーデバイスのための方法およびシステム | |
| TW201929044A (zh) | 用於工程基板上的整合裝置之系統及方法 | |
| US20150236102A1 (en) | Semiconductor wafer structure having si material and iii-n material on the (111) surface of the si material | |
| WO2019194042A1 (ja) | トランジスタの製造方法 | |
| CN117790559A (zh) | 一种GaN HEMT器件结构及其制备方法 | |
| CN117613079A (zh) | 一种GaN HEMT器件结构及其制备方法 | |
| US20230395376A1 (en) | Semiconductor substrates and methods of producing the same | |
| CN111223927B (zh) | GaN-金刚石-Si半导体结构、器件及制备方法 | |
| CN113826212B (zh) | 一种半导体结构的制备方法 | |
| WO2020215322A1 (zh) | 一种半导体结构及其制备方法 | |
| TW202010018A (zh) | 半導體裝置結構及其製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |