TWI751570B - 半導體基板及其形成方法 - Google Patents

半導體基板及其形成方法 Download PDF

Info

Publication number
TWI751570B
TWI751570B TW109118389A TW109118389A TWI751570B TW I751570 B TWI751570 B TW I751570B TW 109118389 A TW109118389 A TW 109118389A TW 109118389 A TW109118389 A TW 109118389A TW I751570 B TWI751570 B TW I751570B
Authority
TW
Taiwan
Prior art keywords
silicon substrate
substrate
oxide layer
resistance value
silicon
Prior art date
Application number
TW109118389A
Other languages
English (en)
Other versions
TW202147401A (zh
Inventor
李文中
廖翠芸
平海 焦
Original Assignee
合晶科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 合晶科技股份有限公司 filed Critical 合晶科技股份有限公司
Priority to TW109118389A priority Critical patent/TWI751570B/zh
Priority to US17/035,750 priority patent/US20210375638A1/en
Publication of TW202147401A publication Critical patent/TW202147401A/zh
Application granted granted Critical
Publication of TWI751570B publication Critical patent/TWI751570B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

一種半導體基板，包括第一矽基板、氧化層、第二矽基板及磊晶層。氧化層設置於第一矽基板上。第二矽基板設置於氧化層上。第二矽基板具有介於10nm~10um的厚度。磊晶層設置於第二矽基板上。

Description

半導體基板及其形成方法
本揭示內容係關於一種半導體基板及一種形成半導體基板的方法。
隨著半導體積體電路(Integrated Circuit, IC)產業的進步，製造者需要在製程上進行優化與改良，以生產尺寸更小且性能更好的產品。在半導體製程中，基板性能的優劣會影響後續的製造流程及IC產品的品質。舉例來說，絕緣層上覆矽(Silicon on Insulator, SOI)基板具有減少漏電流、提高飽和電流及消耗功率低等優點，而被廣泛研究與應用。
在使用矽基板生長磊晶層來形成半導體基板的製程技術中，可能會因為磊晶層的晶格缺陷，從而使應力集中於矽基板上，當應力釋放時會使磊晶層產生差排，從而使矽基板變形或扭曲，甚至是斷裂。另外，磊晶層與矽基板的晶格常數差異大，且磊晶層與矽基板的熱膨脹係數亦差異大，因此容易造成半導體基板翹曲，且使磊晶層品質不佳。
鑑於上述，目前亟需一種可以解決上述問題的半導體基板及形成此半導體基板的方法。
本揭示內容提供了一種半導體基板，包括第一矽基板、氧化層、第二矽基板及磊晶層。氧化層設置於第一矽基板上。第二矽基板設置於氧化層上。第二矽基板具有介於10nm~10
Figure 02_image001
m的厚度。磊晶層設置於第二矽基板上。
在一些實施方式中，第一矽基板具有第一阻值，第二矽基板具有第二阻值，第一阻值小於第二阻值。
在一些實施方式中，第一矽基板具有介於0.0001~1Ohm-cm的第一阻值。
在一些實施方式中，第二矽基板具有介於1~10000 Ohm-cm的第二阻值。
在一些實施方式中，第一矽基板具有介於0.0001~1Ohm-cm的第一阻值，且第二矽基板具有介於1~10000 Ohm-cm的第二阻值。
在一些實施方式中，第一矽基板為超重摻晶片。
在一些實施方式中，磊晶層包括氮化鎵、磷化鎵、砷化鎵、磷化銦、磷化銦鎵、銻化銦鎵或其組合。
本揭示內容提供了一種形成半導體基板的方法，其包含以下步骤。接收複合基板。複合基板包括第一矽基板、氧化層及第二矽基板。氧化層設置於第一矽基板上。第二矽基板設置於氧化層上，其中第二矽基板具有介於10nm~10
Figure 02_image001
m的厚度。形成磊晶層於第二矽基板上。
在一些實施方式中，接收複合基板包括以下步驟。形成氧化層於第一矽基板上或第二矽基板上。當氧化層形成於第一矽基板上，將第二矽基板與氧化層接合，或當氧化層形成於第二矽基板上，將第一矽基板與氧化層接合。薄化第二矽基板。
在一些實施方式中，接收複合基板包括以下步驟。形成第一氧化層於第一矽基板上。形成第二氧化層於第二矽基板上。將第一氧化層與第二氧化層接合。薄化第二矽基板。
應該理解的是，前述的一般性描述和下列具體說明僅僅是示例性和解釋性的，並旨在提供所要求的本發明的進一步說明。
為了使本揭示內容之敘述更加詳盡與完備，可參照所附之圖式及以下所述各種實施例，圖式中相同之號碼代表相同或相似之元件。
以下將以圖式揭露本發明之複數個實施方式，為明確說明起見，許多實務上的細節將在以下敘述中一併說明。然而，應瞭解到，這些實務上的細節不應用以限制本發明。也就是說，在本發明部分實施方式中，這些實務上的細節是非必要的。此外，為簡化圖式起見，一些習知慣用的結構與元件在圖式中將以簡單示意的方式繪示之。
雖然下文中利用一系列的操作或步驟來說明在此揭露之方法，但是這些操作或步驟所示的順序不應被解釋為本發明的限制。例如，某些操作或步驟可以按不同順序進行及/或與其它步驟同時進行。此外，並非必須執行所有繪示的操作、步驟及/或特徵才能實現本發明的實施方式。此外，在此所述的每一個操作或步驟可以包含數個子步驟或動作。
在半導體製程中，半導體基板的形成可由操作晶圓(handle wafer)與元件晶圓(device wafer)直接接合而得，再對元件晶圓進行加工，形成元件層(device layer)，再於元件層上形成磊晶層。
本揭示內容提供了一種形成半導體基板的方法，請參照第1圖至第4圖。第1圖是根據本揭示內容一些實施方式所繪示的一種形成半導體基板的方法100。方法100包含操作110和操作120。第2圖至第4圖是根據本揭示內容一些實施方式所繪示的半導體基板在不同形成階段中的剖面示意圖。
請參照第1至3圖。在一些實施方式中，在操作110中，如第2圖所示，接收複合基板240，複合基板240包括第一矽基板210、氧化層220及第二矽基板230。氧化層220設置於第一矽基板上210。第二矽基板230設置於氧化層上220。薄化第二矽基板230，從而形成如第3圖所示的複合基板340。第2圖所示的第二矽基板230經薄化後，會形成如第3圖所示的第二矽基板230a。在一些實施方式中，接收複合基板240包括以下步驟：形成氧化層220於第一矽基板210上，將第二矽基板230與氧化層220接合。在另一些實施方式中，接收複合基板240包括以下步驟：形成氧化層220於第二矽基板230上，將第一矽基板210與氧化層220接合。在另一些實施方式中，接收複合基板240包括以下步驟：形成第一氧化層(未示出)於第一矽基板210上。形成第二氧化層(未示出)於第二矽基板230上。將第一氧化層與第二氧化層接合。第一氧化層與第二氧化層共同形成氧化層220。
在一些實施方式中，如第3圖所示的第二矽基板230a具有介於10nm~10um的厚度。厚度例如是0.5
Figure 02_image001
m、0.8
Figure 02_image001
m、1
Figure 02_image001
m、1.2
Figure 02_image001
m、1.5
Figure 02_image001
m、1.8
Figure 02_image001
m、2
Figure 02_image001
m、2.5
Figure 02_image001
m或3
Figure 02_image001
m。
在一些實施方式中，第一矽基板210具有第一阻值，第二矽基板230具有第二阻值，第一阻值小於第二阻值。類似地，在一些實施方式中，第一矽基板210具有第一阻值，第二矽基板230a具有第二阻值，第一阻值小於該第二阻值。
在一些實施方式中，第一矽基板210具有介於0.0001~1 Ohm-cm的第一阻值。第一阻值例如是0.0001、0.0002、0.0003、0.0004、0.0005、0.0006、0.0007、0.0008、0.0009、0.001、0.01、0.02、0.03、0.04、或0.05 Ohm-cm。在一些實施方式中，第二矽基板230及第二矽基板230a具有介於1~10000 Ohm-cm的第二阻值。第二阻值例如是1000、3000、5000、7000、8000、9000或10000 Ohm-cm。在一些實施方式中，第一矽基板210具有介於0.0001~1 Ohm-cm的第一阻值，且第二矽基板230具有介於1~10000 Ohm-cm的第二阻值。類似地，在一些實施方式中，第一矽基板210具有介於0.0001~1 Ohm-cm的第一阻值，且第二矽基板230a具有介於1~10000 Ohm-cm的第二阻值。
請參照第1及3圖。在另一些實施方式中，在操作110中，如第3圖所示，接收複合基板340，複合基板340包括第一矽基板210、氧化層220及第二矽基板230a。氧化層220設置於第一矽基板210上。第二矽基板230a設置於氧化層220上。
請參照第1及4圖。在操作120中，形成磊晶層410於第二矽基板230a上。換句話說，形成磊晶層410於複合基板340上。在一些實施方式中，形成磊晶層410的方法包括但不限於化學氣相沉積(chemical vapor deposition, CVD)磊晶製程或分子束磊晶製程(molecular beam epitaxy, MBE)。在一些實施方式中，磊晶層410包括但不限於氮化鎵、磷化鎵、砷化鎵、磷化銦、磷化銦鎵、銻化銦鎵或其組合。
請繼續參照第4圖。本揭示內容提供一種半導體基板400，其包含複合基板340以及磊晶層410。複合基板340包含第一矽基板210、氧化層220以及第二矽基板230a。氧化層220設置於第一矽基板210上。第二矽基板230a設置於氧化層220上。在一些實施方式中，第二矽基板230a具有介於10nm~10um的厚度。厚度例如是0.5
Figure 02_image001
m、0.8
Figure 02_image001
m、1
Figure 02_image001
m、1.2
Figure 02_image001
m、1.5
Figure 02_image001
m、1.8
Figure 02_image001
m、2
Figure 02_image001
m、2.5
Figure 02_image001
m或3
Figure 02_image001
m。磊晶層410設置於第二矽基板230a上。
值得注意的是，當第二矽基板230a的厚度越薄，複合基板340也越薄，因此磊晶層410對複合基板340造成的應力也會越小。換句話說，磊晶層410對第二矽基板230a造成的應力也會越小。
請繼續參照第4圖。在一些實施方式中，第一矽基板210具有第一阻值，第二矽基板230a具有第二阻值，第一阻值小於第二阻值。在一些實施方式中，第一矽基板210具有介於0.0001~0.05 Ohm-cm的第一阻值。第一阻值例如是0.0001、0.0002、0.0003、0.0004、0.0005、0.0006、0.0007、0.0008、0.0009、0.001、0.01、0.02、0.03、0.04、或0.05 Ohm-cm。在一些實施方式中，第二矽基板230a具有介於1000~10000 Ohm-cm的第二阻值。第二阻值例如是1000、3000、5000、7000、8000、9000或10000 Ohm-cm。在第一矽基板210具有低阻值的情況下，複合基板340的機械強度較高，能夠抵抗磊晶層410造成的應力，進而提升磊晶層410之品質，以及減少磊晶層差排所造成的缺陷，進一步避免半導體基板400翹曲或斷裂。
在一些實施方式中，第一矽基板210為超重摻晶片。在一些實施方式中，第一矽基板210的材料包括硼、磷、砷、銻或其組合。當第一矽基板210內的摻雜物濃度越高，第一矽基板210的電阻值就越低。
在一些實施方式中，磊晶層410包括氮化鎵、磷化鎵、砷化鎵、磷化銦、磷化銦鎵、銻化銦鎵或其組合。在一些實施方式中，磊晶層410為氮化鎵磊晶層。
在一些實施方式中，可依設計需求，選擇具有不同晶向的矽基板作為第一矽基板210。舉例來說，第一矽基板210的晶向為(100)，但不限於此。在一些實施方式中，可依設計需求，選擇具有不同晶向的矽基板作為第二矽基板230a。舉例來說，第二矽基板230a的晶向為(111) ，但不限於此。
本揭示內容的半導體基板包括複合基板及磊晶層。複合基板包括第一矽基板、氧化層及第二矽基板。第二矽基板具有介於10nm~10um的厚度。由於第二矽基板的厚度較薄，因此磊晶層對複合基板造成的應力也會較小，從而使磊晶層的品質較佳，因此，本揭示內容的半導體基板具有不易翹曲的特性。
儘管已經參考某些實施方式相當詳細地描述了本發明，但是亦可能有其他實施方式。因此，所附申請專利範圍的精神和範圍不應限於此處包含的實施方式的描述。
對於所屬技術領域人員來說，顯而易見的是，在不脫離本發明的範圍或精神的情況下，可以對本發明的結構進行各種修改和變化。鑑於前述內容，本發明意圖涵蓋落入所附權利要求範圍內的本發明的修改和變化。
100 : 方法 110 : 操作 120 : 操作 210 : 第一矽基板 220 : 氧化層 230 : 第二矽基板 230a : 第二矽基板 240 : 複合基板 340 : 複合基板 400 : 半導體基板 410 : 磊晶層
當結合隨附圖式進行閱讀時，本揭示內容之詳細描述將能被充分地理解。應注意，根據業界標準實務，各特徵並非按比例繪製且僅用於圖示目的。事實上，出於論述清晰之目的，可任意增加或減小各特徵之尺寸。 第1圖是根據本揭示內容一些實施方式所繪示的一種形成半導體基板的方法。 第2圖至第4圖是根據本揭示內容一些實施方式所繪示的半導體基板在不同形成階段中的剖面示意圖。
國內寄存資訊 無 國外寄存資訊 無
210 : 第一矽基板 220 : 氧化層 230a : 第二矽基板 340 : 複合基板 400 : 半導體基板 410 : 磊晶層

Claims (8)

  1. 一種半導體基板，包括：一第一矽基板，其中該第一矽基板具有介於0.0001~1Ohm-cm的一第一阻值；一氧化層，設置於該第一矽基板上；一第二矽基板，設置於該氧化層上，其中該第二矽基板具有介於10nm~10um的厚度；以及一磊晶層，設置於該第二矽基板上。
  2. 如請求項1所述之半導體基板，其中該第一矽基板具有一第一阻值，該第二矽基板具有一第二阻值，該第一阻值小於該第二阻值。
  3. 如請求項1所述之半導體基板，其中該第二矽基板具有介於1~10000Ohm-cm的一第二阻值。
  4. 如請求項1所述之半導體基板，其中該第一矽基板為超重摻晶片。
  5. 如請求項1所述之半導體基板，其中該磊晶層包括氮化鎵、磷化鎵、砷化鎵、磷化銦、磷化銦鎵、銻化銦鎵或其組合。
  6. 一種形成半導體基板的方法，包括： 接收一複合基板，該複合基板包括一第一矽基板、一氧化層及一第二矽基板，該氧化層設置於該第一矽基板上，該第二矽基板設置於該氧化層上，其中該第一矽基板具有介於0.0001~1Ohm-cm的一第一阻值，該第二矽基板具有介於10nm~10um的厚度；以及形成一磊晶層於該第二矽基板上。
  7. 如請求項6所述之方法，其中接收該複合基板包括以下步驟：形成該氧化層於該第一矽基板上或該第二矽基板上；當該氧化層形成於該第一矽基板上，將該第二矽基板與該氧化層接合，或當該氧化層形成於該第二矽基板上，將該第一矽基板與該氧化層接合；以及薄化該第二矽基板。
  8. 如請求項6所述之方法，其中接收該複合基板包括以下步驟：形成一第一氧化層於該第一矽基板上；形成一第二氧化層於該第二矽基板上；將該第一氧化層與該第二氧化層接合；以及薄化該第二矽基板。
TW109118389A 2020-06-02 2020-06-02 半導體基板及其形成方法 TWI751570B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW109118389A TWI751570B (zh) 2020-06-02 2020-06-02 半導體基板及其形成方法
US17/035,750 US20210375638A1 (en) 2020-06-02 2020-09-29 Semiconductor substrate and method of forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109118389A TWI751570B (zh) 2020-06-02 2020-06-02 半導體基板及其形成方法

Publications (2)

Publication Number Publication Date
TW202147401A TW202147401A (zh) 2021-12-16
TWI751570B true TWI751570B (zh) 2022-01-01

Family

ID=78704805

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109118389A TWI751570B (zh) 2020-06-02 2020-06-02 半導體基板及其形成方法

Country Status (2)

Country Link
US (1) US20210375638A1 (zh)
TW (1) TWI751570B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI453819B (zh) * 2008-08-28 2014-09-21 Shinetsu Handotai Kk SOI wafer manufacturing method and SOI wafer

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI453819B (zh) * 2008-08-28 2014-09-21 Shinetsu Handotai Kk SOI wafer manufacturing method and SOI wafer

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Applied Physics Express, 9, 086501, 2016. *
IEEE EDL, July, 2018, pp.999-1002; *
IEEE EDL, Mar. 2013, pp.357-360; *

Also Published As

Publication number Publication date
TW202147401A (zh) 2021-12-16
US20210375638A1 (en) 2021-12-02

Similar Documents

Publication Publication Date Title
JP3265493B2 (ja) Ｓｏｉ基板の製造方法
US20120132921A1 (en) Reducing wafer distortion through a high cte layer
US9824891B1 (en) Method of manufacturing the thin film
Matsumae et al. Low-temperature direct bonding of SiC and Ga2O3 substrates under atmospheric conditions
JP2015088756A (ja) 基板構造体とそれを含むｃｍｏｓ素子及びその製造方法
JP2009120455A (ja) 単結晶ＳｉＣ基板の製造方法およびそれによって得られた単結晶ＳｉＣ基板
TWI751570B (zh) 半導體基板及其形成方法
US20090004825A1 (en) Method of manufacturing semiconductor substrate
CN100468651C (zh) 沟槽绝缘方法
TWI755746B (zh) 半導體基板及其形成方法
JP3113156B2 (ja) 半導体基板の製造方法
CN107195534B (zh) Ge复合衬底、衬底外延结构及其制备方法
CN112018025A (zh) Ⅲ-ⅴ族化合物半导体异质键合结构的制备方法
CN114823576A (zh) 一种基于复合衬底的场效应晶体管及其制作方法
CN111128716B (zh) 一种大面积图形自对准的异质集成方法
CN113764433A (zh) 半导体基板及其形成方法
CN113764434A (zh) 半导体基板及其形成方法
KR102549134B1 (ko) 갈륨 나이트라이드 반도체 구조 및 그 제조 방법
JPS59108325A (ja) 半導体装置の製造方法
TWI786782B (zh) 製造絕緣體上矽晶片的方法
US11967520B2 (en) Method for making high-voltage thick gate oxide
JP2013247297A (ja) 半導体デバイスおよびその製造方法
JP2013135175A (ja) 複合基板およびその製造方法
CN114823714A (zh) 一种单片异质集成结构及制备方法
CN117080070A (zh) 一种增强型的氮化镓hemt及其制造方法