CN111128716B - 一种大面积图形自对准的异质集成方法 - Google Patents
一种大面积图形自对准的异质集成方法 Download PDFInfo
- Publication number
- CN111128716B CN111128716B CN202010143372.5A CN202010143372A CN111128716B CN 111128716 B CN111128716 B CN 111128716B CN 202010143372 A CN202010143372 A CN 202010143372A CN 111128716 B CN111128716 B CN 111128716B
- Authority
- CN
- China
- Prior art keywords
- microstructure silicon
- substrate
- microstructure
- silicon
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 67
- 230000010354 integration Effects 0.000 title claims abstract description 26
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 90
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 90
- 239000010703 silicon Substances 0.000 claims abstract description 90
- 239000000758 substrate Substances 0.000 claims abstract description 79
- 230000008569 process Effects 0.000 claims abstract description 45
- 238000005530 etching Methods 0.000 claims abstract description 36
- 238000012546 transfer Methods 0.000 claims abstract description 24
- 238000010023 transfer printing Methods 0.000 claims abstract description 22
- 230000008878 coupling Effects 0.000 claims abstract description 21
- 238000010168 coupling process Methods 0.000 claims abstract description 21
- 238000005859 coupling reaction Methods 0.000 claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 claims abstract description 10
- 239000002390 adhesive tape Substances 0.000 claims description 23
- 239000004205 dimethyl polysiloxane Substances 0.000 claims description 15
- 229920000435 poly(dimethylsiloxane) Polymers 0.000 claims description 15
- 238000001020 plasma etching Methods 0.000 claims description 14
- -1 polydimethylsiloxane Polymers 0.000 claims description 14
- 238000001259 photo etching Methods 0.000 claims description 11
- 238000001039 wet etching Methods 0.000 claims description 10
- 239000008367 deionised water Substances 0.000 claims description 6
- 229910021641 deionized water Inorganic materials 0.000 claims description 6
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 6
- 238000002791 soaking Methods 0.000 claims description 5
- 229910017855 NH 4 F Inorganic materials 0.000 claims description 4
- 239000007787 solid Substances 0.000 claims description 4
- 229910002601 GaN Inorganic materials 0.000 claims description 3
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 3
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 claims description 3
- 229910001195 gallium oxide Inorganic materials 0.000 claims description 3
- 239000000853 adhesive Substances 0.000 claims description 2
- 230000001070 adhesive effect Effects 0.000 claims description 2
- 229910003460 diamond Inorganic materials 0.000 claims description 2
- 239000010432 diamond Substances 0.000 claims description 2
- 239000000243 solution Substances 0.000 claims 9
- 239000011259 mixed solution Substances 0.000 claims 1
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 7
- 238000005516 engineering process Methods 0.000 abstract description 5
- 235000013870 dimethyl polysiloxane Nutrition 0.000 description 11
- 239000000463 material Substances 0.000 description 8
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 6
- 239000010408 film Substances 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 238000011161 development Methods 0.000 description 2
- 238000001534 heteroepitaxy Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000003749 cleanliness Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- CXQXSVUQTKDNFP-UHFFFAOYSA-N octamethyltrisiloxane Chemical compound C[Si](C)(C)O[Si](C)(C)O[Si](C)(C)C CXQXSVUQTKDNFP-UHFFFAOYSA-N 0.000 description 1
- 238000004987 plasma desorption mass spectroscopy Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Weting (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明公开了一种大面积图形自对准的异质集成方法，主要解决现有基于转印技术的异质集成工艺会使被转印物之间的位置产生偏差的问题。其实现方案是：在SOI基片上形成微结构硅阵列；刻蚀掉微结构硅阵列以外暴露的埋氧化层；在微结构硅图形边缘制作光刻胶定位锚；完全刻蚀掉SOI基片的埋氧化层；将转印媒介与SOI基片先耦合再进行剥离，以在转印媒介上获取SOI基片上的微结构硅阵列；转印媒介将微结构硅阵列释放至接收基片上；在获取微结构硅的接收基片上刻蚀出自对准的微结构硅图形，完成无偏差的自对准异质集成。本发明优化了转印异质集成的工艺，增强了转印技术的可靠性，从而提高器件的良率与性能，可用于异质集成芯片的制作。
Description
技术领域
本发明属于半导体技术领域，特别涉及一种异质集成方法，可用于在单颗芯片上制造各种不同功能的器件。
技术背景
在后摩尔定律的时代背景下，通过传统的缩小晶体管尺寸的方式来提高集成度变得非常困难，因此异质集成的理念逐渐被人们所重视。尤其是单片异质集成备受关注，且有诸多报道阐述其发展与突破。单片异质集成的含义就是将不同材料集成在单颗芯片上制造各种不同功能的器件，以增加芯片的集成度与芯片的功能性。例如，氮化镓和氧化镓材料可用于制作功率器件；砷化镓材料可用于制作高频器件；硅材料可用于制作数字控制电路等。现阶段，实现异质集成有三类方法：(1)异质外延法，即在基片上外延生长异质材料的方法；(2)晶圆键合法，即将不同材料的基片通过键合的方式集成在一起的方法；(3)转移印刷法，即将纳米或亚微米级的薄膜材料转印到其他任意基片上的方法。异质外延法对材料间的晶格匹配要求较高，若晶格失配度较大，则无法外延出优质的异质材料，因此其应用的局限性很大。晶圆键合法对晶圆平整度与环境洁净度均有较高要求，且过程复杂，工艺难度大，因此其应用的局限性也很大。而转印法则对材料间的晶格匹配无要求，且其成本低、工艺简单，可靠性强，因此被认为是实现异质集成非常有前景的一种方法。
然而，目前的转印方法，如：水溶性胶带转印法、PDMS转印法、热释放胶带转印法等，均存在一个亟需解决的问题，即在转印过程中由于转印媒介存在不可避免的应力与形变，会使被转印物之间的相对位置相对于原位置产生偏差，严重影响了后续工艺的进行，即使是很微小的偏差也会导致最终器件性能的衰退，甚至导致大面积的器件失效，阻碍了大面积异质集成芯片的发展。
发明内容
本发明的目的在于针对上述现有技术的不足，提出一种大面积图形自对准的异质集成方法，以避免被转印物之间的相对位置相对于原位置产生偏差，实现转印物无相对位置偏差的异质集成，保证后续工艺的正常进行，提高器件的良品率。
实现上述目的技术关键是：先采用转印技术将微结构硅阵列转印到接收基片上，再进行自对准刻蚀，其实现步骤如下：
1)采用光刻与反应离子刻蚀工艺，在SOI基片上形成100-200nm厚的微结构硅阵列；
2)采用湿法刻蚀工艺，将含有微结构硅阵列的基片放入BOE(6:1)溶液中浸泡10-15min，刻蚀掉基片上微结构硅以外部分所暴露的埋氧化层；
3)采用光刻工艺，在微结构硅边缘制作定位锚，以防止后续完全刻蚀埋氧化层后微结构硅的位移和脱落；
4)采用湿法刻蚀工艺，将制有锚点的基片放入49％HF溶液中1-2h，完全刻蚀掉埋氧化层，使微结构硅掉落在衬底上,并被锚点固定位置；
5)将转印媒介与4)所得基片进行耦合，再将转印媒介与该基片剥离，以使转印媒介获取100-200nm厚的微结构硅，该转印媒介，采用水溶性胶带或聚二甲基硅氧烷或热释放胶带；
6)将带有微结构硅的转印媒介与任意接收基片耦合，并将该耦合体系依照转印媒介的释放方式，将微结构硅进行释放，使微结构硅被转印到接收基片上；
7)采用光刻与反应离子刻蚀工艺，在6)已获得微结构硅的接收基片上刻蚀出自对准最终的微结构硅图形，该图形的边缘比1)形成的微结构硅阵列图形小5-10μm，完成无偏差的自对准异质集成。
本发明与现有技术相比，具有如下优点：
1.本发明所采用的自对准的异质集成工艺，由于将微结构硅转印后，多增加了一步自对准的刻蚀，使得最终的微结构归阵列相比于原设计版图无任何偏差。
2.对比本发明自对准异质集成工艺与传统转印异质集成工艺，本发明从根本上消除了转印所带来的相对位置偏差，增强了转印技术的可靠性，提高了器件的良率与性能，为通过转移印刷法实现异质集成提供了一种可靠的、优化的方案。
附图说明
图1本发明的实现工艺流程示意图。
具体实施方式
参照图1，本发明的实现给出以下三种实施例。
实施例1：利用水溶性胶带转印法转印200nm厚的微结构硅，刻蚀形成自对准图形。
步骤1，在SOI基片上形成微结构硅阵列。
1.1)选取单晶硅薄膜厚度为200nm、埋氧化层厚度为200nm的SOI基片，如图1(a)；
1.2)采用光刻工艺与反应离子刻蚀工艺，并对反应离子刻蚀工艺中使用的刻蚀机设置参数：气体流量BCl3:Cl2＝60：60sccm，刻蚀功率选取150W；在SOI基片的上部刻出微结构硅，如图1(b)。
步骤2，部分刻蚀暴露的埋氧化层。
2.1)称取34.29g的NH4F固体和85.71ml的去离子水，混合成40％的NH4F溶液；选取20ml的40％的HF溶液，再将这两种溶液充分混合，配制成总量为150ml的BOE(6:1)溶液；
2.2)采用湿法刻蚀工艺，将刻出微结构硅阵列的SOI基片放入BOE(6:1)溶液中浸泡15min，刻蚀掉部分暴露的埋氧化层，如图1(c)。
步骤3，制作光刻胶定位锚。
采用光刻工艺，在刻蚀掉暴露的埋氧化层的SOI基片上的微结构硅边缘，制作定位锚，以防止后续完全刻蚀埋氧化层后微结构硅位移、脱落，如图1(d)。
步骤4，完全刻蚀整个埋氧化层。
采用湿法刻蚀工艺，将步骤3所得样品放入49％HF溶液中2h，完全刻蚀掉SOI基片上剩余的埋氧化层，以使微结构硅落在衬底上，如图1(e)。
步骤5，水溶性胶带获取微结构硅阵列。
选用水溶性胶带，将其与步骤4所得样品先进行耦合后，再将两者剥离，使水溶性胶带获取200nm厚的微结构硅阵列，如图1(f)。
步骤6，水溶性胶带释放微结构硅，使微结构硅转印到接收基片上。
6.1)选取氮化镓衬底作为接收基片；
6.2)将获取了微结构硅阵列的水溶性胶带与接收基片相耦合，得到耦合样品，如图1(g)，将耦合样品放入去离子水中浸泡3min，使水溶性胶带溶解；
6.3)将水溶性胶带溶解后的样品放入丙酮中，去除光刻胶定位锚，得到具有200nm厚的微结构硅阵列的接收基片，如图1(h)。
步骤7，刻蚀形成自对准的微结构硅阵列图形。
采用光刻与反应离子刻蚀工艺，在步骤6中所得的接收基片上刻蚀出自对准的最终的微结构硅图形，该图形的边缘比步骤1形成的微结构硅阵列图形小10μm，至此完成无偏差的自对准异质集成，如图1(i)。
实施例2：利用聚二甲基硅氧烷转印法转印150nm厚的微结构硅，刻蚀形成自对准图形。
步骤一，在SOI基片上形成微结构硅阵列。
选取单晶硅薄膜厚度为150nm、埋氧化层厚度为200nm的SOI基片，如图1(a)；
采用光刻工艺与反应离子刻蚀工艺，并对反应离子刻蚀工艺中使用的刻蚀机设置参数：气体流量BCl3:Cl2＝60：60sccm，刻蚀功率选取150W；在SOI基片的上部刻出微结构硅，如图1(b)。
步骤二，部分刻蚀暴露的埋氧化层。
称取34.29g的NH4F固体和85.71ml的去离子水，混合成40％的NH4F溶液；选取20ml的40％的HF溶液，将这两种溶液充分混合，配制成总量为150ml的BOE(6:1)溶液；再采用湿法刻蚀工艺，将刻出微结构硅阵列的SOI基片放入BOE(6:1)溶液中浸泡12min，刻蚀掉部分暴露的埋氧化层，如图1(c)。
步骤三，制作光刻胶定位锚，如图1(d)。
本步骤具体实现与实施例1中步骤3相同。
步骤四，完全刻蚀整个埋氧化层。
采用湿法刻蚀工艺，将步骤三所得样品放入49％HF溶液中1.5h，完全刻蚀掉SOI基片上剩余的埋氧化层，以使微结构硅落在衬底上，如图1(e)。
步骤五，聚二甲基硅氧烷获取微结构硅阵列。
选用聚二甲基硅氧烷，将其与步骤四所得样品先进行耦合后，再将两者剥离，使聚二甲基硅氧烷获取150nm厚的微结构硅阵列，如图1(f)。
步骤六，聚二甲基硅氧烷释放微结构硅，使微结构硅转印到接收基片上。
6a)选取氧化镓衬底作为接收基片，并将该接收基片与上述获取微结构硅阵列的聚二甲基硅氧烷相耦合得到耦合样品，如图1(g)；
6b)将耦合样品的聚二甲基硅氧烷与接收基片以1mm/s的速度进行剥离，使聚二甲基硅氧烷释放微结构硅，从而使微结构硅被接收基片获取，完成转印；
6c)将获取微结构硅的接收基片放入丙酮中，去除光刻胶定位锚，得到具有150nm厚的微结构硅阵列的接收基片，如图1(h)。
步骤七，刻蚀形成自对准的微结构硅阵列图形。
采用光刻与反应离子刻蚀工艺，在步骤六中所得的接收基片上刻蚀出边缘比步骤一形成的微结构硅阵列图形小7μm的自对准最终微结构硅图形，完成无偏差的自对准异质集成，如图1(i)。
实施例3：利用热释放胶带转印法转印100nm厚的微结构硅，刻蚀形成自对准图形。
步骤A，在SOI基片上形成微结构硅阵列。
A1)选取单晶硅薄膜厚度为100nm、埋氧化层厚度为200nm的SOI基片，如图1(a)；
A2)采用光刻工艺与反应离子刻蚀工艺，并对反应离子刻蚀工艺中使用的刻蚀机设置参数：气体流量BCl3:Cl2＝60：60sccm，刻蚀功率选取150W；在SOI基片的上部刻出微结构硅，如图1(b)。
步骤B，部分刻蚀暴露的埋氧化层。
B1)称取34.29g的NH4F固体和85.71ml的去离子水，混合成40％的NH4F溶液；选取20ml的40％的HF溶液，再将这两种溶液充分混合，配制成总量为150ml的BOE(6:1)溶液；
B2)采用湿法刻蚀工艺，将刻出微结构硅阵列的SOI基片放入BOE(6:1)溶液中浸泡10min，刻蚀掉部分暴露的埋氧化层，如图1(c)。
步骤C，制作光刻胶定位锚，如图1(d)，
本步骤具体实现与实施例1中步骤3相同。
步骤D，完全刻蚀整个埋氧化层。
采用湿法刻蚀工艺，将步骤C所得样品放入49％HF溶液中1h，完全刻蚀掉SOI基片上剩余的埋氧化层，以使微结构硅落在衬底上，如图1(e)。
步骤E，热释放胶带获取微结构硅阵列。
选用热释放胶带，将其与步骤D所得样品先进行耦合后，再将两者剥离，使热释放胶带获取100nm厚的微结构硅阵列，如图1(f)。
步骤F，热释放胶带释放微结构硅，使微结构硅转印到接收基片上。
F1)选取金刚石衬底作为接收基片，将该基片与上步获取的微结构硅阵列热释放胶带相耦合，得到耦合样品，如图1(g)
F2)将耦合样品放在130℃的热台上，使热释放胶带胶基受热变性，失去粘性，释放出微结构硅被接收基片获取，完成转印；
F3)将F2获取微结构硅的接收基片放入丙酮中，去除光刻胶定位锚，得到具有100nm厚的微结构硅阵列的接收基片，如图1(h)。
步骤G，刻蚀形成自对准的微结构硅阵列图形。
采用光刻与反应离子刻蚀工艺，在步骤F中所得的接收基片上刻蚀出边缘比步骤A形成的微结构硅阵列图形小5μm的自对准最终微结构硅图形，完成无偏差的自对准异质集成，如图1(i)。
以上描述仅是本发明的三个具体实例，并未构成对本发明的任何限制，显然对于本领域的专业人员来说，在了解了本发明内容和原理后，都可能在不背离本发明原理、结构的情况下，进行形式和细节上的各种修改和改变，但是这些基于本发明思想的修正和改变仍在本发明的权利要求保护范围之内。
Claims (4)
1.一种大面积图形自对准的异质集成方法，其特征在于，包括如下步骤：
1）采用光刻与反应离子刻蚀工艺，在SOI基片上形成100-200nm厚的微结构硅阵列；
2）采用湿法刻蚀工艺，将含有微结构硅阵列的基片放入BOE(6:1)溶液中浸泡10-15min，刻蚀掉基片上微结构硅以外部分所暴露的埋氧化层；
3）采用光刻工艺，在微结构硅边缘制作定位锚，以防止后续完全刻蚀埋氧化层后微结构硅的位移和脱落；
4）采用湿法刻蚀工艺，将制有定位锚的基片放入49%HF溶液中1-2h，完全刻蚀掉埋氧化层，使微结构硅掉落在衬底上,并被定位锚固定位置；
5）将转印媒介与4）所得基片进行耦合，再将转印媒介与该基片剥离，以使转印媒介获取100-200nm厚的微结构硅，该转印媒介，采用水溶性胶带或聚二甲基硅氧烷或热释放胶带；
6）将带有微结构硅的转印媒介与氮化镓衬底、氧化镓衬底或金刚石衬底的接收基片耦合，并将该耦合体系依照转印媒介的释放方式，将微结构硅进行释放，使微结构硅被转印到接收基片上；
7）采用光刻与反应离子刻蚀工艺，在6）已获得微结构硅的接收基片上刻蚀出自对准最终的微结构硅图形，该图形的边缘比1）形成的微结构硅阵列图形小5-10μm，完成无偏差的自对准异质集成。
2.根据权利要求书1所述的方法，其中7）中的反应离子刻蚀工艺，其参数设置为：气体流量BCl3:Cl2=60：60sccm，刻蚀功率选取150W。
3.根据权利要求书1所述的方法，其中2）中的BOE溶液，是由NH4F溶液与HF溶液的按照比例为6:1配置的混合溶液，其配制过程如下：
首先，称取34.29g的NH4F固体和85.71ml的去离子水，混合成40%的NH4F溶液；
然后，选取20ml的40%的HF溶液，将这两种溶液充分混合，配制出总量为140ml的BOE溶液。
4.根据权利要求书1所述的方法，其中6）中的转印媒介的释放方式，依据媒介的不同而不同：
对于水溶性胶带这种转印媒介，是将6）中的耦合体系放入去离子水中，使水溶性胶带溶解，释放微结构硅，从而使微结构硅被接收基片获取，完成转印；
对于聚二甲基硅氧烷这种转印媒介，是将6）中的耦合体系的聚二甲基硅氧烷与接收基片以1mm/s的速度进行剥离，使聚二甲基硅氧烷释放微结构硅，从而使微结构硅被接收基片获取，完成转印；
对于热释放胶带这种转印媒介，是将6）中的耦合体系放在130℃的热台上，使热释放胶带胶基受热变性，失去粘性，释放微结构硅，从而使微结构硅被接收基片获取，完成转印。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911118443 | 2019-11-15 | ||
| CN201911118443X | 2019-11-15 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111128716A CN111128716A (zh) | 2020-05-08 |
| CN111128716B true CN111128716B (zh) | 2023-10-17 |
Family
ID=70493483
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010143372.5A Active CN111128716B (zh) | 2019-11-15 | 2020-03-04 | 一种大面积图形自对准的异质集成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111128716B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113264499A (zh) * | 2021-04-09 | 2021-08-17 | 东南大学 | 一种基于水溶性聚丙烯酸的微纳基底转印方法 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101027765A (zh) * | 2004-11-20 | 2007-08-29 | 国际商业机器公司 | 形成共面晶片级芯片封装的方法 |
| CN102403308A (zh) * | 2010-09-13 | 2012-04-04 | 上海新储集成电路有限公司 | 一种不对称多芯片系统级集成封装器件及其封装方法 |
| CN103500716A (zh) * | 2013-10-08 | 2014-01-08 | 华进半导体封装先导技术研发中心有限公司 | 一种芯片键合对准方法 |
| CN106029907A (zh) * | 2014-03-28 | 2016-10-12 | 英特尔公司 | 用于dna测序的自对准和可缩放的纳米间隙后处理 |
| CN107112207A (zh) * | 2014-10-14 | 2017-08-29 | 东京毅力科创株式会社 | 使用嵌段共聚物的定向自组装的自对准图案化 |
| CN109065689A (zh) * | 2018-07-18 | 2018-12-21 | 易美芯光（北京）科技有限公司 | 一种Micro LED封装结构及其制备方法 |
| CN109155340A (zh) * | 2015-12-21 | 2019-01-04 | 文和文森斯设备公司 | 微结构增强吸收光敏器件 |
| CN109786376A (zh) * | 2019-01-11 | 2019-05-21 | 西安电子科技大学 | 基于单片异质集成的Cascode结构GaN高电子迁移率晶体管及制作方法 |
| CN109950142A (zh) * | 2019-03-24 | 2019-06-28 | 西安电子科技大学 | 无需助粘剂的瞬态胶带转印方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070105320A1 (en) * | 2005-08-31 | 2007-05-10 | Xiao ("Charles") Yang | Method and Structure of Multi-Surface Transistor Device |
| US9947688B2 (en) * | 2011-06-22 | 2018-04-17 | Psemi Corporation | Integrated circuits with components on both sides of a selected substrate and methods of fabrication |
| US8822309B2 (en) * | 2011-12-23 | 2014-09-02 | Athenaeum, Llc | Heterogeneous integration process incorporating layer transfer in epitaxy level packaging |
| US10367031B2 (en) * | 2016-09-13 | 2019-07-30 | Imec Vzw | Sequential integration process |
-
2020
- 2020-03-04 CN CN202010143372.5A patent/CN111128716B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101027765A (zh) * | 2004-11-20 | 2007-08-29 | 国际商业机器公司 | 形成共面晶片级芯片封装的方法 |
| CN102403308A (zh) * | 2010-09-13 | 2012-04-04 | 上海新储集成电路有限公司 | 一种不对称多芯片系统级集成封装器件及其封装方法 |
| CN103500716A (zh) * | 2013-10-08 | 2014-01-08 | 华进半导体封装先导技术研发中心有限公司 | 一种芯片键合对准方法 |
| CN106029907A (zh) * | 2014-03-28 | 2016-10-12 | 英特尔公司 | 用于dna测序的自对准和可缩放的纳米间隙后处理 |
| CN107112207A (zh) * | 2014-10-14 | 2017-08-29 | 东京毅力科创株式会社 | 使用嵌段共聚物的定向自组装的自对准图案化 |
| CN109155340A (zh) * | 2015-12-21 | 2019-01-04 | 文和文森斯设备公司 | 微结构增强吸收光敏器件 |
| CN109065689A (zh) * | 2018-07-18 | 2018-12-21 | 易美芯光（北京）科技有限公司 | 一种Micro LED封装结构及其制备方法 |
| CN109786376A (zh) * | 2019-01-11 | 2019-05-21 | 西安电子科技大学 | 基于单片异质集成的Cascode结构GaN高电子迁移率晶体管及制作方法 |
| CN109950142A (zh) * | 2019-03-24 | 2019-06-28 | 西安电子科技大学 | 无需助粘剂的瞬态胶带转印方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111128716A (zh) | 2020-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100487885C (zh) | 一种绝缘体上硅的制作方法 | |
| US20140099771A1 (en) | Reverse Tone STI Formation | |
| CN110610936B (zh) | 基于键合的单片异质集成Cascode氮化镓高迁移率晶体管及制作方法 | |
| JP2008521214A (ja) | 半導体ウエハの薄型化 | |
| US20080006849A1 (en) | Fabricating method of nitride semiconductor substrate and composite material substrate | |
| TWI787859B (zh) | 用於在陶瓷基板上整合元素及複合半導體的方法及系統 | |
| CN109950142B (zh) | 无需助粘剂的瞬态胶带转印方法 | |
| US20230411205A1 (en) | Method for fabricating a strained semiconductor-on-insulator substrate | |
| WO2015109456A1 (zh) | Soi衬底制备方法和soi衬底 | |
| TW201911452A (zh) | 半導體晶片背面圖案與正面圖案精確對準的方法 | |
| CN111128716B (zh) | 一种大面积图形自对准的异质集成方法 | |
| JPH07221086A (ja) | 半導体素子のフィールド酸化膜形成方法 | |
| CN209880627U (zh) | 基于晶圆键合技术的Ⅲ-Ⅴ/Si异质结构 | |
| CN110752218A (zh) | 一种多层soi及其制备方法 | |
| US20190228967A1 (en) | Structure comprising single-crystal semiconductor islands and process for making such a structure | |
| US20110049517A1 (en) | Bipolar transistor | |
| CN108063112B (zh) | 一种局部化soi区域制造方法 | |
| US20030171008A1 (en) | Method for aligning structures on a semiconductor substrate | |
| WO2010022814A1 (en) | Stiffening layers for the relaxation of strained layers | |
| TWI241651B (en) | Semiconductor etch speed modification | |
| CN114823479A (zh) | 一种Si基SiC晶圆及其制备方法 | |
| CN102610490A (zh) | 一种用于超级结的沟槽制造方法 | |
| JP3189055B2 (ja) | 化合物半導体装置用ウエハ及びその製造方法 | |
| TWI751570B (zh) | 半導體基板及其形成方法 | |
| US11688601B2 (en) | Obtaining a clean nitride surface by annealing |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |