CN117080070A - 一种增强型的氮化镓hemt及其制造方法 - Google Patents
一种增强型的氮化镓hemt及其制造方法 Download PDFInfo
- Publication number
- CN117080070A CN117080070A CN202311165126.XA CN202311165126A CN117080070A CN 117080070 A CN117080070 A CN 117080070A CN 202311165126 A CN202311165126 A CN 202311165126A CN 117080070 A CN117080070 A CN 117080070A
- Authority
- CN
- China
- Prior art keywords
- layer
- gan
- gallium nitride
- algan
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910002601 GaN Inorganic materials 0.000 title claims abstract description 107
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 title claims abstract description 38
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 37
- 229910002704 AlGaN Inorganic materials 0.000 claims description 54
- 238000002161 passivation Methods 0.000 claims description 34
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 20
- 238000005530 etching Methods 0.000 claims description 19
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 claims description 16
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 11
- 229910052681 coesite Inorganic materials 0.000 claims description 10
- 229910052906 cristobalite Inorganic materials 0.000 claims description 10
- 239000000377 silicon dioxide Substances 0.000 claims description 10
- 235000012239 silicon dioxide Nutrition 0.000 claims description 10
- 229910052682 stishovite Inorganic materials 0.000 claims description 10
- 229910052905 tridymite Inorganic materials 0.000 claims description 10
- 238000011065 in-situ storage Methods 0.000 claims description 8
- 238000005516 engineering process Methods 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 3
- 238000005137 deposition process Methods 0.000 claims description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 3
- 230000005533 two-dimensional electron gas Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 4
- 238000000354 decomposition reaction Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical group [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
- H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明涉及晶体管技术领域，公开了一种增强型的氮化镓HEMT及其制造方法，本发明的制造方法中通过在MOCVD反应器中对p‑GaN层进行在位刻蚀，从而形成栅极，而不是利用干法刻蚀的方式刻蚀p‑GaN层，由于没有等离子体的轰击作用，这种高温分解对p‑GaN层的侧壁损伤小，能保证器件一致性和避免器件性能劣化。
Description
技术领域
本发明涉及晶体管技术领域，具体涉及一种增强型的氮化镓HEMT及其制造方法。
背景技术
随着半导体技术的发展，AlGaN/GaN异质结高电子迁移率晶体管(HEMT)因其具有高电子迁移率、高临界击穿电压和高电子饱和速度等优异特性，成为下一代电力电子和射频领域的理想器件。另外，相对于采用碳化硅(SiC)的晶体管，GaN可以与AlGaN形成AlGaN/GaN异质结构。GaN与AlGaN的极化效应可以在异质结的界面上诱导出一层高密度的电子，这被称为二维电子气(2DEG)。这层二维电子气的密度高达1×1013cm-2，并且可以根据AlGaN势垒层的厚度和浓度进行调整。此外，由于二维电子气形成不需要额外掺杂，再加上高密度二维电子气的强屏蔽效应，能使电子迁移率最高能达到2200cm-2/V·s。
目前，在HEMT制造时，会通过干法刻蚀的方式刻蚀PGaN层，从而形成控制栅，但是这种制造方式在实际使用时存在以下缺陷：
首先刻蚀偏差会导致同批次下器件与器件、批次与批次之间的均匀性和一致性较差；
其次，由等离子体刻蚀对材料表面造成损伤，形成粗糙的表面、缺陷和悬挂键等也会对器件的性能和可靠性造成影响，尤其AlGaN势垒层对缺陷和陷阱格外敏感；
最后通过凹槽工艺实现薄势垒会导致引入晶格损伤，劣化器件特性。
发明内容
鉴于背景技术的不足，本发明提供了一种增强型的氮化镓HEMT及其制造方法，所有解决的技术问题是现有HEMT器件在制造时通过干法刻蚀的方式来刻蚀p-GaN层，会影响器件的一致性和器件性能。
为解决以上技术问题，第一方面，本发明提供了一种增强型的氮化镓HEMT，包括从下往上依次堆叠的GaN层、AlN层和AlGaN层，所述AlGaN层的顶面设有栅p-GaN层。
在第一方面的某种实施方式中，所述栅p-GaN层的顶面设有栅掩膜层，所述栅掩膜层的材料为SiO2或者Si3N4。
在第一方面的某种实施方式中，所述第一外延层和栅掩膜层上设有第一钝化层，所述第一外延层的材质为AlN或AlGaN。
在第一方面的某种实施方式中，所述第一外延层和栅掩膜层上设有第一钝化层。
在第一方面的某种实施方式中，所述p-GaN层的表面设有第二钝化层，所述第二钝化层的材料为SiO2或者Si3N4，所述AlGaN层的顶面设有第二外延层，所述第二外延层的材料为AlN。
第二方面，本发明还提供了一种增强型的氮化镓HEMT的制造方法，用于制造上述的增强型的氮化镓HEMT，包括以下步骤：
S1：在MOCVD反应器中生长HEMT器件结构，所述HEMT器件结构包括从下往上依次层叠的GaN层、AlN层、AlGaN层和p-GaN介质层；
S2：通过PECVD沉积工艺在所述p-GaN介质层的顶面沉积掩膜层；
S3：对所述掩膜层进行选择性刻蚀得到栅掩膜层；
S4：在MOCVD反应器中对p-GaN介质层进行在位刻蚀，形成栅p-GaN层。
在第二方面的某种实施方式中，在步骤S4中，在MOCVD反应器中的温度在1000℃～1050℃时向MOCVD反应器中通入H2和NH3，从而对p-GaN介质层进行在位刻蚀。
在第二方面的某种实施方式中，在执行完步骤S4后执行步骤S5，步骤S5如下：
S5：通过自动对准技术在栅p-GaN层的侧面和AlGaN层生长第一外延层，所述第一外延层的材质为AlN或AlGaN；
在执行完步骤S5后执行步骤S6，步骤S6如下：
S6：在所述第一外延层和栅掩膜层上制作第一钝化层，所述第一钝化层的材料为Si3N4。
在第二方面的某种实施方式中，在执行完步骤S4后执行步骤S5，步骤S5如下：
S5：在所述AlGaN层和掩膜层上制作钝化层，所述钝化层的材料为Si3N4。
第三方面，本发明还提供了另一种增强型的氮化镓HEMT的制造方法，用于制造上述的增强型的氮化镓HEMT，包括以下步骤：
S1：提供氮化镓HEMT器件结构，所述氮化镓HEMT器件结构包括从下往上依次层叠的GaN层、AlN层、AlGaN层和栅p-GaN层；
S2：在所述栅p-GaN层的表面制造第二钝化层，所述第二钝化层的材料为SiO2或者Si3N4；
S3：在所述AlGaN层的顶面制造第二外延层，所述第二外延层的材料为AlN。
本发明与现有技术相比所具有的有益效果是：本发明的制造方法中通过在MOCVD反应器中对p-GaN介质层进行高温分解，从而形成栅p-GaN层，而不是利用干法刻蚀的方式刻蚀p-GaN介质层，由于没有等离子体的轰击作用，这种高温分解对p-GaN介质层的侧壁损伤小，能保证器件一致性和避免器件性能劣化；
另外在使用H2和NH3对p-GaN介质层进行在位刻蚀时，当刻蚀到AlGaN层时，能去除AlGaN层中的Ga原子，进而形成高Al组分的AlGaN层，而高Al组分的AlGaN层能引入更高的二维电子气浓度和较低的导通电阻；除此之外高Al组分的AlGaN层会阻挡刻蚀AlGaN层，从而不用制造阻挡刻蚀的停止层。
附图说明
图1为实施例中本发明的氮化镓HEMT器件的结构示意图；
图2为在图1结构中制造完掩膜层的结构示意图；
图3为在图2结构中制造完外延层的结构示意图；
图4为在图3结构中制造完钝化层的结构示意图；
图5为在图1结构中制造完第二钝化层、第三钝化层和第二外延层的结构示意图；
图6为本发明方法中生长的HEMT器件结构的示意图；
图7为在图6结构中制造完掩膜层的结构示意图。
具体实施方式
本申请的说明性实施例包括但不限于一种增强型的氮化镓HEMT及其制造方法。
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
在本申请使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。在本申请和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。“包括”或者“包含”等类似词语意指出现在“包括”或者“包含”前面的元件或者物件涵盖出现在“包括”或者“包含”后面列举的元件或者物件及其等同，并不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而且可以包括电性的连接，不管是直接的还是间接的。
应当理解，尽管在本申请可能采用术语第一、第二、第三等来描述各种信息，但这些信息不应限于这些术语。这些术语仅用来将同一类型的信息彼此区分开。例如，在不脱离本申请范围的情况下，第一信息也可以被称为第二信息，类似地，第二信息也可以被称为第一信息。取决于语境，如在此所使用的词语“如果”可以被解释成为“在......时”或“当......时”或“响应于确定”。
在现有HEMT器件的制造方法中，大多通过干法刻蚀的方式来刻蚀p-GaN层，但是这种干法刻蚀的方式会损伤最后刻蚀形成的p-GaN层的侧壁，从而影响器件的一致性和性能。基于此，本发明提供了一种增强型的氮化镓HEMT及其制造方法。
如图1所示，一种增强型的氮化镓HEMT，包括从下往上依次堆叠的GaN层1、AlN层2和AlGaN层3，AlGaN层3的顶面设有栅p-GaN层4。
参照图2，栅p-GaN层4的顶面设有栅掩膜层5，栅掩膜层5的材料为SiO2或者Si3N4，栅p-GaN层4为梯型形状。
对于HEMT器件，器件的导通电阻是影响设备效率和使用寿命的重要因素，器件的导通电阻越小，工作时的损耗就越低，设备的效率和使用寿命都会得到提升，因此降低器件的导通电阻也是其一种改进方向。另外正常情况下，当导通电阻减低时，器件的阈值电压也会随之减低，但是器件的阈值电压降低同样会影响器件的性能，因此在降低器件的导通电阻时不能影响器件的阈值电压。
基于上述考虑，如图3所示，本实施例中，栅p-GaN层4的侧面和AlGaN层3上设有第一外延层6，第一外延层6的材质为AlN或AlGaN。
对于图3所示结构，通过在栅p-GaN层4的侧面和AlGaN层3上设置第一外延层6，可以进一步增加二维电子气浓度，从而降低器件的导通电阻，另外栅p-GaN层4下方没有第一外延层6，因此图3所示结构的阈值电压不受影响。
本实施例中，如图4所示，第一外延层6和栅掩膜层5上设有第一钝化层7。在实际使用时，通过第一钝化层7可以提升栅p-GaN层4作为介质栅的可靠性。
另外，本实施例中，通过图5所示结构同样能在不影响阈值电压时降低器件的导通电阻，具体地，在图5中，栅p-GaN层4的表面设有第二钝化层8，第二钝化层8的材料为SiO2或者Si3N4，AlGaN层3的顶面设有第二外延层10，第二外延层10的材料为AlN。
对于图5所示结构，通过在栅p-GaN层4的表面设置第二钝化层8，以及在AlGaN层3的顶面设置第二外延层10同样可以增加二维电子气浓度，在不影响器件阈值电压时降低器件的导通电阻。
另外，本发明还提供了一种增强型的氮化镓HEMT的制造方法，用于制造上述的增强型的氮化镓HEMT，包括以下步骤：
S1：在MOCVD反应器中生长HEMT器件结构，其中HEMT器件结构的示意图如图6所示，氮化镓HEMT器件结构包括从下往上依次层叠的GaN层1、AlN层2、AlGaN层3和p-GaN介质层11。
S2：通过PECVD沉积工艺在p-GaN介质层11的顶面沉积掩膜层12；沉积完掩膜层12的结构如图7所示，其中掩膜层12的材料掩膜层5的材料为SiO2或者Si3N4。
S3：对掩膜层12进行选择性刻蚀得到栅掩膜层5。
S4：在MOCVD反应器中对p-GaN介质层4进行在位刻蚀，形成栅p-GaN层4。执行完步骤S4后的器件结构如图2所示。
具体地，本实施例中，在步骤S4中，在MOCVD反应器中的温度在1000℃～1050℃之间、压力在60～500torr之间时，向MOCVD反应器中通入H2和NH3，从而对p-GaN介质层11进行在位刻蚀。其中H2流量在160～220slm之间。NH3的流量在0.3slm～10slm之间。另外由于刻蚀GaN是个可逆过程，因此可以向MOCVD反应器中通入TMGa来进行修复，其中TMGa流量小于20sccm。而通过本发明步骤S4可以让刻蚀速率大于再生速率，从而实现p-GaN介质层4的在位刻蚀。
具体地，本实施例中，在执行完步骤S4后执行步骤S5，步骤S5如下：
S5：通过自动对准技术在栅p-GaN层4的侧面和AlGaN层3生长第一外延层6，第一外延层6的材质为AlN或AlGaN。
在实际使用时，通过步骤S5来制造第一外延层6可以提高二维电子气浓度，在不影响器件阈值电压时降低器件的导通电阻。
具体地，本实施例中，在执行完步骤S5后执行步骤S6，步骤S6如下：
S6：在第一外延层6和栅掩膜层5上制作第一钝化层7，第一钝化层7的材料为Si3N4。制作完第一钝化层7的结构如图4所示。
另外，在某种实施方式中，在执行完步骤S4后，在MOCVD反应器中直接在栅掩膜层5和AlGaN层3制造第一钝化层7。此高质量的第一钝化层7钝化栅掩膜层5和AlGaN层3表面有助于提高栅p-GaN层4的可靠性，保护AlGaN势垒表面，而不需要离开MOCVD反应器，该工艺简单、可控。
本发明的制造方法中通过在MOCVD反应器中对p-GaN介质层11进行高温分解，从而形成栅p-GaN层4，而不是利用干法刻蚀的方式刻蚀p-GaN介质层11，由于没有等离子体的轰击作用，这种高温分解对p-GaN介质层11的侧壁损伤小，能保证器件一致性和避免器件性能劣化；
另外在使用H2和NH3对p-GaN介质层11进行在位刻蚀时，当刻蚀到AlGaN层时，能去除AlGaN层中的Ga原子，进而形成高Al组分的AlGaN层，而高Al组分的AlGaN层能引入更高的二维电子气浓度和较低的导通电阻；除此之外高Al组分的AlGaN层会阻挡刻蚀AlGaN层，从而不用制造阻挡刻蚀的停止层。
另外，本实施例中，本发明还提供了另一种增强型的氮化镓HEMT的制造方法，用于制造图5所示的增强型的氮化镓HEMT，包括以下步骤：
S1：提供氮化镓HEMT器件结构，氮化镓HEMT器件结构的示意图如图1所示，包括从下往上依次层叠的GaN层1、AlN层2、AlGaN层3和栅p-GaN层4。
对于步骤S1，可以由前述的一种增强型的氮化镓HEMT的制造方法来制造图1所示的结构，也可以由其它现有制造技术来制造图1所示的HEMT器件结构，这里并不做限制。
S2：在栅p-GaN层4的表面制造第二钝化层8，第二钝化层8的材料为SiO2或者Si3N4；
S3：在AlGaN层3的顶面制造第二外延层10，第二外延层10的材料为AlN。
在实际使用时，通过此步骤S2和S3可以使制造出的器件在不影响阈值电压时降低导通电阻。
上述依据本发明为启示，通过上述的说明内容，相关工作人员完全可以在不偏离本项发明技术思想的范围内，进行多样的变更以及修改。本项发明的技术性范围并不局限于说明书上的内容，必须要根据权利要求范围来确定其技术性范围。
Claims (10)
1.一种增强型的氮化镓HEMT，其特征在于，包括从下往上依次堆叠的GaN层、AlN层和AlGaN层，所述AlGaN层的顶面设有栅p-GaN层。
2.根据权利要求1所述的一种增强型的氮化镓HEMT，其特征在于，所述栅p-GaN层的顶面设有栅掩膜层，所述栅掩膜层的材料为SiO2或者Si3N4。
3.根据权利要求1或2所述的一种增强型的氮化镓HEMT，其特征在于，所述栅p-GaN层的侧面和AlGaN层上设有第一外延层，所述第一外延层的材质为AlN或AlGaN。
4.根据权利要求3所述的一种增强型的氮化镓HEMT，其特征在于，所述第一外延层和栅掩膜层上设有第一钝化层。
5.根据权利要求1所述的一种增强型的氮化镓HEMT，其特征在于，所述p-GaN层的表面设有第二钝化层，所述第二钝化层的材料为SiO2或者Si3N4，所述AlGaN层的顶面设有第二外延层，所述第二外延层的材料为AlN。
6.一种增强型的氮化镓HEMT的制造方法，用于制造权利要求1所述的增强型的氮化镓HEMT，其特征在于，包括以下步骤：
S1：在MOCVD反应器中生长HEMT器件结构，所述HEMT器件结构包括从下往上依次层叠的GaN层、AlN层、AlGaN层和p-GaN介质层；
S2：通过PECVD沉积工艺在所述p-GaN介质层的顶面沉积掩膜层；
S3：对所述掩膜层进行选择性刻蚀得到栅掩膜层；
S4：在MOCVD反应器中对p-GaN介质层进行在位刻蚀，形成栅p-GaN层。
7.根据权利要求6所述的一种增强型的氮化镓HEMT的制造方法，其特征在于，在步骤S4中，在MOCVD反应器中的温度在1000℃～1050℃时向MOCVD反应器中通入H2和NH3，从而对p-GaN介质层进行在位刻蚀。
8.根据权利要求7所述的一种增强型的氮化镓HEMT的制造方法，其特征在于，在执行完步骤S4后执行步骤S5，步骤S5如下：
S5：通过自动对准技术在p-GaN层的侧面和AlGaN层生长第一外延层，所述第一外延层的材质为AlN或AlGaN；
在执行完步骤S5后执行步骤S6，步骤S6如下：
S6：在所述外延层和栅掩膜层上制作第一钝化层，所述钝化层的材料为Si3N4。
9.根据权利要求6所述的一种增强型的氮化镓HEMT的制造方法，其特征在于，在执行完步骤S4后执行步骤S5，步骤S5如下：
S5：在所述AlGaN层和栅掩膜层上制作第一钝化层，所述第一钝化层的材料为Si3N4。
10.一种增强型的氮化镓HEMT的制造方法，用于制造权利要求5所述的增强型的氮化镓HEMT，其特征在于，包括以下步骤：
S1：提供氮化镓HEMT器件结构，所述氮化镓HEMT器件结构包括从下往上依次层叠的GaN层、AlN层、AlGaN层和栅p-GaN层；
S2：在所述栅p-GaN层的表面制造第二钝化层，所述第二钝化层的材料为SiO2或者Si3N4；
S3：在所述AlGaN层的顶面制造第二外延层，所述第二外延层的材料为AlN。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311165126.XA CN117080070A (zh) | 2023-09-11 | 2023-09-11 | 一种增强型的氮化镓hemt及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311165126.XA CN117080070A (zh) | 2023-09-11 | 2023-09-11 | 一种增强型的氮化镓hemt及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117080070A true CN117080070A (zh) | 2023-11-17 |
Family
ID=88715309
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311165126.XA Pending CN117080070A (zh) | 2023-09-11 | 2023-09-11 | 一种增强型的氮化镓hemt及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117080070A (zh) |
-
2023
- 2023-09-11 CN CN202311165126.XA patent/CN117080070A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110190116B (zh) | 一种高阈值电压常关型高电子迁移率晶体管及其制备方法 | |
| CN110112215B (zh) | 兼具栅介质与刻蚀阻挡功能结构的功率器件及制备方法 | |
| JP2016139781A (ja) | エンハンスメント型高電子移動度トランジスタおよびその製作方法 | |
| CN111916351A (zh) | 半导体器件及其制备方法 | |
| JP2007165431A (ja) | 電界効果型トランジスタおよびその製造方法 | |
| CN111223777B (zh) | GaN基HEMT器件及其制作方法 | |
| JP6882503B2 (ja) | 高ブレークダウン電圧の窒化ガリウム系高電子移動度トランジスタおよびその形成方法 | |
| US11430875B2 (en) | Method for manufacturing transistor | |
| CN113054002B (zh) | 一种增强型高迁移率氮化镓半导体器件及其制备方法 | |
| CN105244377A (zh) | 一种基于硅衬底的hemt器件及其制造方法 | |
| CN210429824U (zh) | 一种增强型AlN/AlGaN/GaN HEMT器件 | |
| CN112713188B (zh) | 一种GaN基增强型MIS-HEMT器件及其制备方法 | |
| CN113937155A (zh) | 一种组份渐变复合势垒层hemt器件及其制备方法 | |
| CN110880533A (zh) | 基于超晶格结构的异质结、增强型hemt器件及其制作方法 | |
| CN109300974B (zh) | 一种非极性InAlN/GaN高电子迁移率晶体管及制备方法 | |
| KR20150000753A (ko) | 질화물 반도체 소자 및 그 제조 방법 | |
| CN116387246A (zh) | p-GaN增强型MIS-HEMT器件及其制备方法 | |
| CN106910770B (zh) | 氮化镓基反相器芯片及其形成方法 | |
| CN212380426U (zh) | 一种二维AlN/GaN HEMT射频器件 | |
| CN117080070A (zh) | 一种增强型的氮化镓hemt及其制造方法 | |
| CN107170809B (zh) | 一种基于自对准工艺的GaNHEMT器件及其制造方法 | |
| CN108695383B (zh) | 实现高频mis-hemt的方法及mis-hemt器件 | |
| CN108695156B (zh) | 改善iii族氮化物mis-hemt欧姆接触的方法及mis-hemt器件 | |
| CN205177851U (zh) | 一种基于硅衬底的hemt器件 | |
| CN111430238B (zh) | 提高二维电子气的GaN器件结构的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |