CN110880533A - 基于超晶格结构的异质结、增强型hemt器件及其制作方法 - Google Patents

基于超晶格结构的异质结、增强型hemt器件及其制作方法 Download PDF

Info

Publication number
CN110880533A
CN110880533A CN201811040406.7A CN201811040406A CN110880533A CN 110880533 A CN110880533 A CN 110880533A CN 201811040406 A CN201811040406 A CN 201811040406A CN 110880533 A CN110880533 A CN 110880533A
Authority
CN
China
Prior art keywords
layer
algan
ingan
superlattice structure
heterojunction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811040406.7A
Other languages
English (en)
Other versions
CN110880533B (zh
Inventor
徐峰
于国浩
李军帅
邓旭光
张丽
宋亮
范亚明
张宝顺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Institute of Nano Tech and Nano Bionics of CAS
Original Assignee
Suzhou Institute of Nano Tech and Nano Bionics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Institute of Nano Tech and Nano Bionics of CAS filed Critical Suzhou Institute of Nano Tech and Nano Bionics of CAS
Priority to CN201811040406.7A priority Critical patent/CN110880533B/zh
Publication of CN110880533A publication Critical patent/CN110880533A/zh
Application granted granted Critical
Publication of CN110880533B publication Critical patent/CN110880533B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种基于超晶格结构的异质结、增强型HEMT器件及其制作方法。所述基于超晶格结构的异质结包括第一半导体层和第二半导体层,在所述第一半导体层和第二半导体层之间形成有二维电子气,所述第一半导体层为AlxInyGa1‑x‑yN势垒层,其中,x/y=3.1~4.7;所述AlxInyGa1‑x‑yN势垒层包括一个以上AlGaN/InGaN超晶格结构,所述AlGaN/InGaN超晶格结构包括叠层设置的AlGaN层和InGaN层;所述第二半导体层为GaN沟道层。本发明实施例采用的AlGaN/InGaN超晶格各子层厚度均低于其临界弛豫厚度,使得超晶格AlGaN、InGaN子层相对GaN沟道层分别处于张应变、压应变状态,能够作为应力补偿结构形成与GaN沟道层完全匹配的平衡晶格,有效补偿晶格失配应力,显著减小由失配应变引起的位错缺陷密度,进而抑制AlxInyGa1‑x‑yN/GaN异质结中的逆压电效应。

Description

基于超晶格结构的异质结、增强型HEMT器件及其制作方法
技术领域
本发明涉及一种HEMT器件及其制作方法,特别涉及一种基于超晶格结构的异质结、增强型HEMT器件及其制作方法,属于半导体器件制备技术领域。
背景技术
GaN基高电子迁移率晶体管(high electron mobility transistor,HEMT)凭借宽带隙半导体材料及其异质结的独特优势,已逐渐成为新一代高性能功率半导体器件。AlGaN/GaN异质结通过强极化效应诱导形成的高面密度和高迁移率的二维电子气(2DEG)使HEMT器件具有电流容量大、功率密度高、导通电阻低、工作频率高等优点,同时,GaN基材料的宽带隙、耐强辐射特点使HEMT器件可以在高电压及高温严酷环境下工作。HEMT器件具备的以上诸多优势满足了功率器件对大功率、高功效、高频率、高可靠性和小体积的应用要求。
HEMT功率器件工作时受到的强电场冲击会严重影响器件的实际应用,尤其是AlGaN/GaN异质结在强电应力下的逆压电效应会导致器件HEMT出现电流崩塌现象,恶化器件的输出性能。为了降低逆压电效应对器件可靠性的影响,通常可以选用与GaN沟道层晶格常数匹配的AlInN、AlInGaN材料作为HEMT器件的势垒层。AlInN势垒层材料较强的自发极化能够提供更高的电子浓度,同时更易于制备欧姆接触,但AlInN/GaN异质结的高界面粗糙度散射严重降低了2DEG的迁移率。
AlInGaN势垒层材料可以提供平衡的电子浓度和迁移率、较高的输出电流及功率输出密度,同时通过改变AlInGaN材料的Al、In组分可以调节极化效应以获得增强型器件,因此AlInGaN作为HEMT器件势垒层材料具有独特的优势,但是AlN和InN二元材料互溶性较差且键长、键能和分解温度差异巨大,使得AlInGaN薄膜材料MOCVD生长条件窗口非常狭窄,应变效应、组分牵引效应、相分离以及旋节线分解等生长问题会直接影响材料的表面平整度和结晶质量,导致单层AIInGaN薄膜材料存在高密度位错缺陷,这不仅会增大栅极泄漏电流,同时也容易使热电子在位错附近生成新的缺陷。因此,需要发展新型结构的AlInGaN材料,突破现有外延制备技术对材料晶体质量的限制,实现对位错缺陷的控制和失配应变的补偿,获得组分均匀、缺陷密度低、晶格匹配、带隙宽度灵活可调的适用于HEMT器件的AlInGaN/GaN异质结材料。
发明内容
本发明的主要目的在于提供一种基于超晶格结构的异质结、增强型HEMT器件及其制作方法,以克服现有技术的不足。
为实现前述发明目的,本发明采用的技术方案包括:
本发明实施例一方面提供了一种基于超晶格结构的异质结,包括第一半导体层和第二半导体层,在所述第一半导体层和第二半导体层之间形成有二维电子气,所述第一半导体层为AlxInyGa1-x-yN势垒层,其中,x/y=3.1~4.7;所述AlxInyGa1-x-yN势垒层包括一个以上AlGaN/InGaN超晶格结构,所述AlGaN/InGaN超晶格结构包括叠层设置的AlGaN层和InGaN层;所述第二半导体层为GaN沟道层。
本发明实施例还提供了一种HEMT器件,其包括所述的基于超晶格结构的异质结,以及源极、漏极和栅极;所述栅极与异质结形成肖特基接触,所述源极、漏极与异质结形成欧姆接触,且所述源极与漏极能够通过所述二维电子气电连接。
本发明实施例还提供了所述的基于超晶格结构的异质结的制作方法,其包括:于GaN沟道层上形成一个以上AlGaN/InGaN超晶格结构作为AlxInyGa1-x-yN势垒层,所述AlGaN/InGaN超晶格结构包括叠层设置的AlGaN层和InGaN层,并至少通过改变Al、In的摩尔流量比,以使AlxInyGa1-x-yN势垒层和GaN沟道层的晶格常数相匹配;其中,x的取值为0.01~0.823,y的取值为0.002~0.177。
本发明实施例还提供了所述的增强型HEMT器件的制作方法,其包括:采用所述的基于超晶格结构的异质结的制作方法制作形成异质结,以及制作源极、漏极和栅极;所述栅极与异质结形成肖特基接触,所述源极、漏极与异质结形成欧姆接触,且所述源极与漏极能够通过所述二维电子气电连接。
与现有技术相比,本发明实施例采用的AlGaN/InGaN超晶格各子层厚度均低于其临界弛豫厚度,使得超晶格AlGaN、InGaN子层相对GaN沟道层分别处于张应变、压应变状态,同时超晶格各子层均被其上下两层共同作用,金属Al、In组分被均匀分配,因此经过优化设计的AlGaN/InGaN超晶格不仅可以极大提高大面积的面内组分均匀性、有效避免AlxInyGa1-x-yN材料中的合金无序化和空间组分(应变)波动,更能够作为应力补偿结构形成与GaN沟道层完全匹配的平衡晶格,有效补偿晶格失配应力,显著减小由失配应变引起的位错缺陷密度,进而抑制AlxInyGa1-x-yN/GaN异质结中的逆压电效应。
附图说明
图1是本发明实施例1中一种基于超晶格结构的III族氮化物HEMT器件的结构示意图;
图2是发明实施例1中一种AlGaN/InGaN超晶格结构的结构示意图;
图3a是本发明实施例1中晶格匹配的AlInGaN/GaN异质结表面V型缺陷数量SEM图;
图3b是AlGaN/GaN异质结表面V型缺陷数量SEM图。
具体实施方式
鉴于现有技术中的不足,本案发明人经长期研究和大量实践,得以提出本发明的技术方案。如下将对该技术方案、其实施过程及原理等作进一步的解释说明。
本发明实施例一方面提供了一种基于超晶格结构的异质结,包括第一半导体层和第二半导体层,在所述第一半导体层和第二半导体层之间形成有二维电子气,所述第一半导体层为AlxInyGa1-x-yN势垒层,其中,x/y=3.1~4.7;所述AlxInyGa1-x-yN势垒层包括一个以上AlGaN/InGaN超晶格结构,所述AlGaN/InGaN超晶格结构包括叠层设置的AlGaN层和InGaN层;所述第二半导体层为GaN沟道层。
进一步的,所述x的取值为0.01~0.823,y的取值为0.002~0.177。
进一步的,所述AlxInyGa1-x-yN势垒层的厚度为2nm~400μm。
进一步的,所述GaN沟道层的厚度为1nm~10mm。
进一步的,所述AlGaN/InGaN超晶格结构中AlGaN层、InGaN层的厚度均低于临界弛豫厚度。
优选的,所述AlGaN层和InGaN层相对于GaN沟道层分别处于张应变、压应变状态。
进一步的,所述AlGaN/InGaN超晶格结构的数量为1~1000。
更进一步的,复数个所述AlGaN/InGaN超晶格结构呈周期性叠层设置。
优选的,所述AlGaN层的厚度为1nm~200nm;所述InGaN层的厚度为1nm~200nm。
进一步的,所述异质结的二维电子气浓度大于1.5×1013cm-2
进一步的,所述异质结的电子迁移率大于2200cm2/Vs。
进一步的,所述AlxInyGa1-x-yN势垒层的带隙宽度为3.4~4.67eV。
本发明实施例还提供了一种增强型HEMT器件,其包括所述的基于超晶格结构的异质结,以及源极、漏极和栅极;所述栅极与异质结形成肖特基接触,所述源极、漏极与异质结形成欧姆接触,且所述源极与漏极能够通过所述二维电子气电连接。
进一步的,所述异质结上还设形成有钝化层,所述钝化层形成于栅极与源极、漏极中的任一者之间。
优选的,所述钝化层的材质包括Si3N4
进一步的,所述异质结形成于缓冲层上,所述缓冲层形成于过渡层上,所述过渡层形成于成核层上,所述成核层形成于预铺层上,所述预铺层形成于衬底上。
进一步的,所述缓冲层的材质包括高阻GaN。
优选的,所述缓冲层的厚度为1nm~10mm。
进一步的,所述过渡层的材质包括渐变Al组分的AlGaN。
优选的,所述过渡层的厚度为1nm~1mm。
进一步的,所述成核层的材质包括AlN。
优选的,所述成核层的厚度为1nm~1mm。
进一步的,所述预铺层的材质包括Al。
优选的,所述预铺层的厚度为1nm~1mm。
进一步的,所述衬底的材质包括硅。
本发明实施例还提供了所述的基于超晶格结构的异质结的制作方法,其包括:于GaN沟道层上形成一个以上AlGaN/InGaN超晶格结构作为AlxInyGa1-x-yN势垒层,所述AlGaN/InGaN超晶格结构包括叠层设置的AlGaN层和InGaN层,并至少通过改变Al、In的摩尔流量比,以使AlxInyGa1-x-yN势垒层和GaN沟道层的晶格常数相匹配;其中,x的取值为0.01~0.823,y的取值为0.002~0.177。
进一步的,所述AlGaN/InGaN超晶格结构中AlGaN层、InGaN层的厚度均低于临界弛豫厚度;优选的,所述AlGaN层、InGaN层相对于GaN沟道层分别处于张应变、压应变状态。
进一步的,所述AlGaN/InGaN超晶格结构的数量为1~1000。
更进一步的,复数个所述AlGaN/InGaN超晶格结构呈周期性叠层设置。
进一步的,每一AlGaN/InGaN超晶格结构中的InGaN层远离所述第二半导体层设置。
本发明实施例还提供了所述的HEMT器件的制作方法,其包括:采用所述的基于超晶格结构的异质结的制作方法制作形成异质结,以及制作源极、漏极和栅极;所述栅极与异质结形成肖特基接触,所述源极、漏极与异质结形成欧姆接触,且所述源极与漏极能够通过所述二维电子气电连接。
如下将结合附图以及具体实施例对该技术方案、其实施过程及原理等作进一步的解释说明。
本发明利用金属有机物化学气相沉积法制作形成HEMT器件,其制作方法主要包括在Si衬底上依次生长Al预铺层、AlN成核层、渐变Al组分的AlGaN过渡层、GaN高阻缓冲层、GaN沟道层、AlxInyGa1-x-yN势垒层材料。其中所述的AlxInyGa1-x-yN势垒层材料由AlGaN/InGaN超晶格结构构成,AlGaN/InGaN超晶格结构的周期数量范围在1~1000,各子层(即AlGaN层、InGaN层)厚度范围为1nm~200nm,AlGaN/InGaN超晶格结构总厚度范围为2nm~400μm。
本发明实施例通过采用生长AlGaN/InGaN超晶格的方法制备金属组分均匀、缺陷密度低的高质量AlxInyGa1-x-yN材料,并将其成功应用于HEMT器件结构的势垒层,在实际生产中,通过精确调节AlxInyGa1-x-yN势垒层的Al、In金属元素组分比x/y,使HEMT结构的AlxInyGa1-x-yN势垒层与GaN沟道层的晶格常数相匹配。通常,x取值为0.01~0.823;y取值为0.002~0.177。
另,本发明实施例按照已匹配的x/y组分比值,等比例调节x、y可改变AlxInyGa1-x- yN带隙宽度值,有利于调制HEMT器件的阈值电压,AlxInyGa1-x-yN材料带隙宽度Eg可按下式求解:
Figure BDA0001791524370000051
上式中,AlGaN、InGaN材料的能带弯曲参数bAlGaN、bInGaN分别取为0.7eV和2.1eV;通过二次近似可得bxy=bAlInN-bAlGaN-bInGaN≈1eV。
采用本发明实施例提供的方法获得的AlxInyGa1-x-yN/GaN异质结HEMT器件性能参数达到以下指标:①AlxInyGa1-x-yN/GaN异质结二维电子气浓度大于1.5×1013cm-2;②电子迁移率大于2200cm2/Vs。
本发明适合于提高氮化物HEMT器件外延材料的晶体质量并降低器件高频高压工作时电流崩塌效应,本发明实施例采用的AlGaN/InGaN超晶格各子层厚度均低于其临界弛豫厚度,使得超晶格AlGaN、InGaN子层相对GaN沟道层分别处于张应变、压应变状态,同时超晶格各子层均被其上下两层共同作用,金属Al、In组分被均匀分配,因此经过优化设计的AlGaN/InGaN超晶格不仅可以极大提高大面积的面内组分均匀性、有效避免AlxInyGa1-x-yN材料中的合金无序化和空间组分(应变)波动,更能够作为应力补偿结构形成与GaN沟道层完全匹配的平衡晶格,有效补偿晶格失配应力,显著减小由失配应变引起的位错缺陷密度,进而抑制AlxInyGa1-x-yN/GaN异质结中的逆压电效应。
进一步地,本发明通过调节AlxInyGa1-x-yN势垒层中的Al、In金属组分比例可同时调控HEMT器件势垒层的自发极化以及异质结界面上的压电极化强度,使AlxInyGa1-x-yN/GaN异质界面上的极化诱导面电荷密度发生变化,最终改变HEMT器件的阈值电压值;因此,在晶格匹配的前提下,等比例调节超晶格结构的Al、In金属组分比可以降低AlxInyGa1-x-yN/GaN异质结界面的导带差,提高HEMT器件阈值电压,这非常有利于增强型HEMT器件的实现。并且经过合理设计的基于超晶格结构的AlxInyGa1-x-yN势垒层材料能够兼顾到降低材料缺陷密度、降低逆压电效应、抑制电流崩塌效应、提升HEMT器件阈值电压等多重工艺目的。
实施例1
请参阅图1,一种基于超晶格结构的III族氮化物HEMT器件,包括Si衬底1,以及依次形成在Si衬底1上Al预铺层2、AlN成核层3、渐变Al的组分AlGaN过渡层4、GaN高阻缓冲层5、异质结,以及形成在异质结上的源极、栅极和漏极,栅极位于源极和漏极之间,且在栅极与源极、漏极中的任一者之间还设置有Si3N4钝化层,其中异质结包括GaN沟道层6以及形成在GaN沟道层6上的AlxInyGa1-x-yN势垒层7;所述的AlxInyGa1-x-yN势垒层由AlGaN/InGaN超晶格结构(单元)构成。
一.生产设备、材料:
1、行星盘式2英寸11片金属有机物化学气相淀积MOCVD制备系统;
2、三甲基镓(TMGa)、三甲基铝(TMAl)和三甲基铟(TMIn)分别作为MOCVD生长过程中的镓、铝和铟元素的金属有机物MO生长源;
3、氨气(NH3)作为氮源;
4、MO源进气辅助气路:生长源以及辅助气路通过独立管道和系统输入MOCVD反应室;
二.具体步骤:
基于超晶格结构的III族氮化物HEMT器件的制作步骤如下:
步骤1:首先在MOCVD系统反应室压力范围为100~400mbar以及生长温度范围为1000~1200℃的环境下,利用NH3氮化处理硅衬底1;
步骤2:在硅衬底1上生长Al预铺层2,生长温度范围为600~800℃,厚度介于1nm~1mm;
步骤3:在Al预铺层2上生长AlN成核层3,生长温度范围为900~1300℃,厚度介于1nm~1mm;
步骤4:在AlN成核层3上生长渐变Al组分的AlGaN过渡层4,生长温度范围为900~1300℃,厚度介于1nm~1mm;
步骤5:在渐变组分Al组分的AlGaN过渡层4上生长GaN高阻缓冲层5,生长温度范围为900~1150℃,厚度介于1nm~10mm;
步骤6:在GaN高阻缓冲层5上生长GaN沟道层6,生长温度范围为900~1150℃,厚度介于1nm~10mm;
步骤7:在GaN沟道层6上生长AlGaN/InGaN超晶格结构作为AlxInyGa1-x-yN势垒层7;通过改变Al、In的摩尔流量比,使AlxInyGa1-x-yN势垒层7和GaN沟道层6的晶格常数达到匹配,即AlxInyGa1-x-yN势垒层材料中金属Al、In组分参数x和y的比值x/y=3.1~4.7,且x范围为0.01~0.823,y范围为0.002~0.177;AlGaN/InGaN超晶格周期数范围在1~1000,各子层厚度范围为1nm~200nm,超晶格总厚度(即AlxInyGa1-x-yN势垒层的厚度)范围为2nm~400μm;
步骤8:利用PECVD在700~900℃下获得Si3N4薄膜钝化层,厚度介于10nm~100nm;
步骤9:利用光刻形成源、漏电极区域,通过电子束蒸发工艺形成Ti/Al/Ni/Au四层金属作为源电极和漏电极,在温度范围为700~900℃的氮气气氛下进行20~50秒的快速热退火,形成源、漏电极欧姆接触;
步骤10:利用光刻形成栅电极区域窗口,通过电子束蒸发工艺形成Ni/Au两层金属作为栅电极,随后剥离金属形成栅极的肖特基接触,完成HEMT器件制备。
本发明实施例采用MOCVD外延生长方法制备的AlGaN/InGaN超晶格结构如图2所示;根据弹性第一性原理,由于AlGaN/InGaN超晶格各子层厚度均低于其临界弛豫厚度,使得超晶格结构处于完全应变状态,能够作为应力补偿结构形成与GaN沟道层完全匹配的平衡晶格,因此当经过优化设计的AlxInyGa1-x-yN势垒层与GaN沟道层晶格常数匹配时,可以消除AlxInyGa1-x-yN/GaN异质结的压电极化效应,进而显著减小由失配应变引起的位错缺陷密度。
从图3a和图3b可见,晶格匹配的AlxInyGa1-x-yN/GaN异质结的表面V型缺陷数量大幅下降,对应的缺陷密度为3.1×105cm-2,远低于AlGaN/GaN异质结的表面缺陷密度。
本发明实施例通过调节与GaN沟道层晶格常数匹配的AlxInyGa1-x-yN势垒层的带隙宽度值可以降低异质结界面的导带差,提升HEMT器件的阈值电压;以及本发明实施例提供的方法可以取代传统HEMT器件结构中AlGaN势垒层材料的制作方法,经过合理设计的AlxInyGa1-x-yN势垒层材料能够兼顾到降低材料缺陷密度、降低逆压电效应、抑制电流崩塌效应、提升HEMT器件阈值电压等多重工艺目的。
应当理解,上述实施例仅为说明本发明的技术构思及特点,其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施,并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰,都应涵盖在本发明的保护范围之内。

Claims (20)

1.一种基于超晶格结构的异质结,包括第一半导体层和第二半导体层,所述第一半导体层和第二半导体层之间形成有二维电子气,其特征在于:所述第一半导体层为AlxInyGa1-x-yN势垒层,其中,x/y=3.1~4.7;所述AlxInyGa1-x-yN势垒层包括一个以上AlGaN/InGaN超晶格结构,所述AlGaN/InGaN超晶格结构包括叠层设置的AlGaN层和InGaN层;所述第二半导体层为GaN沟道层。
2.根据权利要求1所述的基于超晶格结构的异质结,其特征在于:所述x的取值为0.01~0.823,y的取值为0.002~0.177。
3.根据权利要求1所述的基于超晶格结构的异质结,其特征在于:所述AlGaN/InGaN超晶格结构中AlGaN层、InGaN层的厚度均低于临界弛豫厚度;优选的,所述AlGaN层、InGaN层相对于GaN沟道层分别处于张应变、压应变状态。
4.根据权利要求1所述的基于超晶格结构的异质结,其特征在于:所述AlGaN/InGaN超晶格结构的数量为1~1000。
5.根据权利要求4所述的基于超晶格结构的异质结,其特征在于:复数个所述AlGaN/InGaN超晶格结构呈周期性叠层设置。
6.根据权利要求1或5所述的基于超晶格结构的异质结,其特征在于:每一AlGaN/InGaN超晶格结构中的InGaN层远离所述第二半导体层设置。
7.根据权利要求1所述的基于超晶格结构的异质结,其特征在于:所述AlGaN层的厚度为1nm~200nm;所述InGaN层的厚度为1nm~200nm。
8.根据权利要求1所述的基于超晶格结构的异质结,其特征在于:所述异质结的二维电子气浓度大于1.5×1013cm-2
9.根据权利要求1所述的基于超晶格结构的异质结,其特征在于:所述异质结的电子迁移率大于2200cm2/Vs。
10.根据权利要求1所述的基于超晶格结构的异质结,其特征在于:所述AlxInyGa1-x-yN势垒层的带隙宽度为3.4~4.67eV。
11.根据权利要求1所述的基于超晶格结构的异质结,其特征在于:所述AlxInyGa1-x-yN势垒层的厚度为2nm~400μm;和/或,所述GaN沟道层的厚度为1nm~10mm。
12.一种HEMT器件,其特征在于包括权利要求1-11中任一项所述的基于超晶格结构的异质结、源极、漏极和栅极;所述栅极与异质结形成肖特基接触,所述源极、漏极与异质结形成欧姆接触,且所述源极与漏极能够通过所述二维电子气电连接。
13.根据权利要求12所述的增强型HEMT器件,其特征在于:所述异质结上还设形成有钝化层,所述钝化层形成于栅极与源极、漏极中的任一者之间;和/或,所述钝化层的材质包括Si3N4
14.根据权利要求12所述的增强型HEMT器件,其特征在于:所述异质结形成于缓冲层上,所述缓冲层形成于过渡层上,所述过渡层形成于成核层上,所述成核层形成于预铺层上,所述预铺层形成于衬底上;和/或,所述缓冲层的材质包括高阻GaN;优选的,所述缓冲层的厚度为1nm~10mm;和/或,所述过渡层的材质包括渐变Al组分的AlGaN;优选的,所述过渡层的厚度为1nm~1mm;和/或,所述成核层的材质包括AlN;优选的,所述成核层的厚度为1nm~1mm;和/或,所述预铺层的材质包括Al;优选的,所述预铺层的厚度为1nm~1mm;和/或,所述衬底的材质包括硅。
15.如权利要求1-11中任一项所述的基于超晶格结构的异质结的制作方法,其特征在于包括:于GaN沟道层上形成一个以上AlGaN/InGaN超晶格结构作为AlxInyGa1-x-yN势垒层,所述AlGaN/InGaN超晶格结构包括叠层设置的AlGaN层和InGaN层,并至少通过改变Al、In的摩尔流量比,以使AlxInyGa1-x-yN势垒层和GaN沟道层的晶格常数相匹配;其中,x的取值为0.01~0.823,y的取值为0.002~0.177。
16.根据权利要求15所述的制作方法,其特征在于:所述AlGaN/InGaN超晶格结构中AlGaN层、InGaN层的厚度均低于临界弛豫厚度;优选的,所述AlGaN层、InGaN层相对于GaN沟道层分别处于张应变、压应变状态。
17.根据权利要求15所述的制作方法,其特征在于:所述AlGaN/InGaN超晶格结构的数量为1~1000。
18.根据权利要求17所述的制作方法:其特征在于:复数个所述AlGaN/InGaN超晶格结构呈周期性叠层设置。
19.根据权利要求15或18所述的制作方法,其特征在于:每一AlGaN/InGaN超晶格结构中的InGaN层远离所述第二半导体层设置。
20.如权利要求12-14中任一项所述的增强型HEMT器件的制作方法,其特征在于包括:采用权利要求15-19中任一项所述的方制作方法形成基于超晶格结构的异质结,以及制作源极、漏极和栅极;所述栅极与异质结形成肖特基接触,所述源极、漏极与异质结形成欧姆接触,且所述源极与漏极能够通过所述二维电子气电连接。
CN201811040406.7A 2018-09-06 2018-09-06 基于超晶格结构的异质结、增强型hemt器件及其制作方法 Active CN110880533B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811040406.7A CN110880533B (zh) 2018-09-06 2018-09-06 基于超晶格结构的异质结、增强型hemt器件及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811040406.7A CN110880533B (zh) 2018-09-06 2018-09-06 基于超晶格结构的异质结、增强型hemt器件及其制作方法

Publications (2)

Publication Number Publication Date
CN110880533A true CN110880533A (zh) 2020-03-13
CN110880533B CN110880533B (zh) 2023-07-25

Family

ID=69727278

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811040406.7A Active CN110880533B (zh) 2018-09-06 2018-09-06 基于超晶格结构的异质结、增强型hemt器件及其制作方法

Country Status (1)

Country Link
CN (1) CN110880533B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113675284A (zh) * 2021-07-06 2021-11-19 扬州大学 基于半极性超晶格结构的宽波段紫外探测器及其制备方法
CN114864712A (zh) * 2022-07-05 2022-08-05 苏州长光华芯光电技术股份有限公司 一种半导体异质界面组分的调节方法及装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101027791A (zh) * 2004-08-26 2007-08-29 Lg伊诺特有限公司 氮化物半导体发光器件及其制造方法
CN103730552A (zh) * 2014-01-03 2014-04-16 合肥彩虹蓝光科技有限公司 一种提高led发光效率的外延生长方法
CN105990106A (zh) * 2015-02-13 2016-10-05 中国科学院苏州纳米技术与纳米仿生研究所 半导体异质结构、其制备方法及应用
CN107393956A (zh) * 2017-07-06 2017-11-24 中国科学院半导体研究所 包含p型超晶格的增强型高电子迁移率晶体管及制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101027791A (zh) * 2004-08-26 2007-08-29 Lg伊诺特有限公司 氮化物半导体发光器件及其制造方法
CN103730552A (zh) * 2014-01-03 2014-04-16 合肥彩虹蓝光科技有限公司 一种提高led发光效率的外延生长方法
CN105990106A (zh) * 2015-02-13 2016-10-05 中国科学院苏州纳米技术与纳米仿生研究所 半导体异质结构、其制备方法及应用
CN107393956A (zh) * 2017-07-06 2017-11-24 中国科学院半导体研究所 包含p型超晶格的增强型高电子迁移率晶体管及制备方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113675284A (zh) * 2021-07-06 2021-11-19 扬州大学 基于半极性超晶格结构的宽波段紫外探测器及其制备方法
CN113675284B (zh) * 2021-07-06 2023-12-19 扬州大学 基于半极性超晶格结构的宽波段紫外探测器及其制备方法
CN114864712A (zh) * 2022-07-05 2022-08-05 苏州长光华芯光电技术股份有限公司 一种半导体异质界面组分的调节方法及装置

Also Published As

Publication number Publication date
CN110880533B (zh) 2023-07-25

Similar Documents

Publication Publication Date Title
CN103715246B (zh) 半导体装置
US7518154B2 (en) Nitride semiconductor substrate and semiconductor element built thereon
TWI518899B (zh) 半導體裝置
JP4530171B2 (ja) 半導体装置
US8405064B2 (en) Nitride semiconductor device
US7915646B2 (en) Nitride semiconductor material, semiconductor element, and manufacturing method thereof
CN108417627B (zh) 一种用于制备GaN基高频微波器件的方法
CN104518019B (zh) 半导体器件及其制造方法
CN101981658B (zh) 半导体元件、半导体元件用外延基板及其制作方法
CN110112215B (zh) 兼具栅介质与刻蚀阻挡功能结构的功率器件及制备方法
TW200414313A (en) Semiconductor device and the manufacturing method thereof
JP5546514B2 (ja) 窒化物半導体素子及び製造方法
JP2003059948A (ja) 半導体装置及びその製造方法
WO2019144915A1 (zh) 具有多量子阱高阻缓冲层的hemt外延结构及制备方法
US9312341B2 (en) Compound semiconductor device, power source device and high frequency amplifier and method for manufacturing the same
US8785942B2 (en) Nitride semiconductor substrate and method of manufacturing the same
TW201513342A (zh) 半導體裝置及其製造方法
US20120001194A1 (en) Semiconductor device
CN110880533B (zh) 基于超晶格结构的异质结、增强型hemt器件及其制作方法
CN111009468A (zh) 一种半导体异质结构制备方法及其用途
CN110676167A (zh) 多沟道鳍式结构的AlInN/GaN高电子迁移率晶体管及制作方法
US10879063B2 (en) Method for fabricating high-quality and high-uniformity III-nitride epi structure
KR20150000753A (ko) 질화물 반도체 소자 및 그 제조 방법
CN111009579A (zh) 半导体异质结构及半导体器件
Lee et al. High-Quality AlGaN/GaN HEMTs Growth on Silicon Using Al0. 07Ga0. 93N as Interlayer for High RF Applications

Legal Events

Date Code Title Description
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant