CN113054002B - 一种增强型高迁移率氮化镓半导体器件及其制备方法 - Google Patents

一种增强型高迁移率氮化镓半导体器件及其制备方法 Download PDF

Info

Publication number
CN113054002B
CN113054002B CN202110299527.9A CN202110299527A CN113054002B CN 113054002 B CN113054002 B CN 113054002B CN 202110299527 A CN202110299527 A CN 202110299527A CN 113054002 B CN113054002 B CN 113054002B
Authority
CN
China
Prior art keywords
layer
gan
algan
buffer layer
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110299527.9A
Other languages
English (en)
Other versions
CN113054002A (zh
Inventor
孙慧卿
谭秀洋
夏凡
夏晓宇
马建铖
张淼
郭志友
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
South China Normal University
Original Assignee
South China Normal University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by South China Normal University filed Critical South China Normal University
Priority to CN202110299527.9A priority Critical patent/CN113054002B/zh
Publication of CN113054002A publication Critical patent/CN113054002A/zh
Application granted granted Critical
Publication of CN113054002B publication Critical patent/CN113054002B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET

Abstract

本发明涉及一种增强型高迁移率氮化镓半导体器件及其制备方法,该器件包括依次层叠的蓝宝石衬底、AlN成核层、GaN缓冲层、AlGaN梯度缓冲层、GaN/In0.12GaN超晶格背垒层、AlGaN中间层及InAlGaN势垒层,位于势垒层上的源极金属、漏极金属和p‑AlGaN栅极,位于p‑AlGaN栅极表面的p‑GaN栅极层与栅极金属的自对准结构,p‑GaN栅极层位于p‑AlGaN栅极表面靠近源极的一侧。本发明的器件具有电子迁移率高,击穿电压高,缓冲漏电流小,开关稳定,抑制短沟道效应,器件可靠性高的优势,可应用于短栅电子器件以及高温大功率器件。

Description

一种增强型高迁移率氮化镓半导体器件及其制备方法
技术领域
本发明涉及微电子技术领域,具体涉及一种增强型高迁移率氮化镓半导体器件及其制备方法
背景技术
现有的电力半导体市场以硅的功率器件为主,过去20年,硅功率器件每隔十年提高5-6倍的电力密度,但已经接近理论极限,很难期待接下来的性能方面的改进。
氮化镓是一种新型宽禁带化合物半导体材料,具有许多硅基半导体材料所不具备的优良特性,如3.14eV的宽禁带宽度,高达3×106V/cm的击穿电场,以及较高的热导率,且耐腐蚀,抗辐射。相比硅或砷化镓,氮化镓半导体具有更宽的带隙、更高的击穿场强和更高的电子饱和漂移速度等优点。另外,相对硅电力半导体,氮化镓电力半导体具有低温抵抗特性,这具有随着电力半导体而产生的转换损失最少化及系统消费电力最少化等优点。氮化镓半导体器件通过小型化,高电压,高速转换来实现低损失、高效率的新一代电力器件,主要在产业网、电力网、信息和通信技术等领域需求不断增加。
但是氮化镓电力半导体在高品质氮化镓供给上较难,要利用蓝宝石或硅衬底来进行生长。然而,如果氮化镓基氮化物半导体是在这种异质衬底上形成的,因为衬底的晶格常数和热膨胀系数与氮化物半导体的晶格常数和热膨胀系数不同,在氮化物半导体的更大厚度允许晶片弯曲的情况下,很可能会出现问题,例如裂纹进入已生长的半导体薄膜。因此,在尽可能减小半导体厚度的同时,保证半导体的击穿电压和可靠性是非常重要的。
发明内容
针对现有技术中存在的技术问题,本发明的首要目的在于提供一种电子迁移率高,击穿电压高,缓冲漏电流小,开关稳定,抑制短沟道效应,器件可靠性高,可应用于短栅电子器件以及高温大功率器件的增强型高迁移率氮化镓半导体器件及其制备方法。基于该目的,本发明至少提供如下技术方案:
一种增强型高迁移率氮化镓半导体器件,其包括,依次层叠的蓝宝石衬底、AlN成核层、GaN缓冲层、AlGaN梯度缓冲层、GaN/In0.12GaN超晶格背垒层、AlGaN中间层及InAlGaN势垒层,位于所述InAlGaN势垒层上的源极金属、漏极金属和p-AlGaN栅极,位于所述p-AlGaN栅极表面的p-GaN栅极层与栅极金属的自对准结构,位于所述自对准结构、p-AlGaN栅极和InAlGaN势垒层表面的介电层,以及位于所述介电层上与所述栅极金属接触并朝向所述漏极延伸的场板,其中,所述p-GaN栅极层与栅极金属的自对准结构位于所述p-AlGaN栅极表面靠近所述源极的一侧;
所述AlGaN梯度缓冲层包括依次层叠的Al0.3GaN缓冲层、Al0.24GaN缓冲层、Al0.18GaN缓冲层、Al0.12GaN缓冲层和Al0.06GaN缓冲层,所述InAlGaN势垒层为InN/AlN/GaN短周期超晶格结构。
进一步的,所述InAlGaN势垒层为厚度为12nm的In0.17Al0.42Ga0.41N势垒层。
进一步的,所述GaN/In0.12GaN超晶格背垒层的周期数为20,单个周期中,GaN的厚度为2nm,In0.12GaN的厚度为3nm。
进一步的,所述AlN成核层的厚度为100nm,所述GaN缓冲层的厚度为1μm,且所述GaN缓冲层邻接所述AlGaN梯度缓冲层的表面平整。
进一步的,所述AlGaN梯度缓冲层的厚度为500nm,其宽高比小于6.7。
进一步的,所述AlGaN中间层为厚度2nm的Al0.44GaN;所述p-AlGaN栅极的Al组分为12%~18%,厚度为2~3nm,其掺杂浓度为1×1015cm-3~3×1015cm-3;所述p-GaN栅极层的厚度为10~200nm,其掺杂浓度为1×1018cm-3~1×1021cm-3
本发明还提供一种增强型高迁移率氮化镓半导体器件的制备方法,其包括以下步骤:
在预处理后的蓝宝石衬底上依次外延生长AlN成核层、GaN缓冲层和AlGaN梯度缓冲层,所述GaN缓冲层的表面平整,所述AlGaN梯度缓冲层由Al0.3GaN缓冲层、Al0.24GaN缓冲层、Al0.18GaN缓冲层、Al0.12GaN缓冲层和Al0.06GaN缓冲层层叠而成;
在所述AlGaN梯度缓冲层表面外延生长周期数为20的GaN/In0.12GaN超晶格背垒层;
采用低压金属有机物化学气相沉积法,在所述超晶格背垒层表面生长AlGaN中间层;
采用脉冲低压金属有机物化学气相沉积法,在所述AlGaN中间层表面外延生长InAlGaN势垒层;
在所述InAlGaN势垒层上依次生长p-AlGaN栅极层和p-GaN栅极层;
在所述p-GaN栅极层上沉积栅极金属层;
刻蚀所述栅极金属层和所述p-GaN栅极层形成自对准结构,所述自对准结构靠近所述源极;
刻蚀所述p-AlGaN栅极层以使其自所述自对准结构下方向所述漏极延伸;
沉积介质层,并刻蚀所述介质层,以在所述栅极金属表面形成开口;
沉积金属,并刻蚀形成源极、漏极和场板,所述场板自所述开口向所述漏极延伸。
进一步的,所述InAlGaN势垒层的外延生长工艺包括:分别以三甲基铟(TMIn)、三甲基铝(TMAl)、三乙基镓(TEGa)和氨(NH3)为铟、铝、镓和氮的前驱体,12s TMIn、6s TMAl以及6s TEGa的金属有机单位脉冲相继被引入腔室,NH3始终伴随着金属有机单位脉冲。
进一步的,所述AlGaN梯度缓冲层的外延生长工艺包括:反应室压力保持在10-780Torr,温度为900-1100℃,铝源流量从6μmol/min下降为0μmol/min。
进一步的,所述AlGaN梯度缓冲层厚度为500nm,其宽高比小于6.7;所述p-AlGaN栅极为轻掺杂,所述p-GaN栅极层为重掺杂。
与现有技术相比,本发明至少具有如下有益效果:
本发明的增强型高迁移率氮化镓半导体器件采用对二维电子气敏感的InAlGaN材料作为势垒层以获得出色的电子迁移率,采用脉冲MOCVD生长高质量的InAlGaN材料,解决了高质量InAlGaN异质结结构生长的问题。InAlGaN势垒层下表面的Al0.44GaN中间层与InAlN/GaN能够晶格匹配,同时,中间层上的压降减轻了电压集中,减小了晶体损伤,故可以包容更大的电压和电流。此外,超晶格结构层将带隙拉大,使得击穿电压显著改善,同时电子约束变强,二维电子气集中于超晶格结构层中靠近中间层一侧的界面附近的一个超薄区域,靠近势垒的第一个氮化镓单层作为主电子通道,电子迁移率也有显著提升。
适当的缓冲层结构对于避免失配位错和寄生电子通道的产生具有重要意义。本发明的复合缓冲层中生长氮化镓层降低位错密度,在氮化镓缓冲层的基础上生长铝镓氮梯度缓冲层以调节外延应力,提升晶体质量。与标准HEMT相比,具有AlGaN梯度缓冲层的HEMT的饱和漏电导降低,夹断特性明显改善,这得益于电子约束的改善,从而抑制了缓冲漏电流。AlGaN梯度缓冲层在宽高比小于6.7时具有良好的抗短沟道效应能力,远低于标准装置。此外,由于有效地抑制了短沟道效应,微波性能也得到了改善。
另一方面,本发明器件中的自对准结构使得p型AIGaN材料从栅极向漏极延伸,形成具有减小的2DEG密度的区域。这进一步引出栅极角和场板角处的电场,从而导致更高的击穿电压和降低栅极漏电荷,避免了最高的电场位于p型GaN材料或p型AlGaN材料朝向漏极金属的栅角处。提供了一种在p型GaN或AlGaN栅极拐角处释放高电场特性的方法。
附图说明
图1是本发明增强型高迁移率氮化镓半导体器件的剖面结构示意图。
图2-7是本发明增强型高迁移率氮化镓半导体器件的制备工艺流程图。
图8是本发明增强型高迁移率氮化镓半导体器件的三维结构示意图。
具体实施方式
接下来将结合本发明的附图对本发明实施例中的技术方案进行清楚、完整地描述,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动的前提下所获得的其它实施例,均属于本发明保护的范围。
下面来对本发明做进一步详细的说明。如图1以及图8所示,本发明的增强型高迁移率氮化镓半导体器件包括依次层叠于蓝宝石衬底1上的氮化铝成核层2、氮化镓缓冲层3、AlGaN梯度缓冲层4、GaN/In0.12GaN超晶格背垒层5、AlGaN中间层6和InAlGaN势垒层7。优选的,在一具体实施方式中,氮化铝成核层2的厚度为100nm,氮化镓缓冲层的厚度为1μm。AlGaN中间层6为厚度2nm的Al0.44GaN。
源极金属11、漏极金属12和p-AlGaN栅极8设置于InAlGaN势垒层7上,p-AlGaN栅极8设置于源极金属11和漏极金属12之间。p-GaN栅极层9与栅极金属10层叠构成的自对准结构设置于p-AlGaN栅极8的表面靠近源极金属11的一侧,自对准结构在p-AlGaN栅极8表面的投影面积小于p-AlGaN栅极8的上表面,p-GaN栅极层9与p-AlGaN栅极8的上表面接触。在一具体实施方式中,p-AlGaN栅极8的厚度为2~3nm,p-AlGaN的掺杂浓度为1×1015cm-3~3×1015cm-3。p-GaN栅极层9的厚度为10~200nm,该p-GaN栅极层9为p型重掺杂,其掺杂浓度为1×1018cm-3~1×1021cm-3
介电层13设置于自对准结构、p-AlGaN栅极8和InAlGaN势垒层7的表面,介电层13在自对准结构的表面设有开口,场板14位于介电层13上,并设置于该开口中与自对准结构的栅极金属10接触,沿朝向漏极金属12的方向延伸。
氮化镓缓冲层和AlGaN梯度缓冲层4构成复合缓冲层,AlGaN梯度缓冲层4由依次层叠的Al0.3GaN缓冲层4a、Al0.24GaN缓冲层4b、Al0.18GaN缓冲层4c、Al0.12GaN缓冲层4d和Al0.06GaN缓冲层4e构成。Al0.3GaN缓冲层4a与GaN缓冲层3的上表面接触。AlGaN梯度缓冲层4的厚度为500nm,高宽比小于6.7。该梯度缓冲层结构对于避免失配位错和寄生电子通道的产生具有重要意义。复合缓冲层中生长氮化镓层降低位错密度,中间生长梯度铝镓氮以调节外延应力,提升晶体质量。与标准HEMT相比,具有梯度AlGaN缓冲层的HEMT的饱和漏电导降低,夹断特性明显改善,这得益于电子约束的改善,从而抑制了缓冲漏电流。梯度AlGaN缓冲层在宽高比小于6.7时具有良好的抗短沟道效应能力,远低于标准HEMT。由于有效地抑制了短沟道效应,微波性能也得到了改善。
在一优选实施方式中,GaN/In0.12GaN超晶格背垒层5的周期数为20,单个周期中,GaN的厚度为2nm,In0.12GaN的厚度为3nm。
在一优选实施方式中,InAlGaN势垒层7是厚度为12nm的In0.17Al0.42Ga0.41N,具体为采用脉冲MOCVD法生长的一系列InN/AlN/GaN短周期超晶格结构。该方法生长的InAlGaN势垒层具有高的生长质量,能够解决高质量InAlGaN异质结结构生长的问题,同时Al0.44GaN中间层与InAlN/GaN能够晶格匹配,中间层上的压降减轻了电压集中,减小了晶体损伤,可以包容更大的电压和电流。另外,该超晶格结构将带隙拉大,使得击穿电压显著改善,同时电子约束变强,如图1所示,二维电子气集中于GaN/In0.12GaN超晶格背垒层5中靠近AlGaN中间层侧的界面附近的一个超薄区域,该超薄区域位于p-GaN栅极与p-AlGaN栅极下方重合区域之外的区域,在该超薄区域中,位于p-AlGaN栅极下方之外的区域具有高二维电子气,位于p-AlGaN栅极下方但不位于p-GaN栅极下方的区域具有低二维电子气。该超薄区域中,p-AlGaN栅极与p-GaN栅极下方的重叠区域没有二维电子气。靠近势垒的第一个氮化镓单层作为主电子通道,电子迁移率也有显著提升。
由上述自对准结构可知,p-AlGaN栅极8从p-GaN栅极9侧朝向欧姆接触漏极金属12延伸,形成具有减小的二维电子气密度区域,进一步引出栅极角和场板角处的电场,从而导致更高的击穿电压和降低栅极漏电荷,避免了最高的电场位于p型GaN材料或p型AlGaN材料朝向漏极金属的栅角处。提供了一种在p型GaN或AlGaN栅极拐角处释放高电场特性的方法。
基于该增强型高迁移率氮化镓半导体器件,接下来进一步介绍该器件的制备方法,如图2至图7所示,该制备方法具体包括以下步骤:
步骤1、在预处理后的蓝宝石衬底上依次外延生长AlN成核层、GaN缓冲层和AlGaN梯度缓冲层,所述GaN缓冲层的表面平整,所述AlGaN梯度缓冲层由Al0.3GaN缓冲层、Al0.24GaN缓冲层、Al0.18GaN缓冲层、Al0.12GaN缓冲层和Al0.06GaN缓冲层层叠而成。
选用蓝宝石衬底,将蓝宝石衬底依次放入HF酸、丙酮溶液、无水乙醇溶液和去离子水中各用超声清洗1-15min,最后用氮气吹干。将清洗后的衬底置于金属有机物化学气相淀积(MOCVD)反应室中,先将反应室的真空度降低到小于2×102Torr,再向反应室通入氢气与氨气的混合气体,在反应室压力达到为10-780Torr的条件下,将衬底温度加热到1100-1250℃,并保持10-20min,完成对衬底基片的热处理。
在衬底上外延生长成核层。使用金属有机物化学气相淀积技术,在蓝宝石衬底上生长厚度为100nm的AlN成核层,以用来释放晶格不匹配造成的应力,其生长的工艺条件:温度为990℃,压力为122Torr,氢气流量为4400sccm,氨气流量为4400sccm,铝源流量为6μmol/min。
在成核层上淀积GaN缓冲层。使用金属有机物化学气相淀积技术,将反应室压力保持在10-780Torr,温度设为1050-1200℃,并同时向反应室通入流量为1-110μmol/min的镓源,流量为1200sccm的氢气和流量为2000-8000sccm的氨气,在成核层之上生长厚度为1μm的GaN缓冲层。要求GaN表面平整,没有晶格失配导致的应力积累现象。
在GaN缓冲层上制作AlGaN梯度缓冲层4(4a-4e),如图2。使用金属有机物化学气相淀积技术,改变镓源和铝源的流量,在GaN缓冲层上淀积500nm铝组分梯度变化的AlGaN,其铝组分从30%下降为0%,具体的,AlGaN梯度缓冲层由Al0.3GaN缓冲层、Al0.24GaN缓冲层、Al0.18GaN缓冲层、Al0.12GaN缓冲层和Al0.06GaN缓冲层构成。工艺条件为:温度1070℃,压力为122Torr,氢气流量为4400sccm,氨气流量为4400sccm,镓源流量为120μmol/min,铝源流量为从6μmol/min下降为0μmol/min。
步骤2、在AlGaN梯度缓冲层表面外延生长周期数为20的GaN/In0.12GaN超晶格背垒层。
生长温度降至840℃,生长出20周期GaN/In0.12GaN(2nm/3nm)超晶格背垒结构,该超晶格背垒结构中。超晶格的每个周期进行生长InGaN层,控制CP2Mg和SiH4的流量不变,保证InGaN层不超过3nm。
步骤3、采用低压金属有机物化学气相沉积法,在超晶格背垒层表面生长AlGaN中间层。
使用低压金属有机物化学气相淀积技术,改变镓源和铝源的流量,生长温度在900℃左右,在氮化镓/铟镓氮超晶格层上生长2nm的Al0.44GaN中间层。
步骤4、采用脉冲低压金属有机物化学气相沉积法,在AlGaN中间层表面外延生长InAlGaN势垒层。
分别以三甲基铟(TMIn)、三甲基铝(TMAl)、三乙基镓(TEGa)和氨(NH3)为铟、铝、镓和氮的前驱体。使用脉冲低压金属有机物化学气相淀积技术将生长温度降低到700℃以生长12nm的In0.17Al0.42Ga0.41N势垒层。12s TMIn、6s TMAl、6s TEGa和6s NH3的单位脉冲相继被引入反应器,金属有机脉冲始终被NH3脉冲跟随。在脉冲MOCVD过程中,InAlGaN势垒的生长实际上是一系列InN/AlN/GaN短周期超晶格结构。脉冲生长法能有效地减少预反应中寄生包合物引起的缺陷,有利于增加吸附原子的迁移,从而提高生长的均匀性,提高生长质量。
步骤5、在InAlGaN势垒层上依次生长p-AlGaN栅极层和p-GaN栅极层。
保持生长温度为900℃~1030℃,使用低压金属有机物化学气相淀积技术,在铟铝镓氮势垒层上生长Al组分为12%~80%且厚度为2nm~3nm的p型AlGaN薄层。此外,p型AlGaN薄层中Mg掺杂浓度为1×1015cm-3~3×1015cm-3
在轻掺杂P型AlGaN栅极层上生长重掺杂P型GaN栅极层。使用低压金属有机物化学气相淀积技术,保持生长温度不变,生长10nm-200nm的重掺杂P型GaN栅极层。其中,p型GaN栅极层的Mg掺杂浓度为1×1018cm-3~1×1021cm-3
步骤6、在p-GaN栅极层上沉积栅极金属层。
如图3所示,在外延生长结束时通过电子束蒸发生长栅极金属10。
步骤7、刻蚀栅极金属层和p-GaN栅极层形成自对准结构,自对准结构靠近源极。
通过常规光刻、显影工艺定义栅图形,通过清洗、等离子刻蚀剥离不需要的栅极金属和P型GaN层,获得如图4所示结构。该自对准结构靠近源极。
步骤8、刻蚀p-AlGaN栅极层以使其自自对准结构下方向漏极延伸。
进一步地,通过常规光刻、显影工艺定义P型AlGaN图形,通过清洗、等离子刻蚀获得如附图5所示栅极结构,使得P型AlGaN层8从栅极向漏级延伸。
步骤9、沉积介质层,并刻蚀介质层,以在栅极金属表面形成开口。
在如图5结构上沉积介质层。介质层优选Si3N4材料。反应气体为SiH4和NH3,使用等离子体化学气相淀积工艺来沉积Si3N4材料。并通过常规光刻、显影工艺定义介质层图形,对氮化硅介质层13刻蚀形状,使得栅极金属10表面形成开口,形成源/漏预定区域,从而形成图6所示结构。
步骤10、沉积金属,并刻蚀形成源极、漏极和场板,场板自开口向漏极延伸。
如图7所示,在图6的结构表面沉积欧姆接触金属。使用电子束蒸发沉积Ti/Al/Ni/Au复合金属层,并在840℃温度下快速热退火(RTA)30s,形成欧姆接触。并使用金属掩模对欧姆接触金属定义图形和蚀刻,形成源级11、漏级12和场板14。
上述实施例为本发明较佳的实施方式,但本发明的实施方式并不受上述实施例的限制,其他的任何未背离本发明的精神实质与原理下所作的改变、修饰、替代、组合、简化,均应为等效的置换方式,都包含在本发明的保护范围之内。

Claims (10)

1.一种增强型高迁移率氮化镓半导体器件,其特征在于,其包括,依次层叠的蓝宝石衬底、AlN成核层、GaN缓冲层、AlGaN梯度缓冲层、GaN/In0.12GaN超晶格背垒层、Al0.44GaN中间层及InAlGaN势垒层,位于所述InAlGaN势垒层上的源极金属、漏极金属和p-AlGaN栅极,位于所述p-AlGaN栅极表面的p-GaN栅极层与栅极金属的自对准结构,位于所述自对准结构、p-AlGaN栅极和InAlGaN势垒层表面的介电层,以及位于所述介电层上与所述栅极金属接触并朝向所述漏极金属延伸的场板,
其中,所述p-GaN栅极层与栅极金属的自对准结构位于所述p-AlGaN栅极表面靠近所述源极金属的一侧;
所述AlGaN梯度缓冲层包括依次层叠的Al0.3GaN缓冲层、Al0.24GaN缓冲层、Al0.18GaN缓冲层、Al0.12GaN缓冲层和Al0.06GaN缓冲层,所述InAlGaN势垒层为InN/AlN/GaN短周期超晶格结构,所述GaN/In0.12GaN超晶格背垒层的周期数为20。
2.根据权利要求1的所述增强型高迁移率氮化镓半导体器件,其特征在于,所述InAlGaN势垒层为厚度为12nm的In0.17Al0.42Ga0.41N势垒层。
3.根据权利要求1的所述增强型高迁移率氮化镓半导体器件,其特征在于,单个所述GaN/In0.12GaN超晶格背垒层中,GaN的厚度为2nm,In0.12GaN的厚度为3nm。
4.根据权利要求1的所述增强型高迁移率氮化镓半导体器件,其特征在于,所述AlN成核层的厚度为100nm,所述GaN缓冲层的厚度为1μm,且所述GaN缓冲层邻接所述AlGaN梯度缓冲层的表面平整。
5.根据权利要求1的所述增强型高迁移率氮化镓半导体器件,其特征在于,所述AlGaN梯度缓冲层的厚度为500nm,其宽高比小于6.7。
6.根据权利要求1的所述增强型高迁移率氮化镓半导体器件,其特征在于,所述Al0.44GaN中间层的厚度为2nm;所述p-AlGaN栅极的Al组分为12%~18%,厚度为2~3nm,其掺杂浓度为1×1015cm-3 ~ 3×1015cm-3;所述p-GaN栅极层的厚度为10~200nm,其掺杂浓度为1×1018cm-3 ~ 1×1021cm-3
7.一种增强型高迁移率氮化镓半导体器件的制备方法,其特征在于,其包括以下步骤:
在预处理后的蓝宝石衬底上依次外延生长AlN成核层、GaN缓冲层和AlGaN梯度缓冲层,所述GaN缓冲层的表面平整,所述AlGaN梯度缓冲层由Al0.3GaN缓冲层、Al0.24GaN缓冲层、Al0.18GaN缓冲层、Al0.12GaN缓冲层和Al0.06GaN缓冲层层叠而成;
在所述AlGaN梯度缓冲层表面外延生长周期数为20的GaN/In0.12GaN超晶格背垒层;
采用低压金属有机物化学气相沉积法,在所述超晶格背垒层表面生长Al0.44GaN中间层;
采用脉冲低压金属有机物化学气相沉积法,在所述Al0.44GaN中间层表面外延生长InAlGaN势垒层,所述InAlGaN势垒层为InN/AlN/GaN短周期超晶格结构;
在所述InAlGaN势垒层上依次生长p-AlGaN栅极层和p-GaN栅极层;
在所述p-GaN栅极层上沉积栅极金属层;
刻蚀所述栅极金属层和所述p-GaN栅极层形成自对准结构;
刻蚀所述p-AlGaN栅极层;
沉积介质层,并刻蚀所述介质层,以在所述栅极金属表面形成开口;
沉积金属,并刻蚀形成源极、漏极和场板,所述场板自所述开口向所述漏极延伸;
其中,所述自对准结构靠近所述源极,所述p-AlGaN栅极层自所述自对准结构下方向所述漏极延伸。
8.根据权利要求7的所述制备方法,其特征在于,所述InAlGaN势垒层的外延生长工艺包括:分别以三甲基铟(TMIn)、三甲基铝(TMAl)、三乙基镓(TEGa)和氨(NH3)为铟、铝、镓和氮的前驱体,12s TMIn、6s TMAl以及6s TEGa的金属有机单位脉冲相继被引入腔室,NH3始终伴随着金属有机单位脉冲。
9.根据权利要求7或8的所述制备方法,其特征在于,所述AlGaN梯度缓冲层的外延生长工艺包括:反应室压力保持在10-780Torr,温度为900-1100℃,铝源流量从6μmol/min下降为0μmol/min。
10.根据权利要求7或8的所述制备方法,其特征在于,所述AlGaN梯度缓冲层厚度为500nm,其宽高比小于6.7;所述p-AlGaN栅极层为轻掺杂,所述p-GaN栅极层为重掺杂。
CN202110299527.9A 2021-03-22 2021-03-22 一种增强型高迁移率氮化镓半导体器件及其制备方法 Active CN113054002B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110299527.9A CN113054002B (zh) 2021-03-22 2021-03-22 一种增强型高迁移率氮化镓半导体器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110299527.9A CN113054002B (zh) 2021-03-22 2021-03-22 一种增强型高迁移率氮化镓半导体器件及其制备方法

Publications (2)

Publication Number Publication Date
CN113054002A CN113054002A (zh) 2021-06-29
CN113054002B true CN113054002B (zh) 2022-11-08

Family

ID=76514058

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110299527.9A Active CN113054002B (zh) 2021-03-22 2021-03-22 一种增强型高迁移率氮化镓半导体器件及其制备方法

Country Status (1)

Country Link
CN (1) CN113054002B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113851522B (zh) * 2021-08-30 2023-07-28 湖南三安半导体有限责任公司 一种氮化镓增强型器件及其制备方法
CN114914316B (zh) * 2022-05-23 2023-12-12 南京大学 近红外表面等离激元近场增强型高迁移率晶体管探测器
CN115528109A (zh) * 2022-10-14 2022-12-27 湖南三安半导体有限责任公司 半导体器件及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102388441A (zh) * 2009-04-08 2012-03-21 宜普电源转换公司 增强型GaN高电子迁移率晶体管器件及其制备方法
CN104241352A (zh) * 2014-09-26 2014-12-24 中国科学院半导体研究所 一种具有极化诱导掺杂高阻层的GaN基HEMT结构及生长方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5098649B2 (ja) * 2005-12-28 2012-12-12 日本電気株式会社 電界効果トランジスタ、ならびに、該電界効果トランジスタの作製に供される多層エピタキシャル膜
KR20130008280A (ko) * 2011-07-12 2013-01-22 삼성전자주식회사 안정성이 우수한 질화물계 반도체 소자

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102388441A (zh) * 2009-04-08 2012-03-21 宜普电源转换公司 增强型GaN高电子迁移率晶体管器件及其制备方法
CN104241352A (zh) * 2014-09-26 2014-12-24 中国科学院半导体研究所 一种具有极化诱导掺杂高阻层的GaN基HEMT结构及生长方法

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
An Over 20-W/mm S-Band InAlGaN/GaN HEMT With SiC/Diamond-Bonded Heat Spreader;Toshihiro Ohki 等;《IEEE ELECTRON DEVICE LETTERS》;20181205;第40卷(第2期);第287-290页正文部分以及图1-6 *
High-performance high electron mobility transistors with GaN/InGaN composite channel and superlattice back barrier;Yachao Zhang 等;《APPLIED PHYSICS LETTERS》;20190813;第115卷(第7期);第072105(1-5)页以及图1-8 *
High-performance InAlGaN/GaN enhancement-mode MOS-HEMTs grown by pulsed metal organic chemical vapor deposition;Ya-Chao Zhang 等;《CHINESE PHYSICS B》;20181212;第28卷(第1期);第018102(1-5)页以及图1-9 *
氮化衬底对MOCVD生长GaN的影响;李述体 等;《华南师范大学学报 (自然科学版 )》;20070831(第3期);第69-73页正文部分 *

Also Published As

Publication number Publication date
CN113054002A (zh) 2021-06-29

Similar Documents

Publication Publication Date Title
CN113054002B (zh) 一种增强型高迁移率氮化镓半导体器件及其制备方法
US8603871B2 (en) Compound semiconductor device and its manufacture method
US8772831B2 (en) III-nitride growth method on silicon substrate
JP6035721B2 (ja) 半導体装置の製造方法
JP2007165431A (ja) 電界効果型トランジスタおよびその製造方法
CN102569378A (zh) 化合物半导体器件及其制造方法
JP4210823B2 (ja) シヨットキバリアダイオード及びその製造方法
JP6882503B2 (ja) 高ブレークダウン電圧の窒化ガリウム系高電子移動度トランジスタおよびその形成方法
WO2023273252A1 (zh) N极性GaN晶体管结构的制备方法和半导体结构
CN112993032A (zh) 漏极阶梯场板结构射频hemt器件及其制备方法
CN108417627A (zh) 一种用于制备GaN基高频微波器件的方法
TW202220102A (zh) 半導體結構及其製作方法
KR102111459B1 (ko) 질화물 반도체 소자 및 그 제조 방법
CN115799332B (zh) 一种极性硅基高电子迁移率晶体管及其制备方法
WO2012020565A1 (ja) 半導体基板、半導体デバイスおよび半導体基板の製造方法
CN111009468A (zh) 一种半导体异质结构制备方法及其用途
CN111009579A (zh) 半导体异质结构及半导体器件
CN213212169U (zh) 一种半导体器件的外延结构及半导体器件
US20230154785A1 (en) N-face polar gan-based device and composite substrate thereof, and method of manufacturing composite substrate
CN114725214A (zh) 一种多层钝化凹槽栅mis-hemt器件及其制备方法
CN114551594A (zh) 一种外延片、外延片生长方法及高电子迁移率晶体管
CN109346522B (zh) 一种半导体结构及其形成方法
CN112713188A (zh) 一种GaN基增强型MIS-HEMT器件及其制备方法
CN111640672A (zh) 增强型氮化镓基高电子迁移率晶体管及其制备方法
KR102111458B1 (ko) 질화물 반도체 소자 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant