JP2011501431A - Ｓｏｉ上の窒化ガリウム半導体装置およびそれを製造する方法 - Google Patents
Ｓｏｉ上の窒化ガリウム半導体装置およびそれを製造する方法 Download PDFInfo
- Publication number
- JP2011501431A JP2011501431A JP2010529916A JP2010529916A JP2011501431A JP 2011501431 A JP2011501431 A JP 2011501431A JP 2010529916 A JP2010529916 A JP 2010529916A JP 2010529916 A JP2010529916 A JP 2010529916A JP 2011501431 A JP2011501431 A JP 2011501431A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- single crystal
- transparent substrate
- crystal silicon
- donor wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 title claims abstract description 71
- 229910002601 GaN Inorganic materials 0.000 title claims abstract description 69
- 239000004065 semiconductor Substances 0.000 title claims abstract description 46
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000000758 substrate Substances 0.000 claims abstract description 91
- 238000000034 method Methods 0.000 claims abstract description 58
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 49
- 239000013078 crystal Substances 0.000 claims abstract description 27
- 239000011521 glass Substances 0.000 claims description 50
- 230000008569 process Effects 0.000 claims description 38
- 150000002500 ions Chemical class 0.000 claims description 34
- 239000000463 material Substances 0.000 claims description 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 16
- 229910052710 silicon Inorganic materials 0.000 claims description 16
- 239000010703 silicon Substances 0.000 claims description 16
- 239000002241 glass-ceramic Substances 0.000 claims description 10
- 238000002513 implantation Methods 0.000 claims description 8
- 239000000919 ceramic Substances 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 238000005468 ion implantation Methods 0.000 claims description 4
- 238000000927 vapour-phase epitaxy Methods 0.000 claims description 4
- 239000003607 modifier Substances 0.000 claims description 3
- 238000001451 molecular beam epitaxy Methods 0.000 claims description 3
- 238000004549 pulsed laser deposition Methods 0.000 claims description 3
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 claims description 2
- 238000005304 joining Methods 0.000 claims description 2
- 238000010438 heat treatment Methods 0.000 claims 2
- 239000004020 conductor Substances 0.000 claims 1
- 239000012212 insulator Substances 0.000 abstract description 12
- 230000007547 defect Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 239000003513 alkali Substances 0.000 description 6
- 230000008901 benefit Effects 0.000 description 6
- 239000000075 oxide glass Substances 0.000 description 6
- 229910052594 sapphire Inorganic materials 0.000 description 6
- 239000010980 sapphire Substances 0.000 description 6
- 238000000926 separation method Methods 0.000 description 5
- 238000013459 approach Methods 0.000 description 3
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 3
- 238000010521 absorption reaction Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- JNDMLEXHDPKVFC-UHFFFAOYSA-N aluminum;oxygen(2-);yttrium(3+) Chemical compound [O-2].[O-2].[O-2].[Al+3].[Y+3] JNDMLEXHDPKVFC-UHFFFAOYSA-N 0.000 description 2
- 239000002419 bulk glass Substances 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005868 electrolysis reaction Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000002223 garnet Substances 0.000 description 2
- 229910052749 magnesium Inorganic materials 0.000 description 2
- 239000011777 magnesium Substances 0.000 description 2
- -1 magnesium aluminate Chemical class 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000011029 spinel Substances 0.000 description 2
- 229910052596 spinel Inorganic materials 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- 208000012868 Overgrowth Diseases 0.000 description 1
- 239000002585 base Substances 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- AYKOTYRPPUMHMT-UHFFFAOYSA-N silver;hydrate Chemical compound O.[Ag] AYKOTYRPPUMHMT-UHFFFAOYSA-N 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Devices (AREA)
- Recrystallisation Techniques (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
絶縁体上窒化ガリウム半導体構造を製造する方法および装置が：透明基板に単結晶シリコン層を接合するステップ；および単結晶シリコン層上に単結晶窒化ガリウムを成長させるステップを用いる。
Description
本出願は、２００７年１０月１８日に出願の米国特許出願第１１／９７５，２８９号の優先権の利益を主張し、その内容を引用によって本明細書に加入する。
本発明は、絶縁体上半導体（ＳＯＩ）構造上に窒化ガリウム層を有する半導体装置の製造に関する。
窒化ガリウムは、青色、紫色及び白色の発光ダイオード、青色レーザ・ダイオード、紫外線検知器、並びに、高出力マイクロウェーブ・トランジスタ素子の構造内で広く使用される材料である。
従来の窒化ガリウム素子技術は、一般に９５０℃を超える温度で、サファイア基板または炭化珪素基板上に直接に成長した単結晶材料を基礎としている。成長プロセスは、典型的には有機金属気相成長（ＭＯＣＶＤ）技術、または、分子線エピタキシャル成長（ＭＢＥ）技術である。これらプロセスは、通常、化学量論にできるだけ近い条件下で実行される。前述の従来プロセスを使用して作製されたＧａＮは、数多くの欠陥を含むものの、ある程度は単結晶材料であると考えられてきた。しかし、数多くの欠陥を含むことは、それ自身が低欠陥ではない単結晶材料である特性を持つ窒化ガリウム材料上に、または、窒化ガリウム材料に関連して作製される半導体装置の性能に重大な影響を及ぼすかも知れない。
特許文献１には、（ＧａＮが直接その上に配置される）サファイアまたは炭化珪素から成る基板が高価であり、かつサイズが小さい旨、および、そのような装置の応用は現実的ではない若しくは限定的な価値しか持たない旨が記述されている。この先行技術は、そのような基板上で窒化ガリウムを成長させると、基板と窒化ガリウムとの間の原子間隔の不整合により発生する欠陥を減らす方策が必要になると認めている。この不整合により発生する欠陥を減らすためにはバッファ層を使用してもよい。この先行技術は横方向過成長技術（ＥＬＯ技術）が更に高価であると問題点を指摘しているものの、この技術を利用すると、より多くの欠陥構造の低減が達成されるかも知れない。
特許文献１には、（ＧａＮが直接その上に配置される）サファイアまたは炭化珪素から成る基板が高価であり、かつサイズが小さい旨、および、そのような装置の応用は現実的ではない若しくは限定的な価値しか持たない旨が記述されている。この先行技術は、そのような基板上で窒化ガリウムを成長させると、基板と窒化ガリウムとの間の原子間隔の不整合により発生する欠陥を減らす方策が必要になると認めている。この不整合により発生する欠陥を減らすためにはバッファ層を使用してもよい。この先行技術は横方向過成長技術（ＥＬＯ技術）が更に高価であると問題点を指摘しているものの、この技術を利用すると、より多くの欠陥構造の低減が達成されるかも知れない。
高温度で基板上に窒化ガリウムを成長させることも、耐熱性の成長装置およびその付属物によって大きな出費を引き起こすものと考えられている。例えば、特許文献１には、９５０℃を超える温度での窒化ガリウム作製の前述のプロセスの不利益について述べられており、そのプロセスが結果として大きなエネルギー損失を引き起こし、特殊な材料の使用を必要とすると述べる。その他の不利益として、この高温度で使用される基板はＧａＮに不適合であり、このため原子間隔の不整合を克服するために高価な手順が必要になることも開示されている。
ＺｎＯのような他の基板材料は、より低い温度でのみ利用可能である。特許文献１には、例えば６５０℃未満であるより低い温度を使用し、かつ、より低価格であるが温度に影響を受けやすい、例えばシリコン、ガラスまたは石英などの基板材料上における成長法の利点について述べられている。ＺｎＯバッファ層上での窒化ガリウムの成長は、そのバッファ層が６５０℃未満の温度ではＧａＮに、より格子整合するので、有利であると認められている。
Ｙ．Ｎａｒｕｋａｗａ et aｌ、ＪＪＡＰ（ｖｏｌ．４５）、Ｎｏ．４１、ｐｐ．Ｌ１０８４−Ｌ１０８６（２００６）
低温で成長したＧａＮ材料は、多結晶材料が主であるので、より低品質であることも認識されている。ＧａＮバッファ層を使用し石英上で成長させた多結晶ＧａＮから作製される青色ＬＥＤが実証されているものの、多結晶ＧａＮに対する関心は、単結晶材料への関心に比して低かった。
上記背景に対し、全般照明では、小径の基板上に成長した後に、より大きなパネルに搭載された多数のＬＥＤを用いて、大面積の光源が実現できるであろう。既存の１つの手法では、オーストラリア国シルバーウオータ所在のブルーガラス社により、１０００℃よりも「かなり低い」温度でのＧａＮの製造が提唱されており、それはサファイア上でＧａＮを直接に成長する電流プロセスに特有のものであると説明されている。ブルーガラス社のプロセスは、低温（つまり、１０００℃よりもかなり低い温度）を使用して、ガラス上に直接にＧａＮを成長させるものである。しかし、この手法は、アモルファスまたは微粒子多結晶のＧａＮを生成し、結果として低効率のＬＥＤに至るものである。さらに、このプロセスで使用されるガラスは、高温度に耐え得ないものであり、ＧａＮの成長温度を制限する。このため、やはり低品質の材料、および、ＬＥＤの低性能に行き着く。
従って、この分野には、商業的に利用可能な製品をコスト効率が高く製造することを可能にし、高性能ＬＥＤ、および／または、大面積ＬＥＤとなるようなＧａＮ・ＬＥＤを製造するための新規な構造および／または製法についての要望が存在する。
本発明の１つ以上の実施形態に従うと、装置は：透明基板；前記透明基板に接合された単結晶シリコン層；および単結晶シリコン層上に成長した単結晶窒化ガリウム層を備える。
本発明の更なる１つ以上の実施形態に従うと、ＬＥＤ構造は：透明基板；前記透明基板に接合された単結晶シリコン層；および前記単結晶シリコン層上に成長した窒化ガリウムを備え、前記単結晶窒化ガリウム層が、ＬＥＤを構成するｎ型ドープ層およびｐ型ドープ層を含む。
前記透明基板およびこれに接合された単結晶シリコン層は、単結晶シリコン層上に単結晶窒化ガリウム層を成長させる約７５０℃以上のプロセス温度に耐えることができる。プロセス温度は、約１０００℃以上であってもよい。
単結晶シリコン層は（１１１）方位にある。単結晶シリコン層は、厚みが約１ｎｍ〜１３０ｎｍであってもよい。単結晶シリコン層は、継ぎ目を間に有する分離したタイル状片から成り、その継ぎ目に単結晶窒化ガリウムが成長したものであってもよい。
透明基板は、ガラス、ガラスセラミック、並びに、酸窒化アルミニウム、マグネシウム・アルミン酸塩スピネル、イットリウム・アルミン酸塩ガーネット、多結晶アルミナおよびサファイアを含む透明セラミックから成る群から選択される材料から形成されてもよい。
透明基板は、ガラス、ガラスセラミック、並びに、酸窒化アルミニウム、マグネシウム・アルミン酸塩スピネル、イットリウム・アルミン酸塩ガーネット、多結晶アルミナおよびサファイアを含む透明セラミックから成る群から選択される材料から形成されてもよい。
本明細書における発明の記述を添付図面と共に理解することにより、他の態様、特徴、および、利点などが、当業者には明らかになろう。
本発明の様々な態様を例示する目的で、現時点で好ましい形態が図面中に示される。しかし、本発明が図示される配置や手段のままに限定されるものではないと理解すべきである。
本発明の様々な態様を例示する目的で、現時点で好ましい形態が図面中に示される。しかし、本発明が図示される配置や手段のままに限定されるものではないと理解すべきである。
同様な数字が同様な要素を示す図面を参照すると、図１には、小面積および大面積での製造に使用して好適なＬＥＤ構造１００が示されている。ＬＥＤ構造１００は、透明基板１０２、透明基板１０２に接合された単結晶シリコン層１０４、および、単結晶シリコン層１０４上に成長した単結晶窒化ガリウム（ＧａＮ）層１０６を備える。ＧａＮ層１０６は、ＬＥＤを形成する既知の構造の何れをもとり得るものの、図示した構造は、ＬＥＤ構造１００の活性部を形成するｎ型ドープ層１０６Ａ、および、ｐ型ドープ層１０６Ｂを含む。電極１０７Ａおよび１０７Ｂが、ＬＥＤ照明を生成するのに必要な電圧および電流を印加するために使用される。当業者には、上記構造の記述が簡潔を目的として単純化されたものと理解される。ＧａＮ・ＬＥＤ構造は、ＧａＮのｎ型ドープ領域およびｐ型ドープ領域以外の領域を含み、例えば、活性領域は、ｎ型ドープ層１０６Ａとｐ型ドープ層１０６Ｂとの間にＧａＩｎＮ／ＧａＮから成るＭＱＷまたはＤＨ（ダブル・ヘテロ構造）の何れかを含んでいてもよい。
半導体構造は、この実施形態ではＬＥＤ構造１００であるが、基本的には絶縁体上半導体構造である。これまでは、絶縁体上半導体構造で最も一般的に使用される半導体材料はシリコンであった。そのような構造は、文献では絶縁体上シリコン構造、または、より一般的に、絶縁体上半導体構造と呼ばれており、省略形「ＳＯＩ」がそのような構造に適用されている。ＳＯＩのより特定の種別には、ガラス上配置のシリコン構成などのガラス上半導体（ＳＯＧ）構造がある。
より詳細には以下で記述されるように、単結晶シリコン層１０４上での単結晶窒化ガリウム（ＧａＮ）層１０６の成長は、ＧａＮ層１０６内の欠陥を最少にするために、かつ、実質的に単結晶材料の構造を得ることを確実にするために、比較的に高温度で行われる。従って、単結晶シリコン層１０４上へのＧａＮの成長プロセスは、約７５０℃以上で、より好ましくは、１０００℃以上で実行されるべきである。
用語「実質的に」は、半導体材料が通常は、格子欠陥または少数の粒界などの、固有のまたは意図的に加えられた内部欠陥または表面欠陥を少なくとも幾らかは含むものである事実を考慮して、ＧａＮ層１０６（および／またはシリコン層１０４）を記述する際に使用される。その用語「実質的に」は、更に、ある種のドーパントが、半導体材料の結晶構造を歪ませるか、或いは、これに影響を及ぼすかも知れない、という事実をも反映するものである。
透明基板１０２は、ＧａＮ層１０６が成長する前述の温度、例えば、約７５０℃以上、更に詳しくは、約１０００℃以上の温度に耐える材料から形成すべきである。また、透明基板１０２の熱膨張率は、熱サイクル中におけるＧａＮ系層の亀裂を回避するために、ＧａＮの熱膨張率に近づけるべきである。例示の目的であるが、透明基板１０２は、ガラス、ガラスセラミック、並びに、酸窒化アルミニウム、マグネシウム・アルミン酸塩スピネル、イットリウム・アルミン酸塩ガーネット、多結晶アルミナおよびサファイアを含む透明セラミックから成る群から選択される材料から形成してもよい。
透明基板１０２は、酸化物ガラスまたは酸化物ガラスセラミックから形成することが好ましい。ガラスセラミックは、制御された結晶プロセスを受け、その結果として均一な結晶／ガラス材料になり、ガラスではなかなか得られない特性をもたらすある種のガラスである。酸化物ガラスと酸化物ガラスセラミックとの間では、ガラスセラミックの方がより耐熱性が高い、つまり、より高い温度のプロセスと両立できるという長所を持つ。透明ガラスおよび透明ガラスセラミックの基板を、以下では「ガラス」と呼ぶ。例示の目的であるが、透明基板１０２は、コーニング社の「ガラス組成物９６６４」などの、アルカリ土類イオンを含むガラス基板から形成してもよい。このガラスセラミックは、シリコンと同様な熱膨張率を有し、従って透明基板１０２を実現するためのよい候補であろう。
透明基板１０２は、約０．５ｍｍから約３ｍｍの範囲など、約０．１ｍｍから約１０ｍｍの範囲の厚みを持っていてもよい。或る用途では、約１μｍ以上の厚みを有する透明基板１０２が、例えば半導体構造が高周波で作動する際に発生する寄生容量効果を回避するために、望ましい。
一般に、透明基板１０２は、採用されるあらゆる接合プロセス、および、ＬＥＤ１００を製造するためにＳＯＧ構造上で実行されるその後のプロセスの間中でシリコン層１０４を支持するのに充分な厚みを有するべきである。透明基板１０２の厚みには理論的な上限はないものの、支持機能に必要な厚みや、最終のＬＥＤ構造１００（または他の半導体構造）に望まれる厚みを超える厚みは有利ではないであろう。これは、透明基板１０２の厚みが大きいほど、ＬＥＤ構造１００を形成する際のプロセス・ステップの少なくとも幾らかの実行が困難となり、それを製造するコストが増大し、かつ、最終の装置に付加される重量および容積が増大するかも知れないからである。
ディスプレイなどの或る用途では、透明基板１０２は、可視光、近紫外線および／または赤外線の波長範囲、例えば３５０ｎｍから２μｍの波長範囲で透明であってもよい。
図２および図３を参照すると、ＬＥＤ１００を製造するための基部構造１０１（図３）を製造するために形成されるであろう中間構造が示されている。図２を参照すると、本明細書で記述される後処理の温度および雰囲気に耐えることができるような強い接合を形成する技術を使用して、単結晶シリコン層１０４を透明基板１０２に接合することにより、半導体構造が形成される。次いで、単結晶シリコン層１０４上に、（破線の矢印で示すように）ＧａＮ層１０６を成長または堆積する。この成長プロセスは、有機金属気相エピタキシャル成長法、有機金属気相成長法、分子線エピタキシャル成長法、および、ハイドライド気相エピタキシャル成長法のうち１つ以上のプロセスを使用して実現してもよい。これら成長プロセスは、好ましくは、約７５０℃以上、更に詳しくは約１０００℃以上の高い温度で実行される。
単結晶シリコン層１０４上にＧａＮ層１０６を堆積するために、パルス・レーザ堆積法も使用してよい。パルス・レーザ堆積法は、室温（例えば約２５℃）から約６００〜７００℃までのような、はるかに低い温度で実行でき、実質的に低い温度においても良好な性能のＧａＮを得ることが可能であろう。
結果として得られる半導体構造１０１（図３）は：透明基板１０２；透明基板１０２に接合された単結晶シリコン層１０４；および単結晶シリコン層１０４上に成長した単結晶窒化ガリウム層１０６を含む。既述したように、透明基板１０２およびこれに接合された単結晶シリコン層１０４は、約約７５０℃以上、または、約１０００℃以上のプロセス温度に耐えることができ、かつ、本明細書で記述される技術を使用するＧａＮ系材料の成長で使用される雰囲気に耐えることができる。ＬＥＤは、標準的なプロセス技術を使用して、ＧａＮ層１０６の表面にまたはその内部に作製される。
単結晶シリコン層１０４は、（１１１）方位にあるべきであり、または、単結晶ＧａＮの成長に適した他の如何なる方位にあってもよい。実際に、単結晶シリコン層１０４は、その表面に単結晶窒化ガリウム層１０６が成長するシード層として働く。単結晶シリコン層１０４を（１１１）方位にすると、得られるＧａＮ層１０６が、（アモルファスまたは微粒子多結晶のＧａＮを最少にした）十分な単結晶構成になることを確実にし、その構造１０１がＬＥＤ装置で使用される際には少なくとも効率の向上が得られる。この点に関し図４および図５を参照すると、ある面積、０．１ｍｍ２面積の青色ＬＥＤのＬＥＤ外部量子効率の既知の曲線が示されている。一般に、ＬＥＤ外部量子効率は、図４および図５（非特許文献１に記載）に示されるように、電流密度が増加すると減少する。外部量子効率を高く維持するために、ＬＥＤ１００の動作電流密度はできるだけ低くすべきである。これは、得られるＧａＮ層１０６が、（アモルファスまたは微粒子多結晶のＧａＮを最少にした）十分な単結晶構成であることを確実にすることにより達成される。
単結晶シリコン層１０４における吸収損失および光トラップは、単結晶シリコン層１０４を（約５０ｎｍ未満など）比較的に薄い層にすることにより回避される、さらに、単結晶シリコン層１０４は：（ｉ）導波路の遮断波長が約４６０ｎｍであり、ＴＥモードおよびＴＭモードではそれぞれ１３４ｎｍおよび３７８ｎｍであり；（ｉｉ）４６０ｎｍで透過光に対する光学損失が、１００ｎｍ厚、５０ｎｍ厚、２５ｎｍ厚および１０ｎｍ厚でそれぞれ、１８．１％、９．５％、４．９％および２％である、という特性を有する。
単結晶シリコン層１０４は、厚みが約１ｎｍから１３０ｎｍまででもよく、更には、吸収損失および光トラップを最少にするために望ましい５０ｎｍ未満であってもよい。
透明基板１０２に単結晶シリコン層１０４を接合する如何なるプロセスも、得られる接合が例えばＧａＮ層１０６の成長または堆積に関連して上述した後処理の温度および雰囲気に充分に耐える強度を有する限りは、使用できる。
以下、図６〜図８を参照して適切な接合プロセスについて述べる。これらの図面には、透明層１０２に接合された単結晶シリコン層１０４を作製するために形成されるであろう中間構造が示されている。ここでは、透明基板１０２は、ガラス基板またはガラスセラミック基板１０２であると仮定され、かつそのように呼ばれる。接合プロセスは、特許文献２に詳細に記載されており、その全開示は引用によって本明細書に加入する。接合プロセスの基本的なステップは：（ｉ）シリコン・ドナー・ウエハの表面に水素イオン注入を施して接合表面を形成するステップ；（ｉｉ）接合表面をガラス基板に接触させるステップ；（ｉｉｉ）ウエハおよびガラス基板に圧力、温度および電圧を印加して接合を促進するステップ；および（ｉｖ）その構造体を常温にまで冷却して、シリコン・ウエハからのガラス基板およびシリコン薄膜層の分離を促進するステップを含む。
まず、図６を参照すると、ガラス基板またはガラスセラミック基板１０２に接合するのに適した比較的に平坦で一様な注入表面１２１を例えば研磨、洗浄などにより製造することによって、半導体ドナー・ウエハ（例えば単結晶シリコン）１２０の注入表面１２１を用意する。記述のためであるが、半導体ウエハ１２０は実質的に単結晶シリコン・ウエハである。注入表面１２１に１つ以上のイオン注入プロセスを施して、半導体ドナー・ウエハ１２０の注入表面１２１の下に強度を低下させた領域を形成することにより、剥離層１２２を作製する。剥離層１２２を形成する方法は特別な方法に限定されるものではないが、１つの適当な方法は、半導体ドナー・ウエハの注入表面１２１に水素イオン注入プロセスを施して、半導体ドナー・ウエハ１２０内での剥離層１２２の形成を少なくとも開始する手法である。注入エネルギーは、従来の技術を使用して約３００ｎｍ〜５００ｎｍなど、剥離層１２２の一般的な厚さを達成するように調節してもよい。
半導体ドナー・ウエハ１２０は、例えば注入表面１２１上の水素イオン濃度を低下させるように処理してもよい。例えば、半導体ドナー・ウエハ１２０を洗浄しかつ清浄にして、剥離層１２２の注入ドナー表面１２１を緩やかに酸化させてもよい。
図７および図８を参照すると、ガラス基板１０２は、電解プロセスを使用して、剥離層１２２に接合してもよい。その接合プロセスでは、ガラス基板１０２（および、もし済んでいなければ、剥離層１２２）の適当な表面清浄プロセスを実行してもよい。その後、中間構造を直接的または間接的に接触させて、図７に模式的に示した配置を達成する。その接触に先立ってまたは後続して、半導体ドナー・ウエハ１２０、剥離層１２２およびガラス基板１０２を含む構造を、温度勾配の存在下で加熱する。ガラス基板１０２は、半導体ドナー・ウエハ１２０および剥離層１２２よりも高温度に加熱してもよい。例示の目的であるが、ガラス基板１０２と半導体ドナー・ウエハ１２０（および剥離層１２２）の温度差は、約１００℃乃至約１５０℃までと高くともよいが、少なくとも１℃である。この温度差は、（シリコンの熱膨張率に一致したように）半導体ドナー・ウエハ１２０に一致する熱膨張率（ＣＴＥ）を有するガラスには望ましい。これは、その温度差により、後になって熱応力による半導体ウエハ１２０からの剥離層１２２の分離が促進されるからである。
ガラス基板１０２と半導体ドナー・ウエハ１２０の温度差を安定させた後に、中間組立体に機械的な圧力を印加する。圧力の範囲は約１ｐｓｉ（約０．０７ｋｇ／ｃｍ２）から約５０ｐｓｉ（約３．５ｋｇ／ｃｍ２）の間でもよい。より高い圧力、例えば１００ｐｓｉ（７．０ｋｇ／ｃｍ２）を超える圧力の印加は、ガラス基板１０２の破損の原因になり得る。
ガラス基板１０２および半導体ドナー・ウエハ１２０は、ガラス基板１０２の歪み点±１５０℃の範囲内の温度に到達させてもよい。
次いで、例えば半導体ドナー・ウエハ１２０を正電極に、ガラス基板１０２を負電極に置いて、中間組立体の両端に電圧を印加する。中間組立体を、上記の条件下で暫くの間（例えばおよそ１時間以下）保持し、電圧を除き、次いで、中間組立体を室温にまで冷却する。
図８を参照すると、その後、半導体ドナー・ウエハ１２０およびガラス基板１０２が分離され、半導体ドナー層１２０の半導体材料から成る比較的に薄い剥離層１２２が接合されたガラス基板１０２が得られる。その分離は、それらがまだ完全には離れていなければ、幾らかの剥離を含むであろう。分離は、熱応力による剥離層１２２の破砕によって遂行されるかも知れない。上記に代えてまたは加えて、水ジェット切断のような機械的応力または化学エッチングを使用して分離を促進してもよい。
電位の印加により、ガラス基板１０２中のアルカリ・イオンまたはアルカリ土類イオンが、半導体／ガラス界面からさらにガラス基板１０２内へ移動させられる。更に詳しくは、実質的に全ての変性剤の正イオンを含む、ガラス基板１０２の正イオンが、半導体／ガラス界面の高電位から移動し：（１）半導体／ガラス界面に隣接するガラス基板１０２内に正イオン低濃度層１１２を形成し；かつ（２）正イオン低濃度層１１２に隣接してガラス基板１０２の正イオン高濃度層１１４を形成する。これにより、以下の数多くの作用：（ｉ）アルカリ・イオンまたはアルカリ土類イオンの存在しない界面（層）１１２がガラス基板内に形成されること；（ｉｉ）アルカリ・イオンまたはアルカリ土類イオンが増加した界面（層）１１４がガラス基板１０２内に形成されること；（ｉｉｉ）剥離層１２２とガラス基板１０２との間に酸化層１１６が形成されること；および（ｉｖ）ガラス基板１０２が、極めて反応性が高くなり、比較的に低温下での熱の印加によって剥離層１２２に強く接合すること、という作用が得られる。
図８に示した例では、電解プロセスで得られた中間構造は、順次に：（ガラス基板１０２内の）バルク・ガラス基板１１８；（ガラス基板１０２内の）アルカリ・イオンまたはアルカリ土類イオン増大層１１４；（ガラス基板１０２内の）アルカリ・イオンまたはアルカリ土類イオン減少層１１２；酸化層１１６；および剥離層１２２を含む。
一旦形成された正イオン空乏層１１２は、電解プロセス中で使用される温度と同等な温度またはそれより或る程度高い温度、例えば、ＧａＮ層１０６が単結晶シリコン層１０６に塗布された温度にまでその構造体が加熱されたとしても、長時間にわたって安定である。高い温度で形成されたことにより、正イオン空乏層１１２は、高い温度においても特に安定であることが発見された。これらの考察により、アルカリ・イオンおよびアルカリ土類イオンが、酸化物ガラスまたは酸化物ガラスセラミック１０２から単結晶シリコン層１０４内へ戻り拡散をしないことが確かめられた。これにより、単結晶シリコン層１０４の結晶構造中の如何なる歪みもが最小化され、その上に形成されるＧａＮ層１０６中の欠陥も最少化される。
図９〜図１１を参照すると、ＧａＮ層１０６内の転位密度を低下させるためには、継ぎ目１２４を間に有する、分離したタイル状片１０４Ａ、１０４Ｂなどから形成された単結晶シリコン層１０４上に、ＧａＮ層１０６を堆積することが有益であろう（図９および図１０）。図１０および図１１を参照すると、単結晶窒化ガリウム層１０６は、継ぎ目１２４内に横方向エピタキシャル成長法によって成長し、単一の統合層１０６になるであろう。横方向成長におけるこの利点は、単結晶シリコンのタイル状片１０４Ａ、１０４Ｂのサイズが、ＧａＮ層１０６のサイズに比して相対的に小さいときに顕著である。１つ以上の実施形態では、単結晶シリコンのタイル状片１０４Ａ、１０４Ｂなどの複数の（ミクロン・サイズの）微小島状体を採用すると、その上にＧａＮが横方向エピタキシャル成長によって成長し、ＧａＮ内の転位の大幅な低減が得られるであろう。
構造体１００、１０１を形成するための上記の手法は、比較的に大面積のＬＥＤ装置を形成するために使用されるであろう。大面積装置の利点には、取り扱いが容易な熱シンクへの用途が含まれる。透明基板１０２（特にガラス基板）上の単結晶シリコン層１０４は、例えばサファイアまたは炭化珪素よりも安価でかつ大面積になるという可能性があるので、外部効率を改善するために大面積構造体を使用してもよい。（６０Ｗの白熱電球に匹敵する）１０００ｌｍを発生させるためには、（２５ｍＡ／ｍｍ２で１７０ｌｍ／Ｗの外部量子効率を仮定すると）５．８８Ｗの電力を供給しなければならない。入力電力の約３０％が熱を、この例では約１．７５Ｗの熱を生成する。ＬＥＤの面積は約７５ｍｍ２であり（５．８８Ｗ／３．１３Ｖ／２５ｍＡ／ｍｍ２）、これは典型的な高電力ＬＥＤよりも約７５倍大きい。しかし、大面積は、ＬＥＤ構造の空冷をより容易にしかつ単純化する。
本発明を特定の実施形態を参照して記述したが、これらの実施形態は、本発明の原理および用途の単なる例示であることを理解すべきである。従って、その例示的な実施形態には多くの修正がなされ得ること、および、添付の特許請求の範囲の精神および範囲から逸脱することなく、他の構成が考え出され得ることを理解すべきである。
１００：ＬＥＤ構造
１０２：透明基板
１０４：単結晶シリコン層
１０４Ａ、１０４Ｂ：タイル状片
１０６：単結晶窒化ガリウム層
１０６Ａ：ｎ型ドープ層
１０６Ｂ：ｐ型ドープ層
１０７Ａ、１０７Ｂ：電極
１１２：正イオン低濃度層
１１４：正イオン高濃度層
１１６：酸化層
１１８：バルク・ガラス基板
１２０：半導体ドナー・ウエハ
１２１：注入表面
１２２：剥離層
１２４：継ぎ目
１０２：透明基板
１０４：単結晶シリコン層
１０４Ａ、１０４Ｂ：タイル状片
１０６：単結晶窒化ガリウム層
１０６Ａ：ｎ型ドープ層
１０６Ｂ：ｐ型ドープ層
１０７Ａ、１０７Ｂ：電極
１１２：正イオン低濃度層
１１４：正イオン高濃度層
１１６：酸化層
１１８：バルク・ガラス基板
１２０：半導体ドナー・ウエハ
１２１：注入表面
１２２：剥離層
１２４：継ぎ目
Claims (10)
- 透明基板；
前記透明基板に接合された単結晶シリコン層；および
前記単結晶シリコン層に接して配置された単結晶窒化ガリウム層
を備えることを特徴とする装置。 - 前記単結晶シリコン層が約１ｎｍ〜１３０ｎｍの厚みを有することを特徴とする請求項１に記載の装置。
- 前記透明基板が、ガラス、ガラスセラミックおよび透明セラミックから成る群から選択される材料から形成されることを特徴とする請求項１に記載の装置。
- 前記透明基板が、ガラスまたはガラスセラミックであり、かつ、バルク層、正イオン高濃度層、および、正イオン低濃度層を順次に含み、前記正イオン高濃度層は、移動の結果としての前記正イオン低濃度層からの実質的に全ての変性剤の正イオンを含み、
前記透明基板の前記正イオン低濃度層と前記単結晶シリコン層との間に、酸化物導体層または酸化物半導体層が配置されていることを特徴とする請求項１に記載の装置。 - 透明基板；
前記透明基板に接合された単結晶シリコン層；および
前記単結晶シリコン層上に成長した単結晶窒化ガリウム層
を備えたＬＥＤ構造であって、
前記単結晶窒化ガリウム層が、ＬＥＤを形成するｎ型ドープ層およびｐ型ドープ層を有することを特徴とするＬＥＤ構造。 - 透明基板に単結晶シリコン層を接合するステップ；および
前記単結晶シリコン層上に単結晶窒化ガリウム層を成長させるステップ
を有することを特徴とする半導体構造の製造方法。 - 前記単結晶窒化ガリウム層を、有機金属気相エピタキシャル成長法、有機金属気相成長法、および、分子線エピタキシャル成長法、ハイドライド気相エピタキシャル成長法、および、パルス・レーザ堆積法の１つ以上を使用して成長させることを特徴とする請求項６記載の方法。
- 単結晶ドナー・ウエハの注入表面にイオン注入プロセスを施して半導体ドナー・ウエハの剥離層を形成するステップ；
電解法を用いて前記透明基板に前記半導体ドナー・ウエハの剥離層を接合するステップ；および
前記半導体ドナー・ウエハから前記剥離層を分離させて、前記透明基板に接合された単結晶シリコン層を生成するステップ
を更に有することを特徴とする請求項６記載の方法。 - 前記接合するステップが：
前記透明基板および前記シリコン・ドナー・ウエハの少なくとも一方を加熱するステップ；
前記透明基板を、直接的にまたは前記剥離層を介して間接的に、前記シリコン・ドナー・ウエハに接触させるステップ；および
前記透明基板および前記シリコン・ドナー・ウエハに電位を印加して接合を引き起こすステップ
を有することを特徴とする請求項８記載の方法。 - （ｉ）前記シリコン・ドナー・ウエハと前記透明基板との間の前記透明基板上に酸化層が形成されるように、かつ、
（ｉｉ）実質的に全ての変性剤の正イオンを含む前記透明基板の正イオンが前記シリコン・ドナー・ウエハの高電圧側から離れて、（１）前記透明基板の前記シリコン・ドナー・ウエハに隣接する位置に正イオン低濃度層が形成され、かつ（２）該正イオン低濃度層に隣接する位置に正イオン高濃度層が形成されるように、
前記接触、加熱、および、電圧を維持するステップを更に有することを特徴とする請求項９記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/975,289 US8217498B2 (en) | 2007-10-18 | 2007-10-18 | Gallium nitride semiconductor device on SOI and process for making same |
| PCT/US2008/011578 WO2009051650A1 (en) | 2007-10-18 | 2008-10-08 | Gallium nitride semiconductor device on soi and process for making same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2011501431A true JP2011501431A (ja) | 2011-01-06 |
Family
ID=40457488
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010529916A Ceased JP2011501431A (ja) | 2007-10-18 | 2008-10-08 | Ｓｏｉ上の窒化ガリウム半導体装置およびそれを製造する方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US8217498B2 (ja) |
| EP (1) | EP2210284A1 (ja) |
| JP (1) | JP2011501431A (ja) |
| KR (1) | KR20100067131A (ja) |
| CN (1) | CN101861661B (ja) |
| TW (1) | TWI398019B (ja) |
| WO (1) | WO2009051650A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012076984A (ja) * | 2010-09-07 | 2012-04-19 | Toshiba Corp | 窒化物半導体結晶層の製造方法 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090272975A1 (en) * | 2008-05-05 | 2009-11-05 | Ding-Yuan Chen | Poly-Crystalline Layer Structure for Light-Emitting Diodes |
| JP2009286652A (ja) * | 2008-05-28 | 2009-12-10 | Sumitomo Electric Ind Ltd | Ｉｉｉ族窒化物結晶、ｉｉｉ族窒化物結晶基板および半導体デバイスの製造方法 |
| US9190560B2 (en) | 2010-05-18 | 2015-11-17 | Agency For Science Technology And Research | Method of forming a light emitting diode structure and a light diode structure |
| JP5627649B2 (ja) * | 2010-09-07 | 2014-11-19 | 株式会社東芝 | 窒化物半導体結晶層の製造方法 |
| JP5002703B2 (ja) * | 2010-12-08 | 2012-08-15 | 株式会社東芝 | 半導体発光素子 |
| TWI462285B (zh) * | 2010-12-30 | 2014-11-21 | Lextar Electronics Corp | 半導體結構及其製造方法 |
| FR2984007B1 (fr) * | 2011-12-13 | 2015-05-08 | Soitec Silicon On Insulator | Procede de stabilisation d'une interface de collage situee au sein d'une structure comprenant une couche d'oxyde enterree et structure obtenue |
| KR20150036268A (ko) * | 2012-06-29 | 2015-04-07 | 코닝 인코포레이티드 | 반도체 공정용 유리-세라믹 기판 |
| US9917156B1 (en) | 2016-09-02 | 2018-03-13 | IQE, plc | Nucleation layer for growth of III-nitride structures |
| EP4144893A1 (en) | 2021-09-06 | 2023-03-08 | Instytut Wysokich Cisnien Polskiej Akademii Nauk | A method for reducing or eliminating cracks during crystal growing process and a shaped metal piece for use in this method |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001332502A (ja) * | 2000-05-24 | 2001-11-30 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法ならびに半導体基板の製造方法 |
| JP2003068593A (ja) * | 2001-08-22 | 2003-03-07 | Shin Etsu Handotai Co Ltd | 半導体積層基板およびその製造方法 |
| JP2004063637A (ja) * | 2002-07-26 | 2004-02-26 | Hitachi Cable Ltd | 窒化物半導体の製造方法 |
| JP2006518116A (ja) * | 2003-02-18 | 2006-08-03 | コーニング インコーポレイテッド | ガラスベースｓｏｉ構造 |
| JP2006210660A (ja) * | 2005-01-28 | 2006-08-10 | Hitachi Cable Ltd | 半導体基板の製造方法 |
| JP2007220899A (ja) * | 2006-02-16 | 2007-08-30 | Shin Etsu Chem Co Ltd | 半導体基板の製造方法 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5306662A (en) | 1991-11-08 | 1994-04-26 | Nichia Chemical Industries, Ltd. | Method of manufacturing P-type compound semiconductor |
| DE69425186T3 (de) | 1993-04-28 | 2005-04-14 | Nichia Corp., Anan | Halbleitervorrichtung aus einer galliumnitridartigen III-V-Halbleiterverbindung und Verfahren zu ihrer Herstellung |
| US6210479B1 (en) | 1999-02-26 | 2001-04-03 | International Business Machines Corporation | Product and process for forming a semiconductor structure on a host substrate |
| JP3522114B2 (ja) * | 1998-07-21 | 2004-04-26 | 株式会社村田製作所 | 半導体発光素子及びその製造方法、並びにＺｎＯ膜の形成方法 |
| JP3702700B2 (ja) * | 1999-03-31 | 2005-10-05 | 豊田合成株式会社 | Ｉｉｉ族窒化物系化合物半導体素子及びその製造方法 |
| US6646292B2 (en) * | 1999-12-22 | 2003-11-11 | Lumileds Lighting, U.S., Llc | Semiconductor light emitting device and method |
| US6261929B1 (en) * | 2000-02-24 | 2001-07-17 | North Carolina State University | Methods of forming a plurality of semiconductor layers using spaced trench arrays |
| US6596377B1 (en) * | 2000-03-27 | 2003-07-22 | Science & Technology Corporation @ Unm | Thin film product and method of forming |
| US6649287B2 (en) | 2000-12-14 | 2003-11-18 | Nitronex Corporation | Gallium nitride materials and methods |
| AUPS240402A0 (en) | 2002-05-17 | 2002-06-13 | Macquarie Research Limited | Gallium nitride |
| JP4012957B2 (ja) | 2002-06-07 | 2007-11-28 | 本田技研工業株式会社 | 化合物薄膜太陽電池の製造方法 |
| US7535100B2 (en) * | 2002-07-12 | 2009-05-19 | The United States Of America As Represented By The Secretary Of The Navy | Wafer bonding of thinned electronic materials and circuits to high performance substrates |
| WO2005043604A2 (en) * | 2003-10-23 | 2005-05-12 | North Carolina State University | Growth and integration of epitaxial gallium nitride films with silicon-based devices |
| CN100380690C (zh) * | 2003-11-20 | 2008-04-09 | 果尚志 | 可减少高度晶格常数失配影响的半导体结构及形成的方法 |
| WO2006023594A2 (en) * | 2004-08-18 | 2006-03-02 | Corning Incorporated | High strain glass/glass-ceramic containing semiconductor-on-insulator structures |
| WO2006034540A1 (en) | 2004-09-27 | 2006-04-06 | Gallium Enterprises Pty Ltd | Method and apparatus for growing a group (iii) metal nitride film and a group (iii) metal nitride film |
| US7410883B2 (en) * | 2005-04-13 | 2008-08-12 | Corning Incorporated | Glass-based semiconductor on insulator structures and methods of making same |
| US20060284167A1 (en) * | 2005-06-17 | 2006-12-21 | Godfrey Augustine | Multilayered substrate obtained via wafer bonding for power applications |
| US7691730B2 (en) * | 2005-11-22 | 2010-04-06 | Corning Incorporated | Large area semiconductor on glass insulator |
| US20070278574A1 (en) * | 2006-05-30 | 2007-12-06 | Sharp Laboratories Of America, Inc. | Compound semiconductor-on-silicon wafer with a thermally soft insulator |
| EP2109883A1 (en) * | 2007-02-08 | 2009-10-21 | S.O.I.T.E.C. Silicon on Insulator Technologies | Method of fabrication of highly heat dissipative substrates |
-
2007
- 2007-10-18 US US11/975,289 patent/US8217498B2/en not_active Expired - Fee Related
-
2008
- 2008-10-08 EP EP08839848A patent/EP2210284A1/en not_active Withdrawn
- 2008-10-08 WO PCT/US2008/011578 patent/WO2009051650A1/en active Application Filing
- 2008-10-08 KR KR1020107010792A patent/KR20100067131A/ko not_active Application Discontinuation
- 2008-10-08 CN CN200880117523.7A patent/CN101861661B/zh not_active Expired - Fee Related
- 2008-10-08 JP JP2010529916A patent/JP2011501431A/ja not_active Ceased
- 2008-10-16 TW TW097139806A patent/TWI398019B/zh not_active IP Right Cessation
-
2012
- 2012-06-12 US US13/494,110 patent/US20120252191A1/en not_active Abandoned
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001332502A (ja) * | 2000-05-24 | 2001-11-30 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法ならびに半導体基板の製造方法 |
| JP2003068593A (ja) * | 2001-08-22 | 2003-03-07 | Shin Etsu Handotai Co Ltd | 半導体積層基板およびその製造方法 |
| JP2004063637A (ja) * | 2002-07-26 | 2004-02-26 | Hitachi Cable Ltd | 窒化物半導体の製造方法 |
| JP2006518116A (ja) * | 2003-02-18 | 2006-08-03 | コーニング インコーポレイテッド | ガラスベースｓｏｉ構造 |
| JP2006210660A (ja) * | 2005-01-28 | 2006-08-10 | Hitachi Cable Ltd | 半導体基板の製造方法 |
| JP2007220899A (ja) * | 2006-02-16 | 2007-08-30 | Shin Etsu Chem Co Ltd | 半導体基板の製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012076984A (ja) * | 2010-09-07 | 2012-04-19 | Toshiba Corp | 窒化物半導体結晶層の製造方法 |
| US8476151B2 (en) | 2010-09-07 | 2013-07-02 | Kabushiki Kaisha Toshiba | Method for manufacturing nitride semiconductor crystal layer |
| US8790999B2 (en) | 2010-09-07 | 2014-07-29 | Kabushiki Kaisha Toshiba | Method for manufacturing nitride semiconductor crystal layer |
Also Published As
| Publication number | Publication date |
|---|---|
| US20090101924A1 (en) | 2009-04-23 |
| CN101861661A (zh) | 2010-10-13 |
| TWI398019B (zh) | 2013-06-01 |
| WO2009051650A1 (en) | 2009-04-23 |
| KR20100067131A (ko) | 2010-06-18 |
| CN101861661B (zh) | 2013-06-05 |
| US20120252191A1 (en) | 2012-10-04 |
| EP2210284A1 (en) | 2010-07-28 |
| TW200937680A (en) | 2009-09-01 |
| US8217498B2 (en) | 2012-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2011501431A (ja) | Ｓｏｉ上の窒化ガリウム半導体装置およびそれを製造する方法 | |
| TWI246116B (en) | Process for growing ZnSe Epitaxy layer on Si substrate and semiconductor structure thereby | |
| KR100905977B1 (ko) | 광전자 적용 기판 제조방법 | |
| US6497763B2 (en) | Electronic device with composite substrate | |
| JP5498163B2 (ja) | 多層半導体ウエハ及びその製造方法並びに素子 | |
| US10796905B2 (en) | Manufacture of group IIIA-nitride layers on semiconductor on insulator structures | |
| TWI437637B (zh) | 利用自我分裂來製造氮化鎵單晶基板的方法 | |
| JP2006528593A (ja) | エピタキシャル成長層の形成方法 | |
| CN101599466B (zh) | 一种外延生长用的图形衬底及其制作方法 | |
| JP5916625B2 (ja) | 光抽出構造を含む半導体発光装置及び方法 | |
| JP2007324573A (ja) | 熱軟化性絶縁体と共に化合物半導体が形成されたシリコンウェハ | |
| JP5819978B2 (ja) | 成膜方法、真空処理装置、半導体発光素子の製造方法、半導体発光素子、照明装置 | |
| TW200933736A (en) | Method for the producing a semiconductor structure | |
| CN102439695A (zh) | 应变材料层的松弛和转移 | |
| JP4633962B2 (ja) | 窒化物半導体基板の製造方法 | |
| WO2024056041A1 (zh) | 一种外延芯片结构 | |
| JP2013247362A (ja) | 半導体素子用薄膜貼り合わせ基板の製造方法 | |
| US20120190172A1 (en) | Method for making gallium nitride substrate | |
| KR100969159B1 (ko) | 질화물 반도체 기판의 제조 방법 | |
| CN102610705A (zh) | 氮化镓基板的制作方法 | |
| KR100779847B1 (ko) | 질화물 반도체 및 그 제조 방법 | |
| JPS62174969A (ja) | 半導体装置の製造方法 | |
| KR20140060688A (ko) | 박막 접합 기판 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111208 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120919 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121016 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130116 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130123 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130218 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130225 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130318 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130625 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130920 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131015 |
|
| A045 | Written measure of dismissal of application [lapsed due to lack of payment] |
Free format text: JAPANESE INTERMEDIATE CODE: A045 Effective date: 20140225 |