CN101861661A - Soi上的氮化镓半导体器件及其制造工艺 - Google Patents
Soi上的氮化镓半导体器件及其制造工艺 Download PDFInfo
- Publication number
- CN101861661A CN101861661A CN200880117523A CN200880117523A CN101861661A CN 101861661 A CN101861661 A CN 101861661A CN 200880117523 A CN200880117523 A CN 200880117523A CN 200880117523 A CN200880117523 A CN 200880117523A CN 101861661 A CN101861661 A CN 101861661A
- Authority
- CN
- China
- Prior art keywords
- transparent substrates
- monocrystalline silicon
- layer
- silicon layer
- glass
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 title claims abstract description 66
- 229910002601 GaN Inorganic materials 0.000 title claims abstract description 64
- 239000004065 semiconductor Substances 0.000 title claims abstract description 38
- 238000004519 manufacturing process Methods 0.000 title description 6
- 239000000758 substrate Substances 0.000 claims abstract description 94
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 56
- 239000013078 crystal Substances 0.000 claims abstract description 27
- 238000000034 method Methods 0.000 claims abstract description 24
- 239000011521 glass Substances 0.000 claims description 54
- 238000005516 engineering process Methods 0.000 claims description 25
- 239000000463 material Substances 0.000 claims description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 19
- 229910052710 silicon Inorganic materials 0.000 claims description 19
- 239000010703 silicon Substances 0.000 claims description 19
- 239000002241 glass-ceramic Substances 0.000 claims description 10
- 238000002347 injection Methods 0.000 claims description 9
- 239000007924 injection Substances 0.000 claims description 9
- 150000001768 cations Chemical class 0.000 claims description 7
- 239000011248 coating agent Substances 0.000 claims description 7
- 238000000576 coating method Methods 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 6
- 230000008021 deposition Effects 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 5
- 238000004549 pulsed laser deposition Methods 0.000 claims description 5
- 238000005868 electrolysis reaction Methods 0.000 claims description 4
- 239000000919 ceramic Substances 0.000 claims description 3
- 239000003607 modifier Substances 0.000 claims description 3
- 238000001451 molecular beam epitaxy Methods 0.000 claims description 3
- 125000002524 organometallic group Chemical group 0.000 claims description 3
- 238000000926 separation method Methods 0.000 claims description 3
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 claims description 2
- 238000005468 ion implantation Methods 0.000 claims description 2
- 238000013508 migration Methods 0.000 claims description 2
- 230000005012 migration Effects 0.000 claims description 2
- 238000000927 vapour-phase epitaxy Methods 0.000 claims description 2
- 239000012212 insulator Substances 0.000 abstract description 6
- 230000002950 deficient Effects 0.000 description 8
- 150000002500 ions Chemical class 0.000 description 7
- 229910052594 sapphire Inorganic materials 0.000 description 6
- 239000010980 sapphire Substances 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 239000003513 alkali Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 239000000075 oxide glass Substances 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 3
- 241001025261 Neoraja caerulea Species 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 239000002223 garnet Substances 0.000 description 2
- 229910052749 magnesium Inorganic materials 0.000 description 2
- 239000011777 magnesium Substances 0.000 description 2
- -1 magnesium aluminate Chemical class 0.000 description 2
- 238000012805 post-processing Methods 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910052566 spinel group Inorganic materials 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 208000012868 Overgrowth Diseases 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 239000013065 commercial product Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 210000004276 hyalin Anatomy 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- AYKOTYRPPUMHMT-UHFFFAOYSA-N silver;hydrate Chemical compound O.[Ag] AYKOTYRPPUMHMT-UHFFFAOYSA-N 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Devices (AREA)
- Recrystallisation Techniques (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
用于制造绝缘体上氮化镓半导体的方法和装置包括：将单晶硅层接合至透明衬底；以及在该单晶硅层上生长单晶氮化镓层。
Description
相关申请参照
本申请要求2007年10月18日提交的美国专利申请No.11/975,289的优先权，该申请通过引用结合于此。
背景
本发明涉及在绝缘体上半导体(SOI)结构上具有氮化镓层的半导体器件的制造。
氮化镓是广泛用于构造蓝色、紫色以及郁色发光二极管、蓝色激光二极管、紫外探测器以及高功率微波晶体管器件的材料。
常规的氮化镓器件技术基于在一般高于950℃的温度下直接在蓝宝石或碳化硅衬底上生长的单晶材料。生长工艺通常是金属有机化学汽相沉积(MOCVD)或分子束外延(MBE)技术。这些工艺一般在尽可能接近理想配比的情况下进行。虽然利用上述常规工艺制造的GaN包含大量缺陷，但它仍被某些技术人员认为是单晶材料。然而，包括大量缺陷对在氮化镓材料上或结合氮化镓材料形成的半导体器件的性能可能具有显著影响——这不是低缺陷单晶材料的特征。
美国专利公开No.2006/0174815将由蓝宝石或碳化硅(其上直接设置GaN)制成的衬底描述为昂贵和尺寸小，从而此类器件的应用不实际或者价值有限。现有技术也已经认识到，在此类衬底上生长氮化镓需要减少因衬底与氮化镓之间的原子间距的不匹配而产生的缺陷的策略。缓冲层可用于减少不匹配引起的缺陷。缺陷形成的显著减少可利用外延横向过度生长(ELOG)来实现，但现有技术已经批评该技术较昂贵。
在高温下在衬底上生长氮化镓也被认为在耐高温生长设备和辅助设备上需要大花费。因此，例如，美国专利申请2006/0174815讨论了在高于950℃下制造氮化镓的上述工艺的缺点，其中宣称该工艺导致高能量损耗且需要使用特种材料。所公开的另一缺点是在这些高温下使用的衬底与GaN不匹配，从而必须应用昂贵的方法来解决原子间距的不匹配。
诸如ZnO之类的其他衬底材料仅在较低温度下可用。美国专利申请2006/0174815讨论了利用例如低于650℃的较低温度在诸如硅、玻璃或石英之类较便宜但对温度敏感的衬底上生长的优点。在ZnO缓冲层上生长氮化镓已经被认为是有利的，因为它在低于650℃的温度下与GaN更接近晶格匹配。
已经认识到，在低温下生长的GaN材料质量低，因为多晶材料普遍存在。用利用GaN缓冲层在石英上生长的多晶GaN制造的蓝光LED已经得到证实；然而，对多晶GaN的兴趣比单晶材料的兴趣低。
针对该背景，针对一般照明，大面积光源可利用在小直径衬底上生长然后安装在大面板上的大量LED来实现。澳大利亚银水(Silverwater)的蓝玻(BluGlass)有限公司所开发的一种现有技术方法提倡在“显著低于”1000℃的温度下制造GaN，其中他们描述了在蓝宝石上直接生长GaN的典型当前工艺。BluGlass工艺需要利用低温(即显著低于1000℃)在玻璃上直接生长GaN。然而，该方法产生非晶或非常细晶粒的多晶GaN，这导致效率低的LED。此外，用于该工艺的玻璃不能耐受高温，从而限制了GaN的沉积温度，这又导致低质量材料和糟糕的LED性能。
因此，本领域存在对用于形成GaN LED的新结构和/或工艺的需求，该结构和/或工艺能实现对于制造商用产品而言成本高效的高效率性能和/或大面积LED。
发明内容
根据本发明的一个或多个实施例，一种装置包括：透明衬底；接合至该透明衬底的单晶硅层；以及在该单晶硅层上生长的单晶氮化镓层。
根据本发明的一个或多个其他实施例，一种LED结构包括：透明衬底；接合至该透明衬底的单晶硅层；以及在该单晶硅层上生长的单晶氮化镓层，其中该氮化镓层包括形成LED的n型掺杂层和p型掺杂层。
该透明衬底和接合至该透明衬底的单晶硅层能耐受用于在该单晶硅层上生长单晶氮化镓层的约750℃或更高的处理温度。该处理温度还可以是约1000℃或更高。
该单晶硅层具有(111)取向。该单晶硅层可以是约1-130nm厚。该单晶硅层可由之间具有接缝的分离小片形成，在这些接缝中生长了单晶氮化镓。
透明衬底由从以下材料所组成的组中选择的材料形成：玻璃、玻璃-陶瓷、以及包括氧氮化铝的透明陶瓷、铝酸镁尖晶石、钇铝石榴石、多晶氧化铝以及蓝宝石。
当结合附图对本发明进行描述时，对本领域普通技术人员而言其它方面、特征、优点等将变得显而易见。
附图简述
为说明本发明的多个方面，在附图中示出了当前优选的形式，然而应当理解本发明不限于所示的这些精确设置和设备。
图1是示出根据本发明的一个或多个实施例的基于氮化镓的LED器件的结构的框图；
图2-3是示出利用本发明的工艺来制造图1的LED器件而形成的中间结构的框图；
图4-5是示出给定面积的LED的外量子效率与电流之间的已知关系的曲线图；
图6-8是示出利用本发明的工艺来制造适用于制造图3的中间结构的绝缘体上半导体结构而形成的中间结构的框图；以及
图9-11是示出利用本发明的工艺来制造图3的大面积中间绝缘体上半导体结构而形成的中间结构的框图。
详细描述
参照其中相同标记表示相同元件的附图，图1示出了适用于小面积或大面积制造的LED结构100。该LED结构100包括透明衬底102、接合至该透明衬底102的单晶硅层104、以及在单晶硅层104上生长的单晶氮化镓(GaN)层106。虽然GaN层106可采用任一已知构造来形成LED，但所示结构包括形成LED结构100的有源部分的n型掺杂层106A和p型掺杂层106B。电极107A和107B用于施加产生LED照明所必需的电压电势和电流。本领域技术人员理解对上述结构的描述为简洁起见已简化。GaN LED结构不光包括GaN的n型掺杂和p型掺杂区；例如，有源区可包括由n型掺杂层106A与p型掺杂层106B之间的GaInN/GaN组成的MQW或DH(双异质结)。
在本实施例中为LED结构100的半导体结构实质上是绝缘体上半导体结构。迄今为止，最常用于绝缘体上半导体结构的半导体材料是硅。此类结构在文献中称为绝缘体上硅结构，或更一般称为绝缘体上半导体结构，并对此类结构使用缩写“SOI”。SOI的更一般类型是玻璃上半导体(SOG)结构，诸如玻璃上硅构造。
如下文将更详细讨论的那样，单晶氮化镓(GaN)层106在单晶硅层104上的生长在相对高温下进行，以使GaN层106中的缺陷最少，并确保取得基本单晶材料的形成。因此，GaN向单晶硅层104上的生长过程应当在约750℃或更高温度下进行，更具体在约1000℃或更高温度下进行。
使用术语“基本”单晶来描述GaN层106(和/或硅层104)是为了考虑半导体材料一般包含固有或人为添加的至少某些内部或表面缺陷，诸如晶格缺陷或一些晶粒边界。术语“基本”还反映了某些掺杂剂可能使半导体材料的晶体结构发生畸变或以其它方式对其产生影响。
透明衬底102应当由能耐受生长GaN层106的上述温度，例如约750℃或更高、更具体而言是约1000℃或更高，而透明衬底102的CTE应当更接近GaN的CTE，以避免基于GaN的层在热循环期间破裂。作为示例，透明衬底102可由从以下材料所组成的组中选择的材料形成：玻璃、玻璃-陶瓷、以及包括氧氮化铝的透明陶瓷、铝酸镁尖晶石、钇铝石榴石、多晶氧化铝以及蓝宝石。
透明衬底102优选由氧化物玻璃或氧化物玻璃-陶瓷形成。玻璃-陶瓷是经过受控结晶化处理的特定玻璃，从而得到同质晶体/玻璃材料并从而产生通常玻璃中无法获得的性质。在氧化物玻璃与氧化物玻璃-陶瓷之间，玻璃-陶瓷具有更难熔的优点，即与较高温处理相适合。透明玻璃和玻璃-陶瓷衬底从这里开始将称为“玻璃”。作为示例，透明衬底102可由含碱土离子的玻璃衬底形成，诸如康宁股份有限公司合成玻璃NO.9664(CORNING INCORPORATED GLASS COMPOSITION NO.9664)。该玻璃-陶瓷具有与硅相似的热膨胀系数，从而可以是用于实现透明衬底102的良好候选。
该透明衬底102可具有约0.1mm到约10mm范围内的厚度，诸如约0.5mm到约3mm范围内的厚度。对于某些应用，需要厚度大于或等于约1微米的透明衬底102，例如以避免当某些半导体构造在高频下工作时产生的寄生电容效应。
一般而言，玻璃衬底102应当足够厚，以支持硅层104通过所采用的任何接合工艺，以及对SOG结构所执行的用于制造LED 100的后续处理。虽然透明衬底102的厚度没有理论上限，但超过支承功能所需或最终LED结构100(或其它半导体结构)所需的厚度可能是不利的，因为透明衬底102的厚度越大，完成形成LED结构100的至少某些工艺步骤可能越难，且制造LED结构100可能越昂贵、对最终器件增加的重量和体积可能越大。
对于例如显示应用之类的某些应用，透明衬底102在可见光、近UV、和/或近IR波长范围中(例如350nm到2um波长范围中)可能是透明的。
参照图2-3，示出了为制造基结构101(图3)而形成的中间结构，利用该结构可形成LED 100。参照图2，通过利用产生强接合——即能耐受本文中所讨论的后处理温度和气氛的接合——的任何技术将单晶硅层104接合至透明衬底102而形成半导体结构。接着，在单晶硅层104上生长或沉积GaN层106(如虚线箭头所示)。该生长过程可利用以下工艺中的一种或多种来实现：有机-金属汽相外延、金属有机化学汽相沉积、分子束外延以及氢化物汽相外延。这些生长工艺优选在诸如约750℃或更高温度之类的升高温度下进行，更具体而言在约1000℃或更高温度下进行。
还可采用脉冲激光沉积在单晶硅层104上沉积GaN层106。脉冲激光沉积可在诸如从约室温(例如约25℃)到约600-700℃的低得多的温度下进行，而且甚至有可能在显著更低温度下获得良好质量的GaN。
所得的半导体结构101(图3)包括：透明衬底102；接合至该透明衬底102的单晶硅层104；以及在单晶硅层104上生长的单晶氮化镓层106。如上所述，透明衬底102和接合至该透明衬底102的单晶硅层104能耐受约750℃或更高的处理温度或约1000℃或更高的处理温度，而且能耐受利用本文所描述的技术生长基于GaN的材料时所使用的气体气氛。LED利用标准处理技术在GaN层106之上或其内制造。
单晶硅层104应当具有(111)取向，或支持单晶GaN生长的任何其他取向。实际上，单晶硅层104用作籽晶层，单晶氮化镓层106在该籽晶层上生长。单晶硅层104的(111)取向确保所得的GaN层106具有充分的单晶构造(使非晶或细晶粒多晶GaN最少)，至少当结构101用于LED器件时这样能导致效率提高。在此方面，参照图4-5，示出了给定0.1平方mm面积的蓝光LED的LED外量子效率的已知曲线。一般而言，如图4-5所示，LED外量子效率随着电流密度增大而减小(已由Y.Narukawa等人发表，JJAP，Vol.45，No.41，第L1084-L1086页(2006))。为了将外量子效率保持为高，LED 100的工作电流密度应当尽可能低。通过确保所得的GaN层106具有足够的单晶构造(使非晶或细晶粒多晶GaN最少)，可实现这一目的。
通过使单晶硅层104相对薄(例如小于约50nm)，可避免单晶硅层104中的吸收损耗和光俘获。此外，单晶硅层104具有：(i)约460nm的波导截止厚度，且对于TE和TM模分别为134nm和378nm；以及(ii)460nm时的每次通过的光损耗：100、50、25以及10nm厚度下分别为18.1％、9.5％、4.9％和2％。
单晶硅层104可以是约1-130nm厚，而且需要小于约50nm以使吸收损耗和光俘获最少。
可使用将单晶硅层104接合至透明衬底102的任何工艺，只要所得的接合足够强以耐受上述后处理温度和气氛，例如与生长或沉积GaN层106有关的温度和气氛。
现在将参照图6-8描述合适的接合工艺，其中示出了为了制造接合至透明层102的单晶硅层104而形成的中间结构。在此方面中，假定透明衬底102为玻璃或玻璃陶瓷衬底102，并以此相称。美国专利No.7,176,528中详细描述了该接合工艺，该专利的全部内容通过引用结合于此。该接合工艺中的基本步骤包括：(i)将硅供体晶片表面暴露给氢离子注入以产生接合表面；(ii)使该接合表面与玻璃衬底接触；(iii)对晶片和玻璃衬底施加压力、温度以及电压以便于它们之间的接合；以及(iv)将该结构冷却至常温以便于玻璃衬底和薄硅层从硅晶片分离。
首先参照图6，通过诸如抛光、清洁等等手段制备了供体半导体晶片120(例如单晶硅)的注入表面121，以产生适于接合至玻璃或玻璃-陶瓷衬底102的相对平坦和均匀的注入表面121。为了进行讨论，半导体晶片120基本是单晶硅晶片。通过使注入表面121进行一次或多次离子注入工艺处理以在供体半导体晶片120的注入表面121之下产生弱化区域从而产生剥离层122。虽然不限于形成剥离层122的任何特定方法，但一种适合的方法是，对供体半导体晶片120的注入表面121进行氢离子注入工艺，以至少开始在供体半导体晶片120中开始产生剥离层122。可使用常规技术来调节注入能量，以实现剥离层122的一般厚度，诸如约300-500nm之间的厚度。
供体半导体晶片120可被处理以降低例如注入表面121上的氢离子浓度。例如，供体半导体晶片120可被清洗和清洁，而且剥离层122的注入供体表面121可进行温和氧化处理。
参照图7-8，玻璃衬底102可利用电解工艺接合至剥离层122。在该接合工艺中，可执行对玻璃衬底102(以及剥离层122——如果还未剥离)的适当的表面清洁。之后，使该中间结构直接或间接接触以获得图7中示意性示出的配置。在接触之前或之后，在温差梯度下加热包括供体半导体晶片120、剥离层122以及玻璃衬底102的结构。可将玻璃衬底102加热至高于供体半导体晶片120和剥离层122的温度。作为示例，玻璃衬底102与供体半导体晶片120(以及剥离层122)之间的温差至少为1℃，但该温差可高达约100℃至约150℃。具有与供体半导体晶片120匹配(例如与硅匹配)的热膨胀系数(CTE)的玻璃需要该温差，因为它促进了稍后剥离层122因为热应力从半导体晶片120的分离。
一旦玻璃衬底102与供体半导体晶片120之间的温差稳定，则对中间组件施加机械压力。该压力范围可在约1至50psi之间。施加例如高于约100psi的压力可能导致玻璃衬底102碎裂。
可将玻璃衬底102和供体半导体晶片120置于玻璃衬底102的应变点的约+/-150℃的温度下。
接着，在中间组件上施加电压，例如其中供体半导体晶片120处于正电极处，而玻璃衬底102处于负电极处。该中间组件被保持在上述条件下一段时间(例如约1小时或更少)，移除电压，并允许中间组件冷却至室温。
参照图8，供体半导体晶片120和玻璃衬底102然后被分离——如果它们未完全自由则可能包括某些剥离，以获得具有相对薄的剥离层122的玻璃衬底102，该剥离层122由与其接合的供体半导体层120的半导体材料形成。可通过由于热应力引起的剥离层122的断裂来实现分离。或者或此外，可使用诸如水射流切割之类的机械应力或化学蚀刻来便于分离。
施加电压电位使玻璃衬底102中的碱或碱土离子从半导体/玻璃界面移开并进一步进入玻璃衬底102中。更具体地，玻璃衬底102的正离子，包括基本上所有的改性剂正离子从半导体/玻璃界面的较高电压电位迁移开，从而形成：(1)玻璃衬底102中的毗邻半导体/玻璃界面的浓度减小的正离子层112；以及(2)玻璃衬底102中的毗邻浓度减小的正离子层112的浓度增大的正离子层112。这实现了多种功能：(i)无碱或无碱土离子的界面(或层)112在玻璃衬底102中产生；(ii)碱或碱土离子增强界面(或层)114在玻璃衬底102中产生(iii)氧化物层116在剥离层122与玻璃衬底102之间产生；以及(iv)玻璃衬底102变得非常活性，并通过在相对低温下加热而牢固地接合至剥离层122。
在图8中所示的示例中，电解工艺所得的中间结构按顺序包括：体玻璃衬底118(在玻璃衬底102中)；碱或碱土离子增强层114(在玻璃衬底102中)；碱或碱土离子减少层112(在玻璃衬底102中)；氧化物层116；以及剥离层122。
已经发现，正离子耗尽层112一旦形成就一直稳定，即使该结构被加热至与用于电解工艺的温度——例如将GaN层106施加于单晶硅层106的上述温度——相当甚至更高的温度也是如此。已经在升高的温度下形成的正离子耗尽层112在升高的温度下尤其稳定。这些考虑确保碱土和碱土离子将不会从氧化物玻璃或氧化物玻璃-陶瓷102扩散回单晶硅层104。这样使单晶硅层104的晶体结构中的任何畸变最少，并使其上形成的GaN层106中的缺陷最少。
参照图9-11，为减少GaN层106中的位错密度，将GaN层106沉积在由其间具有接缝124的独立小块104A、104B等形成的单晶硅层104上是有好处的(图9-10)。参照图10-11，单晶氮化镓层106可通过横向外延在接缝124中生长，以得到单个集成层106。当单晶硅小块104A、104B相比于GaN层106的尺寸相对较小时，横向生长的该优点最为显著。在一个或多个实施例中，可采用单晶硅小块的多个小岛(例如微米大小)104A、104B等，GaN将通过横向外延在这些小岛上生长，从而实现GaN中位错的显著减少。
用于形成结构100、101的上述步骤可用于制造相对大面积的LED器件。大面积器件的好处之一是容易施加散热器。因为透明衬底102上(具体而言是玻璃衬底)的单晶硅层104可能比例如蓝宝石或SiC更便宜和更大，所以大面积结构可用于提高外效率。为产生1000lm(流明)(与60W白炽灯泡可比拟)，本领域技术人员必须提供5.88W电功率(在25mA/mm2下呈现170lm/W的外量子效率)。电功率输入的约30％发热，在此示例中约为1.75W。LED面积为约75mm2(5.88W/3.13V/25mA/mm2)，这比典型的高功率LED大75倍。然而，越大的面积使得能过空气冷却LED结构越容易和越简单。
虽然在本文中已经参照特定实施例描述了本发明，但应当理解这些实施例仅仅是为了说明本发明的原理和应用。因此应当理解，可对说明性实施例作出多种修改，而且可设计其它设置，而不背离所附权利要求所限定的本发明的精神和范围。
Claims (21)
1.一种装置，包括：
透明衬底；
接合至所述透明衬底的单晶硅层；以及
设置在所述单晶硅层上的单晶氮化镓层。
2.如权利要求1所述的装置，其特征在于，所述透明衬底和接合至所述透明衬底的所述单晶硅层能耐受用于在所述单晶硅层上生长所述单晶氮化镓层的约750℃或更高的处理温度。
3.如权利要求2所述的装置，其特征在于，所述处理温度约为1000℃或更高。
4.如权利要求1所述的装置，其特征在于，所述单晶硅层具有111取向。
5.如权利要求1所述的装置，其特征在于，所述单晶硅层约为1-130nm厚。
6.如权利要求1所述的装置，其特征在于，所述单晶硅层可由之间具有接缝的分离小片形成，在这些接缝中生长了单晶氮化镓。
7.如权利要求1所述的装置，其特征在于，所述透明衬底由从由以下材料组成的组中选择的材料形成：玻璃、玻璃-陶瓷以及透明陶瓷。
8.如权利要求1所述的装置，其特征在于：
所述透明衬底是玻璃或玻璃陶瓷，且按顺序包括体材料层、浓度增大的正离子层、浓度减小的正离子层，其中所述浓度增大的正离子层包含从所述浓度减小的正离子层迁移而来的基本上所有的改性剂正离子；以及
导电或半导电的氧化物层位于所述衬底的浓度减小的正离子层与所述单晶硅层之间。
9.一种LED结构，包括：
透明衬底；
接合至所述透明衬底的单晶硅层；以及
在所述单晶硅层上生长的单晶氮化镓层，其中所述氮化镓层包括形成LED的n型掺杂层和p型掺杂层。
10.一种形成半导体结构的方法，包括：
将单晶硅层接合至透明衬底；以及
在所述单晶硅层上生长单晶氮化镓层。
11.如权利要求10所述的方法，其特征在于，所述单晶氮化镓层利用以下工艺中的一种或多种来生长：有机-金属汽相外延、金属有机化学汽相沉积、分子束外延、氢化物汽相外延以及脉冲激光沉积。
12.如权利要求11所述的方法，其特征在于，还包括当在所述单晶硅层上生长所述单晶氮化镓层时，将所述透明衬底和接合至所述透明衬底的所述单晶硅层的温度升高至约750℃或更高。
13.如权利要求12所述的方法，其特征在于，所述温度约为1000℃或更高。
14.如权利要求11所述的装置，其特征在于，所述单晶氮化镓层利用脉冲激光沉积来生长。
15.如权利要求14所述的装置，其特征在于，所述脉冲激光沉积在约25到700℃之间的温度下进行。
16.如权利要求10所述的方法，其特征在于，还包括利用多个单晶硅小块形成所述单晶硅层，以使一个或多个毗邻小块之间存在一个或多个接缝。
17.如权利要求16所述的方法，其特征在于，还包括通过允许所述单晶氮化镓的至少某些通过横向外延至少部分填充毗邻小块之间的至少某些所述接缝，以填充至少某些所述接缝。
18.如权利要求10所述的方法，其特征在于，还包括利用多个微米尺寸的单晶硅小块形成所述单晶硅层。
19.如权利要求10所述的方法，其特征在于，还包括：
对供体单晶硅晶片的注入表面进行离子注入工艺，以产生所述供体半导体晶片的剥离层；
利用电解将所述剥离层的所述注入表面接合至所述透明衬底；
将所述剥离层从所述供体硅晶片分离以产生接合至所述透明衬底的所述单晶硅层。
20.如权利要求19所述的方法，其特征在于，所述接合步骤包括：
对所述透明衬底和所述供体硅晶片中的至少一个加热；
使所述透明衬底与所述供体硅晶片直接或通过所述剥离层间接接触；以及
在所述透明衬底和所述供体硅晶片上施加电压电势以引发所述接合。
21.如权利要求20所述的方法，其特征在于，还包括保持所述接触、加热以及电压，以使：(i)氧化物层在所述透明衬底上形成于所述供体硅晶片与所述透明衬底之间；以及(ii)包括基本上所有改性剂正离子的所述透明衬底的正离子从所述供体硅晶片的较高电压电位迁移开，从而形成：(1)所述透明衬底中毗邻所述供体硅晶片的浓度减小的正离子层；以及(2)所述透明衬底中毗邻所述浓度减小的正离子层的浓度增大的正离子层。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/975,289 US8217498B2 (en) | 2007-10-18 | 2007-10-18 | Gallium nitride semiconductor device on SOI and process for making same |
| US11/975,289 | 2007-10-18 | ||
| PCT/US2008/011578 WO2009051650A1 (en) | 2007-10-18 | 2008-10-08 | Gallium nitride semiconductor device on soi and process for making same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101861661A true CN101861661A (zh) | 2010-10-13 |
| CN101861661B CN101861661B (zh) | 2013-06-05 |
Family
ID=40457488
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200880117523.7A Expired - Fee Related CN101861661B (zh) | 2007-10-18 | 2008-10-08 | Soi上的氮化镓半导体器件及其制造工艺 |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US8217498B2 (zh) |
| EP (1) | EP2210284A1 (zh) |
| JP (1) | JP2011501431A (zh) |
| KR (1) | KR20100067131A (zh) |
| CN (1) | CN101861661B (zh) |
| TW (1) | TWI398019B (zh) |
| WO (1) | WO2009051650A1 (zh) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090272975A1 (en) * | 2008-05-05 | 2009-11-05 | Ding-Yuan Chen | Poly-Crystalline Layer Structure for Light-Emitting Diodes |
| JP2009286652A (ja) * | 2008-05-28 | 2009-12-10 | Sumitomo Electric Ind Ltd | Ｉｉｉ族窒化物結晶、ｉｉｉ族窒化物結晶基板および半導体デバイスの製造方法 |
| US9190560B2 (en) | 2010-05-18 | 2015-11-17 | Agency For Science Technology And Research | Method of forming a light emitting diode structure and a light diode structure |
| JP5117588B2 (ja) * | 2010-09-07 | 2013-01-16 | 株式会社東芝 | 窒化物半導体結晶層の製造方法 |
| JP5627649B2 (ja) * | 2010-09-07 | 2014-11-19 | 株式会社東芝 | 窒化物半導体結晶層の製造方法 |
| JP5002703B2 (ja) | 2010-12-08 | 2012-08-15 | 株式会社東芝 | 半導体発光素子 |
| TWI462285B (zh) * | 2010-12-30 | 2014-11-21 | Lextar Electronics Corp | 半導體結構及其製造方法 |
| FR2984007B1 (fr) * | 2011-12-13 | 2015-05-08 | Soitec Silicon On Insulator | Procede de stabilisation d'une interface de collage situee au sein d'une structure comprenant une couche d'oxyde enterree et structure obtenue |
| CN104703939A (zh) * | 2012-06-29 | 2015-06-10 | 康宁股份有限公司 | 用于半导体加工的玻璃陶瓷基材 |
| US9917156B1 (en) | 2016-09-02 | 2018-03-13 | IQE, plc | Nucleation layer for growth of III-nitride structures |
| EP4144893A1 (en) | 2021-09-06 | 2023-03-08 | Instytut Wysokich Cisnien Polskiej Akademii Nauk | A method for reducing or eliminating cracks during crystal growing process and a shaped metal piece for use in this method |
Family Cites Families (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5306662A (en) | 1991-11-08 | 1994-04-26 | Nichia Chemical Industries, Ltd. | Method of manufacturing P-type compound semiconductor |
| EP0622858B2 (en) | 1993-04-28 | 2004-09-29 | Nichia Corporation | Gallium nitride-based III-V group compound semiconductor device and method of producing the same |
| US6210479B1 (en) | 1999-02-26 | 2001-04-03 | International Business Machines Corporation | Product and process for forming a semiconductor structure on a host substrate |
| JP3522114B2 (ja) * | 1998-07-21 | 2004-04-26 | 株式会社村田製作所 | 半導体発光素子及びその製造方法、並びにＺｎＯ膜の形成方法 |
| JP3702700B2 (ja) * | 1999-03-31 | 2005-10-05 | 豊田合成株式会社 | Ｉｉｉ族窒化物系化合物半導体素子及びその製造方法 |
| US6646292B2 (en) * | 1999-12-22 | 2003-11-11 | Lumileds Lighting, U.S., Llc | Semiconductor light emitting device and method |
| US6261929B1 (en) * | 2000-02-24 | 2001-07-17 | North Carolina State University | Methods of forming a plurality of semiconductor layers using spaced trench arrays |
| US6596377B1 (en) * | 2000-03-27 | 2003-07-22 | Science & Technology Corporation @ Unm | Thin film product and method of forming |
| JP4206609B2 (ja) * | 2000-05-24 | 2009-01-14 | パナソニック株式会社 | 半導体装置およびその製造方法ならびに半導体基板の製造方法 |
| US6649287B2 (en) | 2000-12-14 | 2003-11-18 | Nitronex Corporation | Gallium nitride materials and methods |
| JP2003068593A (ja) * | 2001-08-22 | 2003-03-07 | Shin Etsu Handotai Co Ltd | 半導体積層基板およびその製造方法 |
| AUPS240402A0 (en) | 2002-05-17 | 2002-06-13 | Macquarie Research Limited | Gallium nitride |
| JP4012957B2 (ja) | 2002-06-07 | 2007-11-28 | 本田技研工業株式会社 | 化合物薄膜太陽電池の製造方法 |
| US7535100B2 (en) * | 2002-07-12 | 2009-05-19 | The United States Of America As Represented By The Secretary Of The Navy | Wafer bonding of thinned electronic materials and circuits to high performance substrates |
| JP3780984B2 (ja) * | 2002-07-26 | 2006-05-31 | 日立電線株式会社 | 窒化物半導体の製造方法 |
| US7176528B2 (en) | 2003-02-18 | 2007-02-13 | Corning Incorporated | Glass-based SOI structures |
| US7803717B2 (en) * | 2003-10-23 | 2010-09-28 | North Carolina State University | Growth and integration of epitaxial gallium nitride films with silicon-based devices |
| CN100380690C (zh) * | 2003-11-20 | 2008-04-09 | 果尚志 | 可减少高度晶格常数失配影响的半导体结构及形成的方法 |
| KR101121798B1 (ko) * | 2004-08-18 | 2012-03-20 | 코닝 인코포레이티드 | 고 변형 유리/유리-세라믹 함유 반도체-온-절연체 구조물 |
| EP1809788A4 (en) | 2004-09-27 | 2008-05-21 | Gallium Entpr Pty Ltd | METHOD AND APPARATUS FOR GROWING GROUP (III) METAL NITRIDE FILM AND GROUP (III) METAL FILM |
| JP2006210660A (ja) * | 2005-01-28 | 2006-08-10 | Hitachi Cable Ltd | 半導体基板の製造方法 |
| US7410883B2 (en) * | 2005-04-13 | 2008-08-12 | Corning Incorporated | Glass-based semiconductor on insulator structures and methods of making same |
| US20060284167A1 (en) * | 2005-06-17 | 2006-12-21 | Godfrey Augustine | Multilayered substrate obtained via wafer bonding for power applications |
| US7691730B2 (en) * | 2005-11-22 | 2010-04-06 | Corning Incorporated | Large area semiconductor on glass insulator |
| JP5042506B2 (ja) * | 2006-02-16 | 2012-10-03 | 信越化学工業株式会社 | 半導体基板の製造方法 |
| US20070278574A1 (en) * | 2006-05-30 | 2007-12-06 | Sharp Laboratories Of America, Inc. | Compound semiconductor-on-silicon wafer with a thermally soft insulator |
| EP2109883A1 (en) * | 2007-02-08 | 2009-10-21 | S.O.I.T.E.C. Silicon on Insulator Technologies | Method of fabrication of highly heat dissipative substrates |
-
2007
- 2007-10-18 US US11/975,289 patent/US8217498B2/en not_active Expired - Fee Related
-
2008
- 2008-10-08 WO PCT/US2008/011578 patent/WO2009051650A1/en active Application Filing
- 2008-10-08 KR KR1020107010792A patent/KR20100067131A/ko not_active Application Discontinuation
- 2008-10-08 EP EP08839848A patent/EP2210284A1/en not_active Withdrawn
- 2008-10-08 JP JP2010529916A patent/JP2011501431A/ja not_active Ceased
- 2008-10-08 CN CN200880117523.7A patent/CN101861661B/zh not_active Expired - Fee Related
- 2008-10-16 TW TW097139806A patent/TWI398019B/zh not_active IP Right Cessation
-
2012
- 2012-06-12 US US13/494,110 patent/US20120252191A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US8217498B2 (en) | 2012-07-10 |
| KR20100067131A (ko) | 2010-06-18 |
| TWI398019B (zh) | 2013-06-01 |
| US20120252191A1 (en) | 2012-10-04 |
| TW200937680A (en) | 2009-09-01 |
| WO2009051650A1 (en) | 2009-04-23 |
| CN101861661B (zh) | 2013-06-05 |
| EP2210284A1 (en) | 2010-07-28 |
| US20090101924A1 (en) | 2009-04-23 |
| JP2011501431A (ja) | 2011-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101861661B (zh) | Soi上的氮化镓半导体器件及其制造工艺 | |
| US6497763B2 (en) | Electronic device with composite substrate | |
| CN101273469B (zh) | Ⅲ-ⅴ发光器件 | |
| US7410883B2 (en) | Glass-based semiconductor on insulator structures and methods of making same | |
| CN101501836B (zh) | 多层半导体晶片及其制造方法 | |
| CN101248515B (zh) | 具有沉积阻挡层的玻璃绝缘体上的半导体 | |
| JP5031364B2 (ja) | エピタキシャル成長層の形成方法 | |
| JP4975513B2 (ja) | シリコン（Ｓｉ）ウェハ上に、熱軟化性絶縁体と共に化合物半導体を形成する方法、及びシリコンウェハ | |
| CN100505165C (zh) | 一种制备氮化镓单晶衬底的方法 | |
| KR20000022994A (ko) | 반도체기판 및 이것의 제조방법 | |
| US20100112784A1 (en) | Large area semiconductor on glass insulator | |
| WO2000044966A1 (en) | Single-crystal material on non-single-crystalline substrate | |
| WO2005050266A1 (en) | Substrate with refractive index matching | |
| JP2006528593A (ja) | エピタキシャル成長層の形成方法 | |
| WO2000044966A2 (en) | Single-crystal material on non-single-crystalline substrate | |
| KR20080109711A (ko) | 광전 변환 소자용 기판의 제조 방법 | |
| CN103633200B (zh) | 利用硅衬底制备垂直结构氮化镓基发光二极管器件的方法 | |
| WO2010015878A2 (en) | Process for modifying a substrate | |
| KR20090028581A (ko) | 박막 광기전 구조 및 그 제조 방법 | |
| CN102439695A (zh) | 应变材料层的松弛和转移 | |
| CN101371348B (zh) | 玻璃和玻璃-陶瓷上锗结构 | |
| CN101467245A (zh) | 薄膜光伏结构及其制造 | |
| JPH10229218A (ja) | 窒化物半導体基板の製造方法および窒化物半導体基板 | |
| JP2002261024A (ja) | 窒化物半導体エピタキシャルウェハの製造方法及び窒化物半導体エピタキシャルウェハ並びに半導体デバイス | |
| CN101388345A (zh) | 在金属衬底上生长ZnO薄膜的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20130605 Termination date: 20141008 |
|
| EXPY | Termination of patent right or utility model |