CN100380690C - 可减少高度晶格常数失配影响的半导体结构及形成的方法 - Google Patents

可减少高度晶格常数失配影响的半导体结构及形成的方法 Download PDF

Info

Publication number
CN100380690C
CN100380690C CNB2003101165516A CN200310116551A CN100380690C CN 100380690 C CN100380690 C CN 100380690C CN B2003101165516 A CNB2003101165516 A CN B2003101165516A CN 200310116551 A CN200310116551 A CN 200310116551A CN 100380690 C CN100380690 C CN 100380690C
Authority
CN
China
Prior art keywords
layer
nitride
silicon
base material
monocrystalline
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2003101165516A
Other languages
English (en)
Other versions
CN1619843A (zh
Inventor
果尚志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Tsing Hua University NTHU
Original Assignee
果尚志
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 果尚志 filed Critical 果尚志
Priority to CNB2003101165516A priority Critical patent/CN100380690C/zh
Publication of CN1619843A publication Critical patent/CN1619843A/zh
Application granted granted Critical
Publication of CN100380690C publication Critical patent/CN100380690C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Abstract

本发明提供一种可减少高度晶格常数失配影响的半导体结构及其形成的方法,其中包含采用一(111)晶向表面的单晶硅底材。接着,一双层缓冲结构形成在该硅底材上方,其中该双层缓冲结构包含一单晶氮化硅层,此单晶氮化硅层是利用导入活性氮电浆或氨气并以热氮化方法形成在高温硅底材上方。接着,另一缓冲层为一单晶氮化铝层或其它三族氮化物层是以磊晶成长的方式成长在单晶氮化硅层上方。然后,氮化镓层或三族氮化物半导体异质磊晶结构同样是利用磊晶成长的方式成长在此双层缓冲结构上。

Description

可减少高度晶格常数失配影响的半导体结构及形成的方法
技术领域
本发明有关于一种半导体结构,更特别地是一种可减少高度晶格常数失配影响的半导体结构及形成的方法。
背景技术
半导体发光二极管(LED;light-emitting diode)的结构至少包含一底材、一发光异质磊晶结构以及一对电极用以驱使二极管发光。其底材可以是透明的或不透明的。在短波长半导体发光二极管的应用中,其主要发光结构是以氮化镓(GaN;gallium nitride)化合物为其材料,而其底材可以是一透明且为绝缘的底材如sapphire底材。一般在解决磊晶膜与绝缘底材之间大晶格失配(lattice mismatch)的方法,是在发光二极管发光异质磊晶结构形成前,在sapphire底材上成长一缓冲层或是成核层。在这些方法当中,缓冲层用来控制磊晶膜成核作用的形成并用以减少磊晶膜缺陷的发生。
三族氮化物半导体层(如氮化镓、氮化铟、氮化铝以及这些氮化物的合金)在许多光电应用上已经成为主要使用材料的选择,特别是在具有全色光域或是白色光源的发光二极管以及蓝色雷射二极管(LDs;laser diode)。一些最近的研究报告曾指出,除了已经被用为光电应用的材料之外,三族氮化物将会成为广泛使用的半导体材料。在目前,对于三族氮化物较广泛的应用是当作发光层,但是存在有对于以氮化物为主的发光层在磊晶形成的过成中欠缺晶格匹配底材的缺点。氧化铝(Al2O3;sapphire)及碳化硅(SiC;silicon carbide)是两个主要较常使用的成长底材材料。然而,除了具有甚大的晶格不匹配度之外,sapphire的绝缘特性会使得氮化物的元件的制程较为困难且成本较高。在其它方面来说,高价位以及具有有限尺寸大小的碳化硅晶圆也使得以碳化硅为主的底材的应用较为困难。对比之下,成长在硅底材上的氮化镓(GaN-on-Si)磊晶技术将可整合目前以硅为主要材料的微电子技术以及由三族氮化物半导体所能提供的各项新型功能。
对于在硅底材上氮化镓的异质磊晶成长技术,在文献中指出氮化铝缓冲层可以提供甚佳的结果,使得在硅底材上可成长氮化镓发光二极管并已有高亮度发光的实验证明。然而,铝材和硅材彼此之间的可熔性在氮化铝缓冲层的成长温度条件下(硅、铝的共熔点温度577℃,成长温度约为820℃)非常之高。因此,氮化铝材和硅材在界面之间的内部互扩散现象是非常的严重,进而使磊晶层以及硅底材造成非刻意的高掺杂浓度以及造成磊晶层的品质降低。
发明内容
本发明的主要目的在于提供一种可减少高度晶格常数失配影响的半导体结构,该半导体结构的一双层缓冲结构位于硅底材上,以解决在氮化铝/硅在界面之间的所造成的内部相互扩散问题。
本发明的另一目的在于提供能够形成具有特殊比例晶格匹配的巧合晶格(coincident lattices)的氮化铝/氮化硅双层缓冲结构,以降低晶格不匹配所造成的问题,并能用以成长高品质磊晶薄膜。
根据以上所述的目的,本发明提供一种可减少高度晶格常数失配影响的形成半导体结构的方法,该方法包含:
提供具有(111)晶向表面的一硅底材;
执行一通入活性氮源的热氮化作用于该硅底材,以形成具有(0001)晶向表面的一单晶氮化硅层(β-Si3N4)于该硅底材上,该单晶氮化硅层与该硅底材之间为巧合晶格匹配,形成相称的界面结构,藉以减少晶格失配;
在不执行该通入活性氮源的热氮化作用下,执行一铝预沉积步骤于该单晶氮化硅层上,以形成一铝预沉积原子层于该单晶氮化硅层上方;
执行一高温回火步骤于该铝预沉积原子层,以形成具有(0001)晶向表面的一单晶氮化铝单原子层(AlN)于该单晶氮化硅层上方,该单晶氮化铝层与该单晶氮化硅层之间为巧合晶格匹配,形成相称的界面结构,藉以减少晶格失配;
执行一氮化铝磊晶成长步骤于该单晶氮化铝单原子层上方,以形成一单晶氮化铝磊晶层;以及
形成一三族氮化物半导体结构于该氮化铝磊晶层上方。
此外,本发明提供一种可减少高度晶格常数失配影响的半导体结构,该半导体结构包含:
具有(111)晶向表面一硅底材;
一双层缓冲结构位于该硅底材上方,其中该双层缓冲层结构包含一扩散阻障层及一缓冲层,该扩散阻障层位于该硅底材上方,该缓冲层位于该扩散阻障层上方,该扩散阻障层与该硅底材之间,及该缓冲层与该扩散阻障层之间为巧合晶格匹配,形成相称的界面结构,且该缓冲层包含一单晶氮化铝层于该扩散阻障层上方;以及
一三族氮化物半导体结构位于该双层缓冲层上方。
本发明的方法可以解决自动掺杂(autodoping)的问题,以及当单晶氮化铝(0001)缓冲层形成时在氮化铝/硅之间的界面所造成的内部相互扩散的问题。本发明的所提出的双层缓冲结构的机制对于具有大晶格失配的异质磊晶形成有较佳的优点。此外,对于在硅材上的氮化镓异质磊晶成长,由于具有巧合晶格常数比例匹配为1∶2及5∶2的晶格可分别形成在单晶氮化硅(0001)/单晶硅(111)以及单晶氮化铝(0001)/单晶氮化硅(0001)的界面,因此可用以形成高品质双层缓冲结构。更由于单晶氮化硅可作为扩散阻抗层,因此,位于氮化铝/硅之间界面的相互扩散问题可以通过此双层缓冲结构而解决。
附图说明
图1根据本发明所揭露的技术,硅底材上成长三族氮化物半导体异质磊晶结构的方法中各个步骤的流程图;
图2A至图2D根据本发明所揭露的技术,在硅底材上成长三族氮化物半导体异质磊晶结构的方法中各个步骤的简单示意图;
图3根据本发明所揭露的技术,表示对于具有单晶氮化铝/单晶氮化硅双层缓冲结构(a)以及单晶氮化铝单层缓冲结构(b)所成长的氮化镓膜利用二次离子质谱在氮化镓膜/缓冲/底材界面区域深度范围附近作硅/铝元素分析的示意图;
图4A根据本发明所揭露的技术,表示在(111)晶向表面硅底材上并利用单晶氮化铝/单晶氮化硅双层缓冲结构以及单晶氮化铝单层缓冲结构两种方法成长氮化镓磊晶膜的低温光致萤光光谱比较;
图4B根据本发明所揭露的技术,表示以单晶氮化铝/单晶氮化硅双层缓冲结构成长的氮化镓磊晶膜的自由激子(FX)以及成长在单晶氮化铝单层缓冲结构上的氮化镓磊晶膜的中性施子束缚激子(D°X)的光致萤光光谱波峰强度的Arrhenius图形;以及
图5根据本发明所揭露的技术,表示利用单晶氮化铝/单晶氮化硅双层缓冲结构以及单晶氮化铝单层缓冲结构所成长在(111)晶向表面硅底材上的两种氮化镓磊晶层的室温拉曼光谱示意图。
图中符号说明:
10    硅底材
12    单晶氮化硅层
14    铝预沉积原子层
16    单晶氮化铝缓冲层
20    具有镓原子表面极性的氮化镓层
具体实施方式
本发明的一些实施例会详细描述如下。然而,除了此详细描述的实施例外,本发明还可以广泛地在其它的实施例施行,且本发明的范围不受限定,并以所述的专利范围为准。
根据本发明提供一种方法及结构以改善位于氮化铝/硅以及其它三族氮化物/硅之间界面的内部交互扩散(inter-diffusion)的问题。
三族氮化物(group-III nitride)在硅底材上的异质磊晶结构最近常被应用到光电、微电子以及表面声波元件的应用上。除了具有大尺寸的可利用性(单晶硅底材的尺寸可至12英时)、低成本以及硅底材具有良好的结晶品质。硅同时也具有良好的材料特性,如掺杂特性(n/p双极性以及高载子浓度)、可劈开性(cleavable)、良好的热传导性(约比sapphire大三倍)以及其具有较成熟的制程技术。这些硅底材的优点可以被用来开发许多新的三族氮化物材料的应用范围,并可以用到氮化镓以及硅的元件整合。其理由是由于高品质的氮化镓异质磊晶在硅上的成长是可行的,这是由于六方纤锌矿(hexagonal wurtzite)(0001)结晶面与立方钻石或闪锌矿(cubic diamond or zinc-blende)(111)晶向表面可形成晶格失配的特性所造成的。
本堆叠缓冲结构由几个组成层构成,各个组成层具有可以在层/层以及层底材的界面之间形成特殊比例匹配的巧合晶格(coincident lattice)的特性。在本发明的实施例中,对于在硅底材上的高品质三族氮化物异质磊晶的成长是利用分别形成在β-氮化硅(0001)/硅(111)(β-Si3N4(0001)/Si(111))与氮化铝(0001)/β-氮化硅(0001)(AlN(0001)/β-Si3N4(0001)界面的1∶2及5∶2特殊比例晶格匹构以形成双层缓冲结构。通过使用本缓冲结构的技术,在本发明的实施例中可以解决自动掺杂的问题以及在氮化铝/硅之间所造成的内部相互扩散的问题。如以下实施例的实验结果所示,氮化镓膜的磊晶品质也可以同时被改善。
在硅底材上的氮化镓膜有将近20.4百分比在平面上(in-plane)的晶格失配(≡(a(硅)-a(氮化镓))/a(氮化镓);a(氮化镓)(0001)=3.189A;a(硅)(111)=3.840A)以及大的热膨胀数失配。很幸运地,通过利用具有特殊比例晶格匹构条件的缓冲层可以减少晶格的匹配。例如,在氮化铝(0001)(a(氮化铝)(0001)=3.112A)及硅(111)之间的特殊比例晶格匹构为5∶4的情况下,其有效晶格匹配可以由+23.4百分比减少至-1.3百分比。因此,可通过晶格形变的降低而得到二维平滑的异质磊晶成长的模式。
成长制程在本发明所揭露的实施例中使用一分子束磊晶(MBE;molecular-beam epitaxy)装置,本装置并配有射频(rf;radio frequency)氮气电浆源。在分子束磊晶成长反应室的基本压力为6*10-11托尔(Torr),并采用高纯度镓金属以及铝金属的分子束源(MBE effusioncell)。氮气在导入电浆源之前通过氮气纯化装置将其纯化。在整个磊晶成长过程中,采用相同的条件产生氮气电浆。射频电波的功率大约为450瓦以及氮气的流率为0.5sccm。在硅底材加载分子束反应室之前,先用化学蚀刻法蚀刻三英时(111)晶向表面的硅底材。(111)晶向表面的硅底材更进一步地利用现埸热除气法以移除所残留的原生氧化层。因此,通过以上所述之前处理步骤的(111)晶向表面硅底材可以显示出(7*7)表面重构,并且通过在底材温度为800℃时的反射式高能量电子绕射(RHEED;reflection high-energy electron diffraction)图案可确认其硅底材的表面特性。
此外,反射高能量电子绕射图案可用来指出在磊晶成长制程之前重构硅底材表面的品质以及平坦度。其底材温度的校正利用硅(111)晶向表面在温度为875℃的(7*7)转移成(1*1)重构的相转移而得到。在本实施例中,比较在硅底材(111)晶向表面上氮化镓磊晶成长中两个不同的缓冲层系统。这两个缓冲层系统皆包含一厚度为30奈米的氮化铝缓冲层。其唯一的不同点是在于其中一个缓冲层系统包含一单晶β-氮化硅层(β-Si3N4)(其厚度大约为1.5nm,利用穿透式电子显微镜(transmission electron microscopy)确认所得的结果)。单晶氮化硅层可以利用(111)晶向表面硅底材表面的热氮化作用且利用活性氮气电浆在底材温度为900℃,时间为30秒的条件下形成。而厚度为30奈米的氮化铝缓冲层在每小时0.12微米的成长速率且在成长温度为820℃的条件下磊晶成长所形成。此外,成长在缓冲层上厚度为240奈米的氮化镓磊晶层在较低的底材温度(约为720℃)以成长速率为每小时0.08微米的速率所形成。在分子束磊晶成长之后,在氮气电浆持续流通的条件下,在成长氮化镓表面(冷却至500至600℃时)可以观察到(2*2)的表面重构图案,以此可以指出此氮化镓表面特性为具有较优性质的镓极性(Gapolarity)。
参考图1表示本发明在(111)晶向表面硅底材上形成双层缓冲结构的方法的流程图。步骤1表示(111)晶向表面硅底材利用超高真空热处理方式移除在硅底材的原生氧化层以及产生原子度平坦及重构的表面。(111)晶向表面硅底材通过上述制备法可产生硅底材(7*7)的表面重构,所产生的重构表面可以通过反射式高能量电子绕射图案在800℃底材温度确认其特性。步骤2表示将活性氮气电浆导入高温(900℃)硅底材的表面并通过(111)晶向表面硅底材的表面氮化作用以形成一单晶氮化硅层。步骤3表示一铝预沉积层的制备步骤,根据铝分子束的流量并在关闭活性氮电浆气流的条件下,在单晶氮化硅层上形成单原子层的铝。接着,高温回火铝预沉积原子层以形成一氮化铝单原子层位于氮化硅层上方(步骤4)。然后,执行氮化铝层的磊晶成长以形成氮化铝缓冲层于单晶氮化硅层上方(步骤5);最后在氮化铝缓冲层上形成具镓原子极性表面的氮化镓膜(GaN film)或者是形成三族氮化物半导体异质磊晶结构于氮化铝缓冲层上方(步骤6)。
接着参考图2A,硅底材10利用热除气处理或是氢-钝化处理(湿式蚀刻或现场氮气电浆处理)以移除原生氧化层。利用热除气处理步骤所制备的硅底材10可以显示出(7*7)表面重构特性,并且可以利用反射式高能量电子绕射图案在800℃确认其特性。此外,反射式高能量电子绕射图案可指出重构硅表面在磊晶成长制程之前的品质以及平坦度。其底材温度的校正利用(111)晶向表面硅底材表面在温度为875℃时的(7*7)转成(1*1)表面重构的相转移所得到。
接着,为本发明的特征,其扩散阻障层12为一单晶氮化硅层利用(111)晶向表面硅底材10表面的氮化作用所产生,在硅底材温度为900℃的条件下导入活性氮气电浆大约30秒以形成单晶氮化硅层。在本发明中,(0001)晶面的β-氮化硅(单晶氮化硅)层(0001)12可通过活性氮气的导入或是利用热裂解氨(thermally cracked NH3)的导入产生,当(111)面硅底材10表面在略较高于Si(111)相变温度(由(7*7)转移至(1*1)相)、可产生单晶Si3N4(0001)-(4*4)表面重构(就(111)晶向表面硅底材的晶格参数而言,亦可称为“(8*8)”表面重构)。
在反射式高能量电子绕射图中可以显示出在导入活性氮气电浆至(111)晶向表面硅底材10表面在温度为900℃及其时间为30秒的条件下,“(8*8)”重构的反射式高能量电子绕射图案。反射式高能量电子绕射图案表示出在β-氮化硅层(0001)12上两种不同的表面原子秩序。其中一种秩序符合最上层“(8/3*8/3)”-结构的氮吸附原子(adatoms)以及另一表面次序符合“(8*8)”的表面晶格周期。在扫描穿隧显微技术(STM;Scanning Tunneling Microscopy)的实验中,可以确认“(8*8)”晶格周期为单晶(0001)晶面的β-氮化硅12表面的重构单元晶胞。
接着,氮化铝缓冲层16的成长在双层缓冲结构系统中在表面氮原子终止的氮化硅重构表面开始如图2B及图2C所示。在铝预沉积步骤中沉积15秒铝,单一铝预沉积原子层14在(111)晶向表面硅底材10上形成。然后实施高温回火铝预沉积原子层以形成一氮化铝单原子层于单晶氮化硅层12上方。而氮化铝(0001)-(1*1)结构会显示在实时的反射式高能量电子绕射图案中。指出铝原子与最上层的氮吸附原子键结形成一原子层的氮化铝16且其表面非常的平滑。在此须要注意的是,可以利用反射式高能量电子绕射图案确定沿着β-氮化硅(2-1-10)12以及氮化铝(2-1-10)16方向的巧合晶格的周期性具有整数比例关系。接着,以一磊晶成长方式在单晶氮化硅层12上方形成单晶氮化铝缓冲层16。
为了比较同具有氮化铝的单层及双层两种缓冲结构(双缓冲层结构含一单晶氮化硅层在硅底材上),铝缓冲层16的厚度均约为30奈米且磊晶成长的温度在820℃及其成长速率为每一小时0.12微米。然后,氮化镓磊晶层20是长在单晶氮化铝缓冲层16上。氮化镓磊晶层20的厚度为240微米在较低的底材温度成长(约为720℃),其磊晶成长速度每一小时为0.08微米。在分子束磊晶成长之后,利用双层缓冲结构所形成的氮化镓20冷却到500℃至600℃,且在具有氮电浆气流的条件下可得具有镓原子表面极性的氮化镓层20的(2*2)重构图案。
同样参考图2D,本发明提供一种具有双层缓冲结构的发光二极管结构以解决当单晶氮化铝(0001)缓冲层成长时,自动掺杂以及在氮化铝/硅之间界面的内部扩散所产生的问题。在本发明中提供具有(111)晶向表面(平面上的晶格常数为3.840埃)的硅底材10。接着为本发明的特征在(111)晶向表面的硅底材10上形成一双层缓冲结构,此双层缓冲结构可以改善半导体中界面内部元素交互扩散的问题,其中双层缓冲层包含一单晶氮化硅层(0001)12其晶格常数为7.61埃,以及位于单晶氮化硅层12上的氮化铝层(0001)16其晶格常数为3.112埃。
在本发明中氮化铝16在840℃成长之后,可以显示出一(1*1)的反射式高能量电子绕射图案,并且由绕射图案可指出氮化铝缓冲层16为一具有平坦表面的高品质薄膜。接着,可利用分子束磊晶法形成氮化镓磊晶层20或是三族氮化物半导体异质磊晶结构,同样地在反射式高能量电子绕射图案中也可以显示出后续氮化镓层成长后的薄膜品质。在本发明中可利用反射高能量电子绕射图案判断1∶2及5∶2特殊比例晶格匹构的巧合界面分别形成在β-氮化硅(0001)/硅(111)以及氮化铝(0001)/β-氮化硅(0001)界面之间。
此外,可以由反射式高能量电子绕射图案以及X射线绕射的研究中发现下列磊晶配向的关系:
β-Si3N4(0001)‖Si(111);
β-Si3N4[0-110]‖Si[11-2];β-Si3N4[2-1-10]‖Si[-110]andAlN(0001)‖β-Si3N4(0001);AlN[0-110]‖β-Si3N4[0-110];AlN[2-1-10]‖β-Si3N4[2-1-10]。因此,氮化镓/氮化铝/β-氮化硅的c-轴垂直于(111)晶向的硅底材表面。
由于氮化镓磊晶成长是在相同的成长条件长在不同的缓冲结构上(皆含有一氮化铝缓冲层),因此,为了比较这些不同缓冲结构对磊晶膜性质的影响,二次离子质谱仪(SIMS;secondary-ion mass spectroscopy)、X射线绕射、光致萤光光谱(PL;photoluminescence)以及拉曼散射(Raman scattering)等测量方法被用来比较这些具有/不具有β-氮化硅层的缓冲结构对氮化镓磊晶膜的结构性质及光学特性的影响。
图3表示对于具有单晶氮化铝/单晶氮化硅双层缓冲结构(a)以及氮化铝单层缓冲结构(b)所成长的氮化镓膜利用二次离子质谱在氮化镓膜/缓冲结构/底材界面区域深度范围附近作硅/铝元素分析的示意。杂质在成长方向的分布可以利用二次离子质谱仪侦测得到。为了研究当氮化镓在(111)晶向表面硅底材上成长的自动掺杂效应,在本发明中针对两种缓冲结构系统的样品,对氮化镓层/氮化铝层以及氮化铝层/硅底材界面附近的铝离子及硅离子的二次离子质谱仪讯号作深度分布图。其中每一二次离子质谱仪的硅/铝含量分布图的深度零点皆设定在硅底材的(111)晶向表面。由此量测结果可决定出氮化镓成长在双层缓冲结构(具有β-氮化硅(0001)层)的硅扩散量大小比在单层缓冲上成长的状况小将近一个数量级。
单晶氮化硅层不只是可以限制硅扩散至氮化铝层以及氮化镓层,在氮化铝缓冲层的高成长温度下,单晶氮化硅(0001)层同样也可以防止铝扩散至硅底材,在包含氮化硅扩散抑制层的样品中铝元素在硅底材的含量大小亦低于不包含氮化硅扩散抑制层的样品近一个数量级。因此,二次离子质谱仪的结果可以显示出在高温成长氮化铝磊晶层以及后续氮化镓磊晶层的过程中,单晶氮化硅层可有效的抑制硅扩散至氮化铝层和氮化镓层以及抑制铝扩散至硅底材。
参考图4A及图4B,表示氮化镓膜成长在不同缓冲结构上的光学特性的比较。在低温(6.7K)光致萤光光谱中显示出氮化镓膜成长在氮化铝/氮化硅/硅(111)双层缓冲结构上方时,其氮化镓膜的中性施子束缚激子(D°X;neutral-donor-bound exciton)的发光波峰的半高宽远小于在氮化铝/硅(111)单层缓冲结构上方所形成的氮化镓膜。光致萤光光谱波峰的半高宽值的减少(12meV vs.20meV)与通过原子力显微技术所量测的表面缺陷密度(7*108cm-2vs.1.1*109cm-2)的结果一致,证实了在磊晶层结晶品质方面的改善。在图4A中的内图所显示在不同温度,成长在氮化铝/氮化硅/硅(111)上的氮化镓样品的主要萤光波峰位置在在温度高于70K时,显示出光致萤光光谱波峰由中性施子束缚激子发射转至自由激子(free exciton;FX)发射(70kB趋近于中性硅施子对激子的局部化能量(Eloc),其中kB为波兹曼常数)。相对于此特性,对于单层缓冲结构的样品而言,其中性施子束缚激子波峰位置随着温度的增加而单调上升,代表硅原子(施子)在此样品内的浓度非常大。因此,这和上述由二次离子质仪所得到的结果是具有一致性的。
参考图4B,表示在氮化镓成长在双层缓冲结构上的萤光光谱的FX的强度以及中性施子束缚激子在氮化镓薄膜成长在单层缓冲结构上的D°X萤光光谱强度的Arrhenius示意图。由Arrhenius图标可得,FX在氮化镓成长在氮化铝/氮化硅/硅(111)双层缓冲结构上的活化能可以通过拟合热活化关系得到其值大约为25meV,与文献中对于FX在未掺杂氮化镓中的活化能值的研究结果具有一致性。此外,中性施子束缚激子在氮化镓成长在氮化铝/硅(111)单层缓冲上的非放射性再复合的活化能可以利用两个热活化能(Ea1 and Ea2)拟合。拟合所得的Ea1 and Ea2相当于已知在氮化镓内硅不纯物的局部化能量(Eloc~6meV)以及硅施子离子化的结合能量(ED~29meV)。
此外,在本发明中利用拉曼散射测量以比较采用两种不同缓冲层系统时,成长在硅底材(111)晶向表面的氮化镓磊晶层的晶格品质。参考图5表示以向后散射几何获得的非偏极化拉曼光谱,其入射光方向为沿着氮化镓c轴方向([0001])(沿着成长方向),并利用具有波长为514.5奈米的氩离子雷射的光源,两种拉曼光谱在硅底材的部份均可得~520cm-1的拉曼讯号。此外,在每一个拉曼光谱中皆有接近568cm-1的拉曼讯号,此为氮化镓的E2带拉曼讯号。除此之外,在成长于双层缓冲结构上的氮化镓薄膜样品部份,可以得到A1(LO)带(~735cm-1)的拉曼讯号。此A1(LO)讯号的存在代表双层缓冲结构上成长的氮化镓薄膜样品具高品质晶格。同时,对于未掺杂材料而言,A1(LO)与E2拉曼讯号的强度比为1∶3。在本发明中测量氮化镓成长在双层缓冲结构所得的A1(LO)与E2强度比为1∶3.3(仅稍微大于3),指出载子浓度仅略高于未掺杂氮化镓层的载子浓度。此种结果与二次离子质谱仪所测量的结果具有一致性,并且显示出利用氮化铝/氮化硅双层缓冲结构成长氮化镓层在(111)晶向表面的硅底材上,所得的氮化镓层中具有较低的硅浓度,故自动掺杂的效应可大辐降低。
以上所述仅为本发明的较佳实施例而已,并非用以限定本发明的申请专利范围;凡其它未脱离本发明所揭示的精神下所完成的等效改变或修饰,均应包含在所述的申请专利范围内。

Claims (7)

1.一种可减少高度晶格常数失配影响形成半导体结构的方法,该形成半导体结构的方法包含:
提供具有(111)晶向表面的一硅底材;
执行一通入活性氮源的热氮化作用于该硅底材,以形成具有(0001)晶向表面的一单晶氮化硅层(β-Si3N4)于该硅底材上,该单晶氮化硅层与该硅底材之间为巧合晶格匹配,形成相称的界面结构,藉以减少晶格失配;
在不执行该通入活性氮源的热氮化作用下,执行一铝预沉积步骤于该单晶氮化硅层上,以形成一铝预沉积原子层于该单晶氮化硅层上方;
执行一高温回火步骤于该铝预沉积原子层,以形成具有(0001)晶向表面的一单晶氮化铝单原子层(AlN)于该单晶氮化硅层上方,该单晶氮化铝层与该单晶氮化硅层之间为巧合晶格匹配,形成相称的界面结构,藉以减少晶格失配;
执行一氮化铝磊晶成长步骤于该单晶氮化铝单原子层上方,以形成一单晶氮化铝磊晶层;以及
形成一三族氮化物半导体结构于该氮化铝磊晶层上方。
2.如权利要求1所述的方法,其中所述半导体结构可以是一三族氮化物半导体单层结构。
3.如权利要求1所述的的方法,其中所述半导体结构可以是一三族氮化物半导体多层结构。
4.一种可减少高度晶格常数失配影响的半导体结构,该半导体结构包含:
具有(111)晶向表面一硅底材;
一双层缓冲结构位于该硅底材上方,其中该双层缓冲层结构包含一扩散阻障层及一缓冲层,该扩散阻障层位于该硅底材上方,该缓冲层位于该扩散阻障层上方,该扩散阻障层与该硅底材之间,及该缓冲层与该扩散阻障层之间为巧合晶格匹配,形成相称的界面结构,且该缓冲层包含一单晶氮化铝层于该扩散阻障层上方;以及
一三族氮化物半导体结构位于该双层缓冲层上方。
5.如权利要求4所述的可减少高度晶格常数失配影响的半导体结构,其中上述扩散阻障层的材料为一单晶氮化硅(β-Si3N4),该单晶氮化硅具有(0001)晶向表面。
6.如权利要求4所述的可减少高度晶格常数失配影响的半导体结构,其中所述半导体结构为一三族氮化物半导体单层结构。
7.如权利要求4所述的可减少高度晶格常数失配影响的  半导体结构,其中所述半导体结构为一三族氮化物半导体多层结构。
CNB2003101165516A 2003-11-20 2003-11-20 可减少高度晶格常数失配影响的半导体结构及形成的方法 Expired - Fee Related CN100380690C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2003101165516A CN100380690C (zh) 2003-11-20 2003-11-20 可减少高度晶格常数失配影响的半导体结构及形成的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2003101165516A CN100380690C (zh) 2003-11-20 2003-11-20 可减少高度晶格常数失配影响的半导体结构及形成的方法

Publications (2)

Publication Number Publication Date
CN1619843A CN1619843A (zh) 2005-05-25
CN100380690C true CN100380690C (zh) 2008-04-09

Family

ID=34760682

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003101165516A Expired - Fee Related CN100380690C (zh) 2003-11-20 2003-11-20 可减少高度晶格常数失配影响的半导体结构及形成的方法

Country Status (1)

Country Link
CN (1) CN100380690C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI665333B (zh) * 2015-12-08 2019-07-11 環球晶圓股份有限公司 磊晶用之基材的製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8217498B2 (en) * 2007-10-18 2012-07-10 Corning Incorporated Gallium nitride semiconductor device on SOI and process for making same
US8946775B2 (en) 2012-08-22 2015-02-03 Industrial Technology Research Institute Nitride semiconductor structure
US9917156B1 (en) 2016-09-02 2018-03-13 IQE, plc Nucleation layer for growth of III-nitride structures

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1148734A (zh) * 1995-09-25 1997-04-30 三菱电机株式会社 一种半导体光发射器件及其制作方法
US6146458A (en) * 1997-03-13 2000-11-14 Sharp Kabushiki Kaisha Molecular beam epitaxy method
US6391748B1 (en) * 2000-10-03 2002-05-21 Texas Tech University Method of epitaxial growth of high quality nitride layers on silicon substrates
CN1355931A (zh) * 1999-07-07 2002-06-26 松下电器产业株式会社 叠层体、叠层体的制备方法及半导体元件

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1148734A (zh) * 1995-09-25 1997-04-30 三菱电机株式会社 一种半导体光发射器件及其制作方法
US6146458A (en) * 1997-03-13 2000-11-14 Sharp Kabushiki Kaisha Molecular beam epitaxy method
CN1355931A (zh) * 1999-07-07 2002-06-26 松下电器产业株式会社 叠层体、叠层体的制备方法及半导体元件
US6391748B1 (en) * 2000-10-03 2002-05-21 Texas Tech University Method of epitaxial growth of high quality nitride layers on silicon substrates

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
COMPARISON OF GAN EPITAXIAL FILMS ON SILICON NITRIDE BUFFERANDSI(111). JINGYUN HUANG ET AL.SOLID-STATE ELECTRONICS,Vol.46 . 2002 *
GAN HETEROEPITAXIAL GROWTH ON SILICON NITRIDE BUFFER LAYERSFORMED ON SI(111) SURFACES BY PLASMA-ASSISTED MOLECULARBEAM EPITAXY. YOSHINOBU NAKADA ET AL.APPLIED PHYSICS LETTERS,Vol.73 No.6. 1998 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI665333B (zh) * 2015-12-08 2019-07-11 環球晶圓股份有限公司 磊晶用之基材的製造方法

Also Published As

Publication number Publication date
CN1619843A (zh) 2005-05-25

Similar Documents

Publication Publication Date Title
US7012016B2 (en) Method for growing group-III nitride semiconductor heterostructure on silicon substrate
US5239188A (en) Gallium nitride base semiconductor device
US7811902B2 (en) Method for manufacturing nitride based single crystal substrate and method for manufacturing nitride based light emitting diode using the same
KR100976268B1 (ko) GaN 단결정 성장방법, GaN 기판 제작방법, GaN계소자 제조방법 및 GaN계 소자
US6943095B2 (en) Low defect density (Ga, A1, In) N and HVPE process for making same
US20050218411A1 (en) Hafnium nitride buffer layers for growth of GaN on silicon
KR100674829B1 (ko) 질화물계 반도체 장치 및 그 제조 방법
US20060027896A1 (en) Nitride Semiconductor Single-Crystal Substrate and Method of Its Synthesis
CN104518062A (zh) 制造半导体发光器件的方法
EP2634294A1 (en) Method for manufacturing optical element
CN100380690C (zh) 可减少高度晶格常数失配影响的半导体结构及形成的方法
JP3772816B2 (ja) 窒化ガリウム結晶基板、その製造方法、窒化ガリウム系半導体素子および発光ダイオード
JP2004115305A (ja) 窒化ガリウム単結晶基板、その製造方法、窒化ガリウム系半導体素子および発光ダイオード
US11162188B2 (en) Method for producing a crystalline layer in a III-N compound by van der Waals epitaxy from graphene
CN109285922A (zh) 一种双波段长波长发光铟镓氮量子阱外延片及其制备方法
JP2000150388A (ja) Iii族窒化物半導体薄膜およびその製造方法
CN102054907B (zh) 氮化镓系化合物半导体的制造方法
JPH09237938A (ja) Iii−v族化合物半導体装置
KR100834698B1 (ko) 질화 갈륨 박막 형성 방법 및 이 방법에 의해 제조된 질화갈륨 박막 기판
CN201667344U (zh) 氮化镓系发光二极体结构
JP4733904B2 (ja) Ga窒化物半導体用基板及びその製造方法、Ga窒化物半導体及びその製造方法、並びに該Ga窒化物半導体を用いた発光ダイオード
CN113471063A (zh) InGaN单层的制备方法
RU135186U1 (ru) Полупроводниковое светоизлучающее устройство
RU2540446C1 (ru) Способ формирования темплейта нитрида галлия полуполярной (20-23) ориентации на кремниевой подложке и полупроводниковое светоизлучающее устройство, изготовление с использованием способа
CN117810327A (zh) 一种发光二极管的外延片及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: NATIONAL TSINGHUA UNIVERSITY

Free format text: FORMER OWNER: GUO SHANGZHI

Effective date: 20101110

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20101110

Address after: Hsinchu City, Taiwan, China

Patentee after: National Tsinghua University

Address before: 000000 Hsinchu, Taiwan, China

Patentee before: Guo Shangzhi

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080409

Termination date: 20151120

EXPY Termination of patent right or utility model