KR101121798B1 - 고 변형 유리/유리-세라믹 함유 반도체-온-절연체 구조물 - Google Patents

고 변형 유리/유리-세라믹 함유 반도체-온-절연체 구조물 Download PDF

Info

Publication number
KR101121798B1
KR101121798B1 KR1020077006151A KR20077006151A KR101121798B1 KR 101121798 B1 KR101121798 B1 KR 101121798B1 KR 1020077006151 A KR1020077006151 A KR 1020077006151A KR 20077006151 A KR20077006151 A KR 20077006151A KR 101121798 B1 KR101121798 B1 KR 101121798B1
Authority
KR
South Korea
Prior art keywords
glass
ceramic
insulator
layer
phase
Prior art date
Application number
KR1020077006151A
Other languages
English (en)
Other versions
KR20070044059A (ko
Inventor
브루스 쥐 에이트켄
매튜 제이 데즈네카
키셔 피 개드캐리
린다 알 핀크니
Original Assignee
코닝 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닝 인코포레이티드 filed Critical 코닝 인코포레이티드
Publication of KR20070044059A publication Critical patent/KR20070044059A/ko
Application granted granted Critical
Publication of KR101121798B1 publication Critical patent/KR101121798B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C10/00—Devitrified glass ceramics, i.e. glass ceramics having a crystalline phase dispersed in a glassy phase and constituting at least 50% by weight of the total composition
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C10/00—Devitrified glass ceramics, i.e. glass ceramics having a crystalline phase dispersed in a glassy phase and constituting at least 50% by weight of the total composition
    • C03C10/0009—Devitrified glass ceramics, i.e. glass ceramics having a crystalline phase dispersed in a glassy phase and constituting at least 50% by weight of the total composition containing silica as main constituent
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C10/00—Devitrified glass ceramics, i.e. glass ceramics having a crystalline phase dispersed in a glassy phase and constituting at least 50% by weight of the total composition
    • C03C10/0018—Devitrified glass ceramics, i.e. glass ceramics having a crystalline phase dispersed in a glassy phase and constituting at least 50% by weight of the total composition containing SiO2, Al2O3 and monovalent metal oxide as main constituents
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C10/00—Devitrified glass ceramics, i.e. glass ceramics having a crystalline phase dispersed in a glassy phase and constituting at least 50% by weight of the total composition
    • C03C10/0018—Devitrified glass ceramics, i.e. glass ceramics having a crystalline phase dispersed in a glassy phase and constituting at least 50% by weight of the total composition containing SiO2, Al2O3 and monovalent metal oxide as main constituents
    • C03C10/0027—Devitrified glass ceramics, i.e. glass ceramics having a crystalline phase dispersed in a glassy phase and constituting at least 50% by weight of the total composition containing SiO2, Al2O3 and monovalent metal oxide as main constituents containing SiO2, Al2O3, Li2O as main constituents
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C10/00—Devitrified glass ceramics, i.e. glass ceramics having a crystalline phase dispersed in a glassy phase and constituting at least 50% by weight of the total composition
    • C03C10/0036—Devitrified glass ceramics, i.e. glass ceramics having a crystalline phase dispersed in a glassy phase and constituting at least 50% by weight of the total composition containing SiO2, Al2O3 and a divalent metal oxide as main constituents
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C10/00—Devitrified glass ceramics, i.e. glass ceramics having a crystalline phase dispersed in a glassy phase and constituting at least 50% by weight of the total composition
    • C03C10/0036—Devitrified glass ceramics, i.e. glass ceramics having a crystalline phase dispersed in a glassy phase and constituting at least 50% by weight of the total composition containing SiO2, Al2O3 and a divalent metal oxide as main constituents
    • C03C10/0045—Devitrified glass ceramics, i.e. glass ceramics having a crystalline phase dispersed in a glassy phase and constituting at least 50% by weight of the total composition containing SiO2, Al2O3 and a divalent metal oxide as main constituents containing SiO2, Al2O3 and MgO as main constituents
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C03C3/06—Glass compositions containing silica with more than 90% silica by weight, e.g. quartz
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C03C3/076—Glass compositions containing silica with 40% to 90% silica, by weight
    • C03C3/083—Glass compositions containing silica with 40% to 90% silica, by weight containing aluminium oxide or an iron compound
    • C03C3/085—Glass compositions containing silica with 40% to 90% silica, by weight containing aluminium oxide or an iron compound containing an oxide of a divalent metal
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C03C3/076—Glass compositions containing silica with 40% to 90% silica, by weight
    • C03C3/095—Glass compositions containing silica with 40% to 90% silica, by weight containing rare earths
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C03C3/076—Glass compositions containing silica with 40% to 90% silica, by weight
    • C03C3/097—Glass compositions containing silica with 40% to 90% silica, by weight containing phosphorus, niobium or tantalum
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C03C3/076—Glass compositions containing silica with 40% to 90% silica, by weight
    • C03C3/11—Glass compositions containing silica with 40% to 90% silica, by weight containing halogen or nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Geochemistry & Mineralogy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dispersion Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Glass Compositions (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 개질된 반도체 층을 갖는 절연체-상-반도체 구조물에 관한 것이다. 본 발명의 하나의 구현예에 따르면, 절연체-상-반도체 구조물은, 약 800℃ 이상의 유리 또는 유리-세라믹 변형점을 갖는 유리 또는 유리-세라믹을 포함하는 제2 층에 부착된, 반도체 물질을 포함하는 제1 층을 갖는다.
변형점, 유리-세라믹, 절연체-상-반도체, SOI, SOG

Description

고 변형 유리/유리-세라믹 함유 반도체-온-절연체 구조물{High strain glass/glass-ceramic containing semiconductor-on-insulator structures}
본 발명은 일반적으로 반도체 구조물에 관한 것으로서, 보다 구체적으로는 반도체-온-절연체 구조물 및 반도체-온-절연체 구조물을 제조하는 방법에 관한 것이다.
지금까지, 반도체-온-절연체 구조물에 가장 일반적으로 사용된 반도체 물질은 실리콘이었다. 상기 구조물들은 반도체-온-절연체(semiconductor-on-insulator) 구조물로서 문헌에서 언급되고, 약자 "SOI"는 상기 구조물들에 적용된다. 본 발명은 실리콘-온-절연체 구조물을 포함하는 일반적인 반도체-온-절연체 구조물에 관한 것이다.
표현의 편의를 위해, 실리콘-온-절연체 구조물의 용어에 대해 후술될 것이다. 이 특정한 형태의 반도체-온-절연체 구조물에 대한 언급은 본 발명의 설명을 촉진시키기 위함일 뿐, 본 발명의 영역을 어떠한 방식으로 해석되거나 한정하고자 함이 아니다.
SOI 약자는 일반적으로 실리콘-온-절연체 구조물을 포함하는 반도체-온-절연체 구조물을 나타내는데 사용되나 이에 한정되는 것은 아니다. 유사하게, SOG 약자는 실리콘-온-유리(semiconductor-on-glass) 구조물을 포함하는 유리 기판상 반도체 구조물을 나타내는데 사용되나 이에 한정되는 것은 아니다. 상기 SOG 명칭은 또한 실리콘-온-유리-세라믹 구조물을 포함하는 반도체-온-유리-세라믹 구조물을 포함하고자 하나 이에 한정되는 것은 아니다. 상기 약자 SOI는 SOGs를 포함한다.
실리콘-온-절연체 기술은 고성능의 박막 트랜지스터, 태양 전지, 및 메트릭스 디스플레이 등의 디스플레이에서 점차 중요해지고 있다. 상기 실리콘-온-절연체 웨이퍼(wafer)는 절연 물질 상에 실질적으로 단결정 실리콘의 얇은 층(일반적으로 0.1-0.3 마이크로 두께, 몇몇 경우에 5 마이크로 두께)으로 이루어진다.
그러한 웨이퍼를 얻는 다양한 방법은 격자 매치된 기판상에서 Si의 에피택셜 성장(epitaxial growth); SiO2의 산화물층이 아래로, 예를 들면, 단결정 실리콘의 0.1 내지 0.3미크론 층으로 최고 웨이퍼의 연마 또는 에칭에 의하여 성장한 다른 실리콘 웨이퍼에 단결정 실리콘 웨이퍼의 결합; 또는 산소 이온 주입의 경우에 Si에 의하여 꼭대기에 오르는 실리콘 웨이퍼에 매장된 산화물층을 형성하거나 수소 이온 주입의 경우와 같이 산화물층에 다른 Si 웨이퍼를 결합하기 위하여 얇은 Si 층을 분리하도록(벗기도록) 수소 또는 산소 이온이 주입되는 이온-주입 방법을 포함한다. 이 3개의 접근 중에서, 이온 주입에 기초를 두는 접근은 보다 실제적 상업적으로 알려져 있다. 특히, 수소 이온 주입 방법은 요구되는 주입 에너지가 산소 이온 주입 에너지의 50% 미만인 산소 주입 공정에 비해 이점을 가진다.
수소 이온 주입 방법에 의한 박리(exfoliation)는 최초로 예를 들면, Bister 외 다수에 의해 "Si 및 Ge 내의 0.3-2 MeV H+ 및 0.7-2 MeV H2 + 이온의 범위," Radiation Effects, 1982년,59:199-202에 알려졌고, Michel Bruel에 의하여 더욱 논증되었다. Bruel의 미국 특허 제5,374,564호; M.Bruel, Electronic Lett. 31, pp 1201-1202, 1995년; 및 L. Dicioccio, Y.Letiec, F.Letertre, C.Jaussad 및 M.Bruel, Electronic Lett. 32, pp1144-1145, 1996년 참조. 전술한 간행물의 각각은 참고문헌으로서 여기에 통합된다.
상기 방법은 전형적으로 다음의 단계들로 구성된다. 열 산화물층은 단결정 실리콘 웨이퍼 상에서 성장된다. 그 다음 하부면 흠(subsurface flaws)을 생성하기 위하여 수소 이온이 상기 웨이퍼로 주입된다. 주입 에너지는 흠이 생성되는 깊이를 결정하고 주입량은 흠 밀도를 결정한다. 그 후 시험적인 결합을 형성하기 위하여 상기 웨이퍼는 실온에서 다른 실리콘 웨이퍼(지지 기판)에 접촉시킨다. 상기 웨이퍼는 그 다음 Si 웨이퍼에서 실리콘의 얇은 층을 분리하는데 사용하기 위해 하부면 흠의 성장을 야기하도록 약 600℃로 열처리 된다. 얻어진 어셈블리는 1,000℃ 넘는 온도로 가열되어 SiO2 하부층을 가진 Si 막을 상기 지지 기판, 즉 주입안된 Si 웨이퍼에 완전히 결합시킨다. 따라서, 상기 공정은 산화물 절연체 층을 갖는 다른 실리콘 웨이퍼에 결합된 실리콘 박막을 사이에 갖는 실리콘-온-절연체 구조물을 형성한다.
비용은 SOI 구조물의 상업적인 적용에 있어서 중요한 고려사항이다. 현재까지, 상기 구조물 비용의 대부분은 Si 박막에 의하여 꼭대기에 오르는 산화물층을 지지하는 실리콘 웨이퍼의 비용, 즉 비용의 대부분은 지지 기판이었다. 지지 기판 을 논하는데 있어서, 상기 참고문헌들 중 몇몇은 석영 유리, 유리, 및 유리-세라믹스를 언급한다. 이러한 참고문헌들에 열거된 다른 지지 기판 물질은 다이아몬드, 사파이어, 실리콘 탄화물(carbide), 실리콘 질화물, 세라믹스, 금속, 및 플라스틱을 포함한다. 지지 기판으로서 석영의 사용이 각종 특허(미국 특허 번호 제6,140,209호; 제6,211,041호; 제6,309,950호; 제6,323,108호; 제6,335,231호; 및 제6,391,740호 참조)에서 언급되어 있지만, 석영은 자체로 비교적 비싼 물질이다.
본 발명자들이 발견한 바와 같이, SOI 구조물에서 실리콘 웨이퍼를 덜 비싼 물질로 만들어진 웨이퍼로 대체하는 것은 전혀 단순한 일이 아니다. 특히, 적은 비용으로 대량으로 제조될 수 있는 형태의 유리 또는 유리-세라믹으로 실리콘 웨이퍼를 대체하는 것은 어렵다, 즉 비용 효과적인 SOG 구조물을 만드는 것은 어렵다. 이것은 본 발명 이전에, 당 분야(art)에 반도체-온-절연체 구조물에서 지지 기판으로서 유리 또는 유리 세라믹스를 사용하기 위한 실질적인 기술이 있지 않았기 때문에 그러하다.
이러한 필요를 달성시키기 위해서, 현재 양수인에게 공동양도된 미국 특허 출원 번호 제10/779,582호는, 산화물 유리 또는 산화물 유리-세라믹으로 구성된 지지 기판에 부착된 실질적으로 단결정 반도체(예를 들면, 도핑된 실리콘) 층으로 구성된 하나 이상의 영역을 갖는 SOI 구조물을 기술한다. 산화물 유리 또는 산화물 유리-세라믹은 투명한 것이 바람직하고, 1000℃ 미만의 변형점(strain point), 250℃에서 1016 Ω-㎝ 이하의 저항력을 갖고, 증가된 온도(예를 들면, 300-1000℃)에서 전기장(electric field)에 대한 반응으로 유리 또는 유리-세라믹 내에서 이동할 수 있는 양(positive) 이온(예를 들면, 알칼리 또는 알칼리 토류 이온)을 함유하는 것이 바람직하다.
이러한 산화물 유리 또는 산화물 유리-세라믹 기저 SOI 구조물이 전술하는 종래 기술 SOI 구조물에 대한 개선임에도 불구하고, 상기 산화물 유리 또는 산화물 유리-세라믹 기저 SOI 구조물에서 사용된 유리들은 얻어진 기판의 변형 없이 고 성능 디스플레이 또는 전자 응용에서 사용된 기판의 고온 공정을 견딜 수 없다; 예를 들면, 실리콘 필름 상에 제조된 고성능 TFTs를 허용하도록 사용되는 고온 열적 입구 산화물(thermal gate oxides)의 성장.
고순도 용융 실리카 또는 용융 석영이 고성능 디스플레이 적용을 위한 SOI 기판으로서 사용될 수 있다는 것은 당업계에서 잘 알려져 있으나, 이러한 물질은 일찌기 언급된 바와 같이, 공정이 비싸고 다소 크기-제한적이다. 게다가, 이러한 용융 실리카/석영-계 기판은 전형적으로 실리콘 막의 확연한 열 팽창 부적합(mismatch) 및 연속적인 파편화(spalling)를 야기하고 따라서 또한 디바이스 크기를 제한하는 실리콘의 경우보다는 훨씬 더 낮은 열 팽창을 나타낸다.
본 발명은 이러한 고성능 디스플레이 또는 전기 적용에서 사용될 수 있으나, 종래 기술 실리카/석영-계 SOI 구조물보다 제조되기 더 낮은 새로운 SOI 구조물을 제공하고, 따라서 더 낮은 비용 SOI 구조물 및 얻어진 디바이스에 대한 고성능 디스플레이 또는 전자 분야에서의 아직 충족되지 않은 요구를 만족시킨다.
발명의 요약
본 발명의 하나의 구현예는 서로 직접 또는 하나 이상의 중간층을 통해 부착된 제1 및 제2층을 포함하는 절연체-상-반도체 구조물에 관한 것으로서, 제1층은 실질적으로 단결정 반도체 물질을 포함하고; 제2층은 유리 또는 유리-세라믹을 포함하고; 그리고 상기 유리 또는 유리-세라믹의 변형점은 800℃ 이상이다. 바람직하게는, 높은 변형점 유리 또는 유리-세라믹은 850℃ 이상의 변형점을 나타내고 알루미늄 인 규산염(silicate) 유리, 란탄 알루미늄 규산염 유리 또는 우세한 결정상으로서 스피넬을 갖는 투명한 규산염-계 유리-세라믹을 포함한다.
본 발명에 따른 절연체-상-반도체 구조물 및 절연체-상-반도체 구조물의 제조방법은 종래 기술에 비해 다수의 이점을 초래한다. 본 발명은 용융 실리카 또는 석영계 SOI 구조물에 비교해 볼 때, 고성능 및 전자 응용에서 사용하기 위한 더 낮은 비용 기판에 대한 당업계에서의 다년간의 요구를 만족시킨다. 보다 구체적으로는, 높은 변형점 유리 또는 유리 세라믹의 통합은 SOI 웨이퍼가 종래 기술의 더 저온 변형점 유리들에 예상되는 변형 없이 열 입구 산화물 등의 고온 공정을 조건으로 하도록 한다. 부가적으로 SOI 구조물을 위한 기판 물질로서 이러한 높은 변형점 유리 또는 유리 세라믹의 사용은 TFT 제조공정 동안 더 낮은 변형점 기판 물질에 있어서 전형적으로 일어난 바 있는 극소화된 기판 압축(즉, 입체적 변화)을 초래한다.
본 발명의 부가적인 특성 및 이점은 후술될 상세한 설명에서 기술될 것이며, 일부는 상기 설명으로부터 당업계의 당업자들에게 용이하게 명백하거나 첨부된 도면뿐 아니라 기재된 설명 및 이의 청구항에서 기술된 바와 같이 본 발명을 수행함 으로써 이해될 것이다.
전술한 일반적인 설명 및 후술될 상세한 설명은 단지 본 발명의 본보기로서, 청구된 바와 같이 본 발명의 특성 및 특징을 이해하기 위한 개관 또는 틀을 제공하기 위함임을 이해해야 한다.
본 발명의 더한 이해를 제공하기 위하여 첨부 도면이 포함되고, 통합되어 본 명세서의 일부를 구성한다. 상기 도면들은 반드시 측정될 필요는 없고, 각종 부재들의 크기는 명확성을 위해 왜곡될 수도 있다. 상기 도면들은 본 발명의 하나 이상의 구현예들을 묘사하고, 묘사와 함께 본 발명의 원리 및 작동을 설명하기 위해 제공된다.
도 1은 본 발명의 하나의 구현예에 따른 절연체-상-반도체 구조물의 개략적인 단면이다;
도 2는 본 발명의 다른 구현예에 따른 양이온 고갈(depletion) 영역을 갖는 절연체-상-반도체 구조물의 개략적인 단면이다;
도 3은 본 발명의 다른 구현예에 따른 축적(pile-up) 영역을 갖는 절연체-상-반도체 구조물의 개략적인 단면이다;
도 4는 본 발명의 다른 구현예에 따른 절연체-상-반도체 구조물의 개략적인 단면이다; 그리고
도 5 내지 8은 본 발명의 하나의 구현예에 따른 절연체-상-반도체 구조물을 제조하는 방법의 단계의 개략적인 단면이다.
본 발명의 하나의 구현예는 도 1에서 개략적인 단면으로 보여진다. 절연체-상-반도체(반도체-온-절연체라고도 칭함) 구조물(20)은 제1층(22) 및 제2층(24)을 포함한다. 제1층(22) 및 제2층(24)은 도 1에 나타낸 바와 같이, 서로 직접 또는 하나 이상의 중간층을 통해 부착된다. 제1층(22) 및 제2층(24) 사이에 개입하는 하나 이상의 중간층이 있으면, 그때 제1층(22) 및 제2층(24)는 약 100㎚ 거리로 분리되는 것이 바람직하다. 제1층(22)은 실질적으로 단결정 반도체 물질로 형성되고, 제2층(24)은 약 800℃ 이상의 변형점을 나타내는 유리 또는 유리-세라믹으로 형성된다.
반도체 물질은 실리콘-계 반도체 물질일 수 있고, 또는 Ⅲ-Ⅴ 반도체, Ⅱ-Ⅳ 반도체, Ⅱ-Ⅳ-Ⅴ 반도체, 또는 Ⅳ 반도체 등의 어떠한 다른 적당한 형태의 반도체 물질일 수 있다. 제1층의 반도체 물질로서 사용되기에 적당한 실리콘-계 반도체 물질의 예는 실리콘(예를 들면, 도핑안된 실리콘, n-도핑된 실리콘, p-도핑된 실리콘); 게르마늄-도핑된 실리콘(SiGe); 및 실리콘 탄화물(SiC)을 포함한다. 제1층에서 사용될 수 있는 다른 반도체 물질의 예는 Ge-, GeAs-, GaP-, 및 InP-계 물질을 포함한다. 제1층은 사실상 어떠한 적당한 두께를 가질 수 있다. 예를 들면, 제1층은 최대 약 1 ㎛ 두께일 수 있고, 바람직하게는 약 10 ㎚ 내지 약 500 ㎚, 특히 바람직하게는 약 10 ㎚ 내지 약 150 ㎚ 범위의 두께이다. 제1층의 반도체 물질은 물질에 따라 광범위한 CTEs를 가질 수 있다. 예를 들면, 제1층의 반도체 물질은 약 20x10-7/℃ 내지 약 70x10-7/℃의 CTE(25℃)를 가질 수 있다.
제1층의 반도체 물질은 실질적으로 단결정 물질의 형태이다. 단어 "실질적으로"는 반도체 물질이 격자 결함 또는 약간의 입자 경계 등의, 자연적으로 또는 고의로 부가된 적어도 약간의 중간 또는 표면 결함을 일반적으로 함유한다는 사실을 고려하기 위하여 제1층을 기술하는데 사용된다. 단어 "실질적으로"는 또한 소정의 도핑제가 대량 반도체 물질의 결정 구조물을 왜곡시키거나 그렇지않으면 영향을 미친다는 사실을 반영한다.
제2층의 유리 또는 유리-세라믹은 실리카-계 유리 또는 유리-세라믹이 바람직하다. 바람직하게는, SiO2는 적어도 약 30몰% 농도로 유리 및 유리-세라믹에 존재한다. 더욱 바람직하게는, SiO2는 적어도 약 40몰%의 농도로 존재한다. 본 발명에 사용되기에 적당한 유리-세라믹은 뮬라이트(mullite), 코디어라이트(cordierite), 스피넬(spinel), β-석영(β-quartz), 또는 β-휘석(β-스포듀민:β-spodumene) 등의 어떠한 결정상을 포함할 수 있다. 본 발명의 어느 바람직한 구현예에서, 상기 제2층의 유리-세라믹의 결정상은 스피넬, β-석영, 또는 β-휘석이다. 상기 유리-세라믹의 유리 상은 절연체-상-반도체 구조물을 제조하기 위한 하기-기술된 방법 중 단계 (C)동안에 제1 및 제2층 사이의 간섭면으로부터 양이온의 움직임을 허용하기에 충분한 것이 바람직하다.
비-실리카-계 유리 및 유리-세라믹스는 본 발명의 수행에 사용될 수 있으나,그들의 더 높은 비용 및/또는 열등한 성능 특성 때문에 일반적으로 덜 바람직하다.본 발명의 어느 바람직한 구현예에서(예를 들면, 실리콘-온-절연체 구조물), 유리 또는 유리-세라믹은 바람직하게 산화물 유리 또는 산화물 유리 세라믹이다. 하지만, 몇몇의 분야, 예를 들어 실리콘-계가 아닌 반도체 물질을 사용하는 SOI 구조물에 있어서, 산화물-계, 예를 들어 비-산화물 유리가 아닌 제2층이 바람직하나, 일반적으로 비용이 더 높다.
어느 적용, 예를 들어 디스플레이 적용에 있어서, 유리 또는 유리-세라믹은 가시광선, 근자외선, 및/또는 근적외선 파장 범위에서 실질적으로 투명한 것이 바람직하다. 예를 들면, 상기 유리 또는 유리-세라믹은 350 ㎚ 내지 2 ㎛ 파장 범위에서 실질적으로 투명한 것이 바람직하다.
제2층의 유리 또는 유리 세라믹은 당업자들에게 친숙한 다양한 기술을 사용하여 통상적인 원료 물질로부터 생산될 수 있고, 여기에 아래에 기술되는 방법을 사용하여 제1층에 부착될 수 있으며, "유리-계 SOI 구조물"이라는 제목의 미국 특허 출원 일련 번호 10/779,582호는 그것 전체가 참고문헌으로서 여기에 통합된다.
본 발명의 어느 구현예에서, 상기 유리 또는 유리-세라믹은 미국 특허 출원일련 번호 10/779,582호에 기술된 방법의 단계(C) 동안, 적용된 전기장의 방향, 즉 결합된 제1층 및 제2층 사이의 간섭면으로부터 제2층의 뒷면 쪽으로 움직이는 적어도 약간의 양이온들을 포함한다. 알칼리 이온, 예를 들어 Li+, Na+, 및/또는 K+ 이온은 유리 및 유리-세라믹스에 전형적으로 통합된 다른 형태의 양이온들보다 일반적으로 더 높은 이동성을 가지기 때문에 상기 목적을 위해 적당한 양이온이다. 하지만, 아무런 알칼리 이온도 갖지 않는 유리 및 유리-세라믹스가 본 발명에서 사용될 수 있다. 예를 들어, 알칼리-토류 이온(예를 들어, Ca2+, Mg2+, Ba2+, Sr2+) 등의 다른 이동성 이온, 또는 Ag+, Cu+, Zn2+ 등의 다른 양이온 및 여러 가지 전이 금속 이온을 갖는 유리 및 유리-세라믹스는, 마지막 세트의 이온들이 특히 UV에서의 광학 전달(transmission)을 바람직하지않게 감소시킴에도 불구하고, 본 발명의 절연체-상-반도체 구조물의 제2층에서 사용될 수 있다.
유리 또는 유리-세라믹이 알칼리 또는 알칼리-토류 이온을 함유하는 본 발명의 구현예에서, 알칼리 및 알칼리-토류 이온의 농도는 넓은 범위에 걸쳐 변화될 수 있으나, 대표적인 농도는 산화물에 기초하여 0.1 내지 40중량%이다. 바람직한 알칼리 및 알칼리-토류 이온 농도는 알칼리 이온의 경우에 산화물에 기초하여 0.1-10중량%이고, 알칼리-토류 이온의 경우에 산화물에 기초하여 0-25중량%이다. 대부분의 명목상 알칼리-없는 유리들은 하기 기술된 방법의 단계 (C)동안에 이동할 수 있는, 수십 내지 수백 ppm의 알칼리 오염원을 가진다.
단일 유리 또는 유리-세라믹으로 구성된 기판들이 바람직하지만, 박판 모양의(laminated) 구조물은 원한다면 사용될 수 있다. 박판 모양의 구조물이 사용될 때, 제1층에 가장 가까운 박판 층은 단일 유리 또는 유리-세라믹 물질로 구성된 제2층을 위해 여기에서 논의된 특성들을 가져야 한다. 제1층에서 멀리 떨어진 층들 또한 그러한 특성들을 가지는 것이 바람직하나, 그것들이 제1 기판과 직접적으로 상호 작용하지않기 때문에 관대한(relaxed) 특성들을 가질 수 있다. 후자의 경우에, 제2층에 대해 특정화된 특성들이 더 이상 만족되지 않을 때 제2층은 끝난 것으로 간주된다.
이와 같은 취지로, 제1층 및 제2층 사이에 중간층들이 있을 수 있다. 예를 들면, 여기에 하기에 기술되는 결합 공정에서, 제1 기판 및 제2 기판 중 어느 쪽 또는 양쪽은 그들의 외부 표면의 전부 또는 부분에 걸쳐 표면 층들, 예를 들어 반도체 상의 산화물층을 포함할 수 있다. 현재에는, 상기 표면층들은 제1층 및 제2층 사이의 강한 결합의 형성을 방지할 조성 및/또는 두께를 가져서는 안된다. 특히, 약 100 ㎚보다 큰 두께를 갖는 반도체 기판상의 산화물층은 유리 또는 유리-세라믹 기판과의 결합이 약하거나 없도록 유도할 수 있다. 제1층 및 제2층 사이에 하나 이상의 중간층이 있으면, 그것들은 약 100 ㎚ 미만의 결합 두께를 가지는 것이 바람직하다. 어떠한 중간층의 결합 간격은 약 50 ㎚ 미만이 더욱 바람직하고, 더 더욱 바람직하게는 약 30 ㎚이다.
어떠한 특별한 이론의 작동에 의해 한정되는 것은 아니지만, 더 큰 두께를 갖는 산화물층은 전류 흐름에 대해 높은 저항을 제공하고, 따라서 여기에 하기에 기술되는 방법에서 바람직한 강한 결합을 제공하리라 기대되는 제1 및 제2 기판 사이의 간섭면에서 전기분해-형태의 반응을 줄인다. 그에 따라서, 산화물 층이 제1 기판의 결합 표면에 존재할 때, 그것은 절연 층에 상반되는 패시베이션(passivation) 층으로써 주로 작용해야한다. 이처럼, 제2 기판의 결합 표면에 형성된 어떠한 산화층은 전류 흐름에 간섭하지 않아야하고, 따라서 바람직하게는 약 100 ㎚ 미만의 두께를 가질 것이다. 표면층들이 제1 및 제2 기판의 결합 표면에 존재할 때, 그것들은 절연체-상-반도체 구조물의 제1 및 제2 층 사이의 중간층이 된다.
본 발명에서 유리로서 사용되는 바람직한 유리 집합(family)은 알루미노실리케이트(aluminosilicate) 유리, 보로실리케이트(borosilicate) 유리, 알루미노보로실리케이트(aluminoborosilicate) 유리, 및 희토류 알루미노실리케이트 유리를 포함한다. 적당한 높은 변형점 유리 조성의 예는 하기 표 1에서 몰%로 주어진다. 당업계의 당업자들은 표준화된 방법을 사용하여 이것들 및 다른 적당한 유리 조성물을 제조할 수 있다. 예를 들면, 하기 나열된 유리들은 구성요소 산화물, 할로겐 (예를 들면, AlCl3), 인산염(예를 들면, Al(PO3)3 또는 AlPO4) 및/또는 탄산염(CaCO3) 파우더를 1 ㎏ 배치를 제조하기 위해 볼 밀에서 1시간동안 혼합함으로써 제조될 수 있다. 상기 혼합된 배치는 그다음 Pt 도가니 안에 적재되어 1650℃ 글로버 로(globar furnace)에서 밤새 융해되고, 그 시간 이후 용융 유리는 강철 플레이트 위에 부어지고 스트레스를 완화시키기 위해서 850℃ 내지 950℃에서 어닐될 수 있다. 이러한 유리들의 특성은 조성을 변형시킴으로써 당업자들에 의해 맞춰질 수 있다. 예를 들면, 변형점은 RE2O3의 동일성(identity)을 변형시킴으로써 뿐 아니라, SiO2 함유량 및 RE2O3(RE=희토류이고 Sc, Y, La, Ce, Pr, Nd, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, Lu를 포함한다)에 대한 Al2O3의 비율을 증감시킴으로써 증가될 수 있다. 예를 들면, La2O3를 Y2O3로 대체하는 것은 변형점을 증가시키고 CTE를 감소시킨다. 하기 기술된 결합 방법에서 사용하기에 더욱 적당한 유리를 얻기 위하여, 당업자들은 하기 나열된 알칼리 및 알칼리-토류 이온-없는 조성에 적은 양(예를 들어, 최대 몇%)의 알칼리 또는 알칼리-토류 이온을 부가할 수 있다.
실시예 SiO2 Al2O3 Al2Cl6 CaO La2O3 Y2O3 TiO2 P2O5 변형점
(℃)		 어닐 온도
(℃)
1A 78 15.4 0 0 2.6 0 0 4 837 894
1B 79.62 7.47 0.12 12.80 0 0 0 0 783 835
1C 81.23 8.34 0.12 9.82 0.20 0.29 0 0 808 863
1D 82.92 9.26 0.12 6.71 0.41 0.58 0 0 826 883
1E 84.70 10.22 0.13 3.44 0.62 0.90 0 0 840 900
1F 86.57 11.22 0.13 0 0.85 1.23 0 0 908 982
1G 86.24 11.18 0.13 0 0 2.45 0 0 914 994
1H 86.89 11.27 0.13 0 1.71 0 0 0 896 966
1I 89.98 7.44 0.12 0 0.81 0 1.65 0 887 964
1J 89.70 7.41 0.12 0 0.71 0 2.06 0 890 965
1K 76 12.1 0.5 11.4 0 0 0 0 812 867
1L 75.75 13.2 0.5 8.55 1 1 0 0 804 858
1M 75.5 14.3 0.5 5.7 2 2 0 0 808 859
1N 75.25 15.4 0.5 2.85 3 3 0 0 819 867
1O 75 16.5 0.5 0 4 4 0 0 831 876
1P 75 16.5 0.5 0 8 0 0 0 812 860
1Q 82 11.5 0.5 0 4 0 2 0 867 929
1R 82 11.5 0.5 0 3.5 0 2.5 0 876 943
1S 80 10.5 0.5 9 0 0 0 0 818 875
1T 80 12.5 0.5 4.5 1.25 1.25 0 0 820 870
1U 80 13.5 0.5 2.25 1.875 1.875 0 0 830 881
1V 80 14.5 0.5 0 2.5 2.5 0 0 854 905
1W 81 10.75 0.5 6.75 0.5 0.5 0 0 814 869
1X 82 11 0.5 4.5 1 1 0 0 820 876
1Y 83 11.25 0.5 2.25 1.5 1.5 0 0 843 901
1X 84 11.5 0.5 0 2 2 0 0 893 959
본 발명의 절연체-상-반도체 구조물에서 제2 층으로서 사용되기에 적당한 다른 형태의 유리는 알루미늄 인 실리케이트 유리(aluminum phosphorus silicate glass)이다. 넓게 말하자면, 상기 알루미늄 인 실리케이트 유리는 산화물 기준으로 유리 배치로부터 산출된 대로 몰%로 표현된 하기의 범위 내에 떨어지는 조성을 갖는다.
SiO2 55-80%
Al2O3 12-30%
P2O5 2-15%
RO 0-15%
바람직한 특성을 부여하기 위하여 임의의 수의 융제(flux)(개질 산화물)이 배치에 부가될 수 있다. 이러한 융제가 전형적으로 고유의 유리 변형점을 낮추는 반면, 그것들은 종종 다음과 같은 목적: CTE를 올리고, 액체상 온도를 낮추고, 특정한 파장에서 압축, 흡수를 위한 바람직한 변형점을 얻고, 융해를 쉽게 하고, 밀도를 변형시키거나 내구성을 변경의 일부 또는 모두에 필요하다. 특정 산화물이 유리의 물리적 및 화학적 특성을 가지는 효과는 일반적으로 알려져 있다. 융제는 최대 15% 또는 용해도에 의하여 제한되는 바에 따른 양으로 부가될 수 있다. 개질 산화물은 알칼리 금속, 알칼리성 토류 금속, 란탄계 시리즈의 산화물뿐 아니라 전이 금속으로부터 선택될 수 있다. 특정한 예는 Y2O3, ZrO2, HfO2, MgO, CaO, SrO, BaO, As2O3, SnO2, Li2O, La2O3, GeO2, Ga2O3, Sb2O3, Na2O, K2O, Rb2O, Cs2O, BeO, Sc2O3, TiO2, Nb2O5, Ta2O5, ZnO, CdO, PbO, Bi2O3, Gd2O3, Lu2O3 및/또는 B2O3를 포함한다. 그러므로, 본 발명의 목적을 위하여, R은 Mg, Ca, Y, Sr, Zr, Hf, As, Sn, Li, La, Ge, Ga, Sb 또는 상기 적절한 개질제(modifier)의 정의에 해당하는 어떤 다른 원소일 것이다.
이러한 유리들은 하기의 특징적인 특성들을 가진다:
변형점 >800℃
CTE >8×10-7/℃
융해 <1650℃
밀도 >2.2 g/㎠
바람직한 구현예는 산화물에 기초하여 유리 배치로부터 몰%로 계산된 바와 같이, 상기 정의된 범위 내에서 조성을 가진다:
SiO2 60-70%
Al2O3 15-25%
P2O5 3-12%
ROx <7%
약간의 유용한 알루미늄 인 실리케이트 유리들의 예는 하기에 산화물 기준으로 계산된 몰%로 표현된 표 2의 실시예 2A-R로서 보여진다. 당업자들은 본 발명에서의 사용을 위해 알루미늄 인 실리케이트 유리를 제공하는 통상적인 융해 및 형성 공정을 사용할 수 있고, 하기에 기술된 결합 방법들에서 사용되기에 더욱 적당한 유리들을 얻기 위하여 하기 열거된 알칼리 및 알칼리-토류 이온-없는 조성에 소량의(예를 들어, 최대 몇%) 알칼리 또는 알칼리-토류 이온들을 부가할 수 있다. 예를 들면, 알루미늄 인 실리케이트 유리들은 원료 물질로서 실리카, 알루미나, 알루미늄 메타인산염(또는 오르쏘인산염)의 혼합물 및 적절한 산화물 또는 탄산염으로서 어떠한 개질제를 사용하여 1650℃에서 Pt 도가니에서 융해될 수 있다. 유리들은 전형적으로 담금질(quenching) 전에 약 900℃에서 어닐된다. 알루미늄 인 실리케이트 유리들은 여기에 참고문헌으로서 통합되는 "높은 변형점 유리" 제목의 미국 예비 특허 출원 일련 번호 60/533,765호에서 더욱 상세하게 기술된다.
실시예 Al2O3 P2O5 SiO2 BaO Y2O3 La2O3 MgO ZrO2 Na2O 변형점
(℃)
2A 23 7 70 0 0 0 0 0 0 864
2B 22 9 69 0 0 0 0 0 0 875
2C 23 8 69 0 0 0 0 0 0 860
2D 21.9 7.6 65.5 5 0 0 0 0 0 824
2E 21.3 7.4 63.8 7.5 0 0 0 0 0 812
2F 22.4 7.8 67.3 0 2.5 0 0 0 0 856
2G 21.9 7.6 65.5 0 5 0 0 0 0 841
2H 21.3 7.4 63.8 0 7.5 0 0 0 0 834
2I 21.9 7.6 65.5 0 2.5 0 0 2.5 0 846
2J 21.9 7.6 65.5 0 3.7 0 0 1.3 0 836
2K 22.4 7.8 67.3 0 0 2.5 0 0 0 840
2L 21.9 7.6 65.6 0 0 5 0 0 0 824
2M 21.9 7.6 65.6 0 0 2.5 0 2.5 0 829
2N 21.8 7.92 64.4 0 0 0 0 4.95 0.99 819
2O 22 7 71 0 0 0 0 0 0 865
2P 20 7 68 0 0 0 0 5 0 865
2Q 21 4 70 0 0 0 0 5 0 892
2R 18 7 70 0 0 0 2.5 2.5 0 865
본 발명의 절연체-상-반도체 구조물에서 제2층으로서 사용하기에 적당한 다른 알루미늄-실리케이트 유리는, 산화물에 기초하여 유리 배치로부터 계산된 바와 몰%로 표현된 하기의 범위 내에 속하는 조성을 나타내는 소정의 희토류, 바람직하게는 란타늄, 알루미늄 실리케이트 유리를 포함한다:
SiO2 60-88%
Al2O3 5-25%
RE2O3 2-15%
RO 0-15%
여기서, 희토류 산화물 RE2O3는 다음의 산화물 Sc, Y, La, Ce, Pr, Nd, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, Lu로부터 선택된다.
전술한 알루미늄 인 실리케이트 유리와 같이, 바람직한 특성을 부여하기 위하여 배치에 전술한 바와 같은 양으로, 어느 정도의 유출물(변형 산화물)이 부가될 수 있다. 이전과 같이, 변형 산화물은 알칼리 금속, 알칼리성 토류 금속, 및 전이 금속으로부터 선택될 수 있다; 최대 15중량% 포함될 수 있다. 특정한 예는 ZrO2, HfO2, MgO, CaO, SrO, BaO, As2O3, SnO2, Li2O, Na2O, GeO2, Ga2O3, Sb2O3, 및/또는 B2O3를 포함한다. 그러므로, 본 발명의 목적을 위해, R은 Mg, Ca, Sr, Zr, Hf, As, Sn, Li, Na, Ge ,Ga, Sb 또는 상기 적당한 개질제의 정의에 적합한 어떠한 다른 성분일 것이다.
이러한 유리들은 일반적으로 하기의 특징적인 특성들을 가진다:
변형점 >800℃
CTE 25-50×10-7/℃
융해 <1650℃
탄성 계수 >12×106 psi
액성 점도 >10,000 poise
바람직한 구현예는 산화물에 기초하여 유리 배치로부터 몰%로 계산된 바와 같이, 상기 정의된 범위 내에서 조성을 가진다:
SiO2 60-75%
Al2O3 15-20%
RE2O3 4-15%
RO <10%
약간의 유용한 란탄 알루미늄 실리케이트 유리들의 예는 하기에 산화물 기준으로 계산된 몰%로 표현된, 표 3의 실시예 3A-S로서 보여진다. 당업자들은 본 발명에서의 사용을 위해 희토류, 바람직하게는 란탄, 알루미늄 실리케이트 유리를 제공하는 통상적인 융해 및 형성 공정을 사용할 수 있고, 하기에 기술된 결합 방법들에서 사용되기에 더욱 적당한 유리들을 얻기 위하여 하기 열거된 알칼리 및 알칼리-토류 이온-없는 조성에, 조성 3R에서와 같은, 소량의(예를 들어, 최대 몇%) 알칼리 또는 알칼리-토류 이온들을 부가할 수 있다. 예를 들면, 전술한 알루미늄 인 실리케이트 유리들처럼, 희토류/란탄 알루미늄 실리케이트 유리는 원료 물질로서 실리카, 알루미나, 알루미늄 메타인산염(또는 오르쏘인산염)의 혼합물 및 적절한 산화물 또는 탄산염으로서 어떠한 개질제를 사용하여 1650℃에서 Pt 도가니에서 융해될 수 있다. 전형적으로 유리들은 실온으로 냉각 전에 약 900℃에서 어닐된다. 희토류/란탄 알루미늄 실리케이트 유리들은 여기에 참고문헌으로서 통합되는 "높은 변형점 유리" 제목의 미국 특허 출원 일련 번호 _XXXXX호에서 더욱 상세하게 기술된다.
실시예 Al2O3 La2O3 SiO2 BaO SrO CaO Y2O3 Na2O 변형점
(℃)
3A 17.74 12.24 69.98 0 0 0 805
3B 17.35 11.64 70.47 0.01 0.50 0 806
3C 16.97 11.02 70.96 0.01 1.00 0 805
3D 16.19 9.80 71.97 0.01 2.00 0 804
3E 15.42 8.58 72.94 0.02 3.00 0 804
3F 17.25 11.64 69.92 0.01 1.15 0 802
3G 18.00 11.00 70.00 0 3.0 0 810
3H 17.39 11.60 70.98 0 0 0 804
3I 18.29 12.19 69.48 0 0 0 804
3J 16.97 11.02 70.95 0 0.02 0 802
3K 16.99 11.00 70.97 0.50 0.01 0.5 802
3L 17.82 11.88 69.28 0.99 0 0 803
3M 17.64 11.76 68.60 0 0 0 802
3N 17.90 10.94 69.63 1.49 0 0 805
3O 17.81 9.89 69.26 2.97 0 0 806
3P 17.72 8.86 68.92 4.43 0 0 806
3Q 18.05 12.45 69.50 0 0 0 806
3R 14 3 80 0 0 0 3 0.5 840
3S 14 2.75 80 0 1 0 2.75 0 850
본 발명에서 사용되기에 적당한 유리-세라믹 물질은 스피넬, β-석영, 및 β-휘석의 결정에 기초한 것들을 포함하는 다수의 조성 집합에서 찾을 수 있다. 본 발명에서 사용되기에 적당한 유리-세라믹은 뮬라이트, 코디어라이트, β-유크립타이트(eucryptite) 등의 다른 결정상에 기초를 둘 수 있다. 상기 조성의 몇몇 예는 표 4에서 보여지고, 여기에 참고문헌으로서 통합된 미국 특허 제5,968,857호 및 제6,248,678호 각각에서 기술된다. 800℃를 초과하는 적당한 변형점을 갖는 다른 유리-세라믹 물질들(예를 들면, 리튬 알루미노실리케이트 β-석영 유리-세라믹 등의 β-유크립타이트 또는 β-석영에 기초한)이 또한 본 발명에서 사용될 수 있다. 필요한 높은 변형점을 갖는 유리-세라믹 물질은 당업자에게 친숙한 방법을 사용하여 제조될 수 있다. 대부분의 유리-세라믹스는 약간의 알칼리 또는 알칼리-토류 이온을 가지지만, 하기에 기술된 결합 방법에서 사용하기에 더욱 적당한 유리-세라믹 물질을 제공하기 위하여 어떠한 알려진 저-팽창 알칼리- 및 알칼리-토류-없는 유리-세라믹은 소량의 알칼리 또는 알칼리-토류 이온으로 변형될 수 있다.
조성
(중량%)		 실시예 4A 실시예 4B 실시예 4C 실시예 4D
SiO2 71.6 68.8 68.8 68.8
Al2O3 12.7 19.2 19.2 19.2
ZnO 4.4 1.0 1.0 1.0
MgO 2.1 1.8 1.8 1.8
BaO 1.2 0.8 0.8 0.8
Li2O 0 2.7 2.7 2.7
Na2O 0 0 0 0
K2O 0 0 0 0
TiO2 5.0 2.7 2.7 2.7
ZrO2 3.0 1.8 1.8 1.8
열처리 1000℃, 2h 920℃, 0.5h 1050℃, 0.5h 1100℃, 0.5h
결정상 스피넬 β-석영 β-석영+β-휘석 β-휘석
변형점
(℃)		 938 870 1001 1018
본 발명의 SOI구조물에서 사용하기에 바람직한 유리 세라믹은 산화물 기준으로 중량%로 산출된 다음의 조성 내에서 투명한 유리-세라믹 물질의 집합을 포함한다: 45-75% SiO2, 10-28% Al2O3, 3-13% ZnO, 0-8% MgO, 0-10% TiO2, 0-10% ZrO, 0-15% Cs2O, 0-5% BaO, 약 6% 이상 조합된 ZnO+MgO, 및 약 4% 이상 조합된 TiO2+ZrO2.
바람직한 유리-세라믹 물질은 우세한 결정상으로서 스피넬을 함유한다. 우세한 결정상이라는 것은 상기 결정상이 전체 결정상%의 적어도 약 75부피%, 더욱 바람직하게는 적어도 85%, 및 가장 바람직하게는 적어도 95%인 것을 의미한다. 본 발명의 유리-세라믹스는 유리질의(glassy) 메트릭스 내에 분산된 적어도 약 20중량% 결정상이다.
바람직하게는, 이러한 유리 세라믹은 25-300℃의 온도 범위에 걸쳐, 실리콘에 적합한 가까운 열팽창을 제공하는 약 22-42×10-7/℃, 더욱 바람직하게는 약 30-42×10-7/℃, 및 가장 바람직하게는 약 35-40×10-7/℃의 열팽창 계수를 나타낸다. 투명하다는 것은, 본 발명의 1.1 ㎜ 두께의 유리-세라믹 시트가 스펙트럼의 가시광선 영역(400 ㎚ 내지 700 ㎚)에 걸쳐 85%를 초과하는 투과율을 나타내는 것을 의미한다. 바람직하게는, 어떤 분야에 있어서, 이러한 시트들은 근자외선에서 약간의 투과율, 예를 들어 350-400 ㎚ 영역에 걸쳐 50%를 초과하는 투과율을 나타내는 것이 또한 바람직하다.
우세한 결정상으로서 스피넬을 함유하는 투명한 유리-세라믹 물질은 여기에 참고문헌으로서 통합된 "고온 입체 안정성을 가진 투명한 유리-세라믹스 제조방법" 제목의 미국 특허 제6,197,429호에서 더욱 상세하게 기술된다.
조성
(중량%)		 실시예 5A 실시예 5B 실시예 5C 실시예 5D 실시예 5E 실시예 5F 실시예 5G
SiO2 59.4 59.8 59.9 58.3 57.0 47.0 68.7
Al2O3 19.1 19.1 19.1 20.2 18.0 21.8 14.1
ZnO 9.0 9.0 9.0 8.4 14.0 14.0 5.2
MgO 2.5 2.5 2.5 4.2 0 0 2.6
BaO 0 0 0 0 0 2.1 1.4
Cs2O 0 0 0 0 4.0 0 0
Na2O 0.8 1.6 0 0 0 0 0
K2O 1.2 0 2.4 0 0 0 0
TiO2 5.0 5.0 5.0 5.0 0 5.2 5.0
ZrO2 3.0 3.0 3.0 3.0 7.0 0 3.0
As2O5 0.5 0.5 0.5 0.5 0.5 0.5 0.5
결정상 스피넬 스피넬 스피넬 스피넬 스피넬 스피넬 스피넬
변형점
(℃)		 829 824 850 945 928 935 902
당업자들에게 이해될 바와 같이, 유리 또는 유리 세라믹과 이에 부착된 반도체 층 사이의 결합의 세기가 절연체-상-반도체 구조물의 주요 특성이다. 높은 결합 세기 및 내구성은, 상기 절연체-상-반도체 구조물이 구조물 내의 또는 위의 박막 트랜지스터 및 다른 디바이스의 제조와 관련된 공정을 견딜 수 있다는 것을 확신하는데 매우 중요하다. 제1층 및 제2층 사이의 결합 세기는 바람직하게는 적어도 8 J/㎡이다. 더욱 바람직하게는, 제1층 및 제2층 사이의 결합 세기는 적어도 10 J/㎡이다. 본 발명의 어떤 특별히 바람직한 구현예에서, 제1층 및 제2층 상이의 결합 세기는 적어도 15 J/㎡이다. Berkovich 다이아몬드 인덴터(indenter)를 갖춘 나노 인덴터 Ⅱ(MTS Systems Corporation, Eden Prairie, MN)을 사용하여 수행될 수 있는 압입(indentation) 측정법을 사용하여 결합 에너지가 결정될 수 있다. 당업자들이 이해하는 바와 같이, 압입 측정을 수행하는데 다른 장비가 사용될 수 있다. 압입은 적재의 범위를 포함하도록 제조되고, 상기 압입을 즉시 둘러싸는 영역은 박리(delamination)의 증거로서 시험된다. 결합 에너지의 산출은 D.B.Marshall 및A.G.Evans,"Measurement of Adherence of Residually Stresssed Films by Indentation. I. Mechanics of Interface Delamination", J. Appl. Phys, 56[10] 2632-2638(1984)에 따라 제조되고, 이의 관계된 부분은 참고문헌으로서 여기에 통합된다. 또한 결합 에너지 측정의 세부사항은 미국 특허 출원 일련 번호 10/779,582호에서 찾아볼 수 있다.
본 발명의 다른 구현예는 도 2에서 개략적인 단면으로 나타낸다. 도 1의 구현예에서 전술한 바와 같이 실질적으로, 절연체-상-반도체 구조물(40)는 제1층(42) 및 제2층(44)을 포함한다. 상기 제2층(44)은 거리 D2에 의해 분리된 제1면(46), 및 제2면(48)을 가지며, 제1면(46)은 실질적으로 제2면에 평행하고, 제2면(48)보다 제1층(42)에 더 가깝다. 상기 면들은 그들 사이에 약간의 각(예를 들어, 최대 몇 도 정도)이 있을 수 있다는 사실을 설명하기 위해 "실질적으로 평행한"으로 묘사된다. 어구 "실질적으로 평행한"은 또한 하나 이상의 면들이 완전히 평평하지 않을 가능성을 포함한다. 제2층(44)은 제2층(44) 내에 있는, 제1면(46)에 실질적으로 평행한 기준면(50)을 포함하며, 이는 거리 D2/2에 의해 제1면(46)으로부터 분리된다. 상기 제2층(44)은 하나 이상의 형태의 양이온을 포함하는데, 양이온의 각각의 형태는 상기 기준면(50)에서 기준 농도 Ci/Ref를 갖는다. 상기 제2층은 또한 제1면에서 시작하여 기준면 쪽으로 연장되는, 적어도 한가지 형태의 양이온은 기준 농도 Ci/Ref에 비해 고갈된 양이온 고갈 영역(52)을 포함한다. 상기 고갈된 이온은 이동성 양이온, 예를 들어, 알칼리 이온 또는 알칼리-토류 이온이 될 수 있다. 상기 양이온 고갈 영역은 여기에서 하기에 기술된 방법 및 단계 (C)동안 양이온의 움직임에 의한 미국 특허 출원 일련 번호 10/779,582호에서 형성될 수 있다.
도 3의 개략적인 단면으로 나타낸 본 발명의 다른 구현예에 따르면, 절연체-상-반도체 구조물(60)의 양이온 고갈 영역(52)은 (도 2에 관하여 기술된 바와 같이 실질적으로) 원부 모서리(62)를 가진다. 상기 제2층(44)은 또한 상기 원부 모서리(62)의 근처에 축적 영역(54)을 더욱 포함한다. 상기 축적 영역(54)에서, 적어도 하나의 형태의 양이온의 농도는 그 이온에 대한 Ci/Ref에 비해 증가된다. 예를 들어, 증가된 이온은 알칼리 이온 또는 알칼리-토류 이온 등의 이동성 이온일 수 있고, 양이온 고갈 영역(52)의 고갈된 이온과 동일한 것이 바람직하다. 상기 축적 영역은 하기 기술된 방법 및 단계 (C)동안 양이온의 움직임에 의한 미국 특허 출원 일련 번호 10/779,582호에서 형성될 수 있다.
본 발명의 다른 구현예는 도 4에서 횡단면 개략도로 나타낸다. 절연 기판상 반도체 구조물(80)은 실질적으로 전술된 제1층(82) 및 제2층(84)을 포함한다. 절연체-상-반도체 구조물(80)는 반도체 물질(90); 증가된 산소 함유량을 가진 반도체 물질(92); 적어도 한가지 형태의 양이온에 있어서 감소된 양이온 농도를 가진 유리 또는 유리-세라믹(94); 적어도 한가지 형태의 양이온에 있어서 증가된 양이온을 가진 유리 또는 유리-세라믹 물질(96); 및 유리 또는 유리 세라믹(98)을 순서대로 포함한다. 상기 구조물은 하기 기술된 방법 및 미국 특허 출원 일련 번호 10/779,582호에 기술된 방법을 사용하여 제조될 수 있다.
본 발명의 어느 바람직한 구현예에서, 제2층의 유리 또는 유리-세라믹은 비교적 낮은 농도의 알칼리 이온을 가진다. 바람직하게는, 유리 또는 유리-세라믹에 있는 리튬, 나트륨 및 칼륨 이온 농도의 합은 산화물 기준으로 약 2중량% 미만이다. 더욱 바람직하게는, 유리 또는 유리-세라믹에 있는 리튬, 나트륨 및 칼륨 이온 농도의 합은 산화물에 기초하여 약 1중량% 미만이다. 본 발명에 따른 어느 특히 바람직한 구현예에서, 유리 또는 유리-세라믹에서 리튬, 나트륨 및 칼륨 농도의 합은 산화물에 기초하여 약 0.1중량% 미만이다.
여기서 하기 및 미국 특허 출원 일련 번호 10/779,582호에서 기술된 방법은 당업자들이 큰 크기의 변형된 절연체-상-반도체 구조물을 제조하도록 한다. 예를 들면, 본 발명의 하나의 구현예에 따르면, 여기 기술된 절연체-상-반도체 구조물은 10㎝ 정도(no less than)의 최대 크기를 가진다.
본 발명의 절연체-상-반도체 구조물은 사실상 어떠한 바람직한 층 두께로 제조될 수 있다. 예를 들면, 제1층은 바람직하게 약 10㎛ 미만의 두께를 가진다. 더욱 바람직하게는, 제1층은 약 1㎛ 미만의 두께를 가진다. 본 발명의 어느 바람직한 구현예에서, 제1층은 약 10 ㎚ 내지 500 ㎚ 사이의 두께를 가진다. 제2층은 약 0.1 ㎜ 내지 약 10 ㎜의 두께를 가지는 것이 바람직하다. 더욱 바람직하게는, 제2층은 약 0.5 ㎜ 내지 약 1 ㎜의 두께를 가진다. 절연체-상-반도체 구조물의 몇몇 적용에 있어서, 예를 들면 실리콘/SiO2/실리콘 배열을 갖는 표준화된 절연체-상-반도체 구조물은 고 진동에서 조절될 때 일어나는 와류 전기용량의 효과(parasitic capacitive effects)를 피하기 위해서 1 ㎛ 이상의 두께를 갖는 절연 층이 바람직하다. 과거에 상기 두께는 달성하기 어려웠었다. 본 발명의 하나의 구현예에 따르면, 1 ㎛보다 더 두꺼운 절연층을 갖는 절연체-상-반도체 구조물은 두께가 1 ㎛ 정도인 제2층을 단순히 사용하여 용이하게 달성된다. 제2 기판의 두께에 대한 바람직한 더 낮은 한계는 따라서 1㎛이다.
보편적으로(In general terms), 제2층은 SOI 구조물에서 수행된 연속적인 공정뿐 아니라, 본 발명의 공정 단계들을 통해 제1층을 지지하기에 충분히 두꺼운 것이 필요하다. 제2 기판의 두께에 대한 이론적인 상한선은 없지만, 지지 기능을 위해 요구되는 것 이상 또는 최종의(ultimate) SOI 구조물에 있어서 바람직한 두께는 동일하게 적용된 전압 차이 때문에 본 발명에 따른 방법의 단계 (C) 동안 제2 기판의 두께가 클수록 기판 내의 자기장 세기는 더 낮아지기 때문에 일반적으로 바람직하지 않다.
도 5 내지 8에서 횡단면 개략도로 나타낸 본 발명의 다른 구현예는 절연체-상-반도체 구조물, 특히 SOG 구조물을 생산하기 위한 방법에 관한 것이다. 도 5에서 도해된 상기 방법의 단계 (A)에서, 제1 및 제2 기판들(110, 120)이 제공되며, 여기서:
(1) 제1 기판(110)은 제2 기판에 결합을 위한 제1 외부 표면(111)(제1 결합 표면), 상기 제1 기판에 힘을 적용하기 위한 제2 외부 표면(112)(제1 힘-적용 면), 및 제1 부분(114) 및 제2 부분(115) 안으로 제1 기판을 분리하기 위한 중간 영역(113)을 포함하며(이하 중간 영역(113)은 예를 들어, 수소 이온 주입 영역이 될 수 있는 "분리 영역"으로서 언급된다), 여기서:
(a) 제1 결합 표면(111), 제1 힘-적용 표면(112), 및 분리 영역(113)은 실질적으로 서로에게 평행하고;
(b) 제2 부분(115)은 상기 분리 영역(113) 및 상기 제1 결합 표면(111) 사이이며; 그리고
(c) 제1 기판(110)은 실질적으로 단결정 반도체 물질을 포함하는 것을 특징으로 한다; 그리고
(2) 제2 기판(120)은 두 개의 외부 표면(121, 122), 제1 기판에 결합을 위한 하나(제2 결합 표면) 및 상기 제2 기판에 힘을 적용하기 위한 다른 하나(제2 힘-적용 표면)을 포함하며, 여기서:
(a) 제2 결합 표면(121) 및 제2 힘-적용 면(122)은 실질적으로 서로 평행하고 거리 D2에 의해 서로 분리되고, 그리고
(b) 제2 기판(120)은 유리 또는 유리-세라믹을 포함하는 것을 특징으로 한다.
도 6에서 나타낸 방법의 단계 (B)에서, 제1 및 제2 결합 표면(111, 121)은 접촉된다(일단 접촉되면, 제1 및 제2 결합 표면은 제1 및 제2 기판 사이에 "간섭면"으로서 여기에 언급된 것을 형성한다).
도 7에서 나타낸 방법의 단계 (C)에서, 제1 및 제2 기판들이 제1 및 제2 결합 표면들에서 서로 결합되기에 충분한 기간의 시간 동안, 하기의 단계들은 실질적으로 동시에 수행된다:
(1) 제1 및 제2 힘-적용 면(112, 122)에 힘을 적용하여 제1 및 제2 결합 표면(111, 121)을 함께 누르는 단계;
(2) 상기 제1 및 제2 힘-적용 표면(112, 122)에서 각각 제1 및 제2 전압 V1 및 V2에 의해 특징을 갖는 전기장에 제1 및 제2 기판들(110, 120)을 적용하는 단계, 여기서 상기 전기장이 제1 기판(110)에서 제2 기판(120)으로 행하도록 상기 전압은 V1이 V2보다 더 높은 표면에서 일정함; 및
(3) 상기 제1 및 제2 기판(110, 120)을 가열하는 단계, 여기서 상기 가열단계는 제1 및 제2 힘-적용 표면(112, 122)에서 각각 제1 및 제2 온도 T1 및 T2에 의해 특징으로 하며, 상기 온도는 그러한 표면들에서 일정하고, 보통의 온도로 냉각되어 제1 및 제2 기판(110, 120)이 차별화된 수축을 겪음으로써 분리 영역(113)에서 제1 기판(110)을 약화시키도록 선택됨.
도 8에 나타낸 방법의 단계 (D)에서, 결합된 제1 및 제2 기판들(110, 120)은 보통의 온도(예를 들어, 실온 등 보통의 온도)로 냉각되고; 그리고 제1층(142)(제1 기판(110)으로부터 발생) 및 제2층(144)(제2 기판으로부터 발생)을 갖는 절연체-상-반도체 구조물(140)을 형성함으로써, 제1 및 제2 부분(114, 115)은 분리 영역(113a-b)에서 분리된다.
본 발명의 구현예에 따르면, 유리 또는 유리-세라믹은 바람직하게 하기의 특성들 중 하나 또는 둘 다를 갖는다.:
(i) 유리 또는 유리-세라믹스는 1,000℃ 미만의 변형점을 가지며, 단계 (C)동안 제2 결합 표면(121)으로부터 제2 힘-적용 표면(122)을 향하는 방향으로 제2 기판(120) 내에서 이동하는 양이온들(예를 들면, 알칼리 또는 알칼리-토류 이온)을 포함하며; 및/또는
(ii) 유리 또는 유리-세라믹은 (a) 비-브리징(non-bridging) 산소 및 (b) 단계 (C)동안 제2 결합 표면(121)으로부터 제2 힘-적용 표면(122)을 향하는 방향으로 제2 기판 표면(120) 내에서 이동하는 양이온(예를 들어, 알칼리 또는 알칼리-토류 이온)을 포함한다.
당업계에서 알려진 바와 같이, 유리 또는 유리-세라믹의 유리 상에서 비-브리징 산소는 상기 유리의 성분들을 비-네트워크 형성함으로써 유리에 기여되는 산소들이다. 예를 들면, 다수의 유리에서, 비-브리징 산소는 유리 조성에서 알칼리-토류 산화물(예를 들어, MgO, CaO, SrO, 및/또는 BaO)의 통합을 통해 유리의 일부인 산소들을 포함한다.
작동의 어떠한 특정 이론에 의해 한정되지는 않지만, 전기분해-형태 반응이 단계 (C) 동안 일어난다고 믿어진다. 특히, 반도체 기판(제1 기판)은 전기분해-형태 반응을 위한 양성 전극으로서 제공되며, 반응성 산소가 제1 및 제2 기판들 사이의 간섭면의 영역으로 생산되는 것으로 믿어진다. 상기 산소는 산화된 반도체의 혼성(hybrid) 영역(116)(예를 들어, 실리콘-계 반도체를 위한 실리콘 산화물 영역)을 형성하는 반도체 물질(예를 들어, 실리콘)과 반응하는 것으로 믿어진다. 상기 혼성 영역은 간섭면에서 시작되어 상기 제1 기판으로 연장된다. 제2 기판의 유리 또는 유리-세라믹에 비-브리징 산소의 존재는 제1 기판의 반도체 물질과 반응하는 산소의 발생에 역할을 하는 것으로 믿어진다.
이러한 반응성 산소의 발생 및 이의 반도체 물질과의 조합은, 본 발명이 제1 기판의 반도체 물질과 제2 기판의 유리 또는 유리-세라믹 사이에서 달성한 강한 결합의 근원(source)이다, 즉, 제1 및 제2 기판 사이의 결합의 적어도 일부분(및 어쩌면 전부)은 제2 기판으로부터 유래한 반응성 산소와의 반도체 물질의 반응을 통해서이다. 확연하게, 종래 기술과 달리 상기 강한 결합은 고온 처리, 즉 1,000℃ 이상의 온도에서의 처리에 대한 필요없이 달성된다.
고온 공정을 피하는 이러한 능력은 제2 기판으로 하여금 저가에 대량으로 제조될 수 있는 물질이 되게 한다. 즉, 고온 공정을 없앰으로써, 본 발명은 실리콘, 석영, 다이아몬드, 사파이어 등의 고가의 고온 물질로 구성된 지지 기판에 대한 필요를 없앤다.
결합을 촉진하기 위해서, 상기 유리 또는 유리-세라믹은 적어도 어느 정도까지 전기를 전도할 수 있어야 한다. 유리 및 유리-세라믹스의 전도성(conductivity)은 그들의 온도에 의존하고 따라서 반도체 물질 및 유리 또는 유리-세라믹 사이의 강한 결합을 달성하는데 있어서, 1) 유리 또는 유리-세라믹의 전도성, 2) 단계 (C)에서 사용된 온도(T1 및 T2), 3) 단계 (C) 동안 제1 및 제2 기판에 적용된 전기장의 세기, 및 4) 단계 (C)가 수행되는데 소요시간: 중에서 균형(balance)이 있다.
일반적인 지침에 따라, 유리 또는 유리-세라믹은 바람직하게는 250℃에서 1016 Ω-㎝ 이하인 저항력 ρ(즉, 250℃에서 10-16 Simens/㎝ 이상의 전도성)을 가진다. 더욱 바람직하게는, 250℃에서 ρ는 1013 Ω-㎝ 이하, 가장 바람직하게는, 1011.5 Ω-㎝ 이하이다. 석영이 250℃에서 1011.8 Ω-㎝의 필요한 저항력을 갖지만, 그것은 단계 (C)동안에 이동할 수 있는 양이온을 약화시키고, 따라서 전술한 방법에 따라 절연체-상-반도체 구조물을 생성하는데 있어서, 그것은 석영이 제2 기판으로서 사용되기에 부적절하게 한다.
어느 제1 기판/제2 기판 조합을 위해, 수소 농도를 감소시키기 위한 제1 기판(110)의 결합 표면(111)의 전처리는 제2 기판(120)에 제1 기판의 제2 부분(115)의 결합을 달성하는데 있어서 이롭다는 것을 알았다. 특히, 수소 농도의 그러한 감소는 수소 이온으로 주입된 실리콘 웨이퍼로부터 알칼리-토류 이온을 함유하는 유리 기판으로 실리콘 막을 이동시킬 때 특히 중요하다는 것은 알았다. 수소 농도의 감소는 또한, 예를 들어 850℃ 내지 900℃ 범위에서 높은 변형점을 갖는 유리 및 유리 세라믹스에 이로울 것이라고 믿어지며, 무선으로 RF 분야 및 다른 전자 분야에 있어서 요구될 것이라 기대된다.
특히, 수소 이온 주입 후 주입된 실리콘 웨이퍼의 표면은 높은 수소 농도, 예를 들어, 높은 수소 이온 농도를 가진다는 것을 알았다. Si 표면에서 수소 제거는 결합 공정을 저해하고 따라서 전술한 형태의 유리 웨이퍼로의 효과적인 Si 층 이동을 얻기 위해 온화한(gentle) 산화 처리를 사용함으로써 주입된 Si 웨이퍼 표면상의 수소 농도를 감소시키는 것이 바람직하다는 것을 알았다. 수소 농도의 감소는 주입된 실리콘 웨이퍼를 더욱 친수성으로 만드는 결과를 초래하고, 전압 및 열의 적용 동안 결합이 발생하도록 한다. 상기 공정동안 형성된 강한 결합은 본래(mother) 웨이퍼로부터 Si 막이 일정하게 분리되도록 한다.
정량적으로, 수소 감소 처리 없이, 단지 약 10%의 유리 웨이퍼가 Si 필름으로 덮이고, 심지어 덮인 면적에서 Si 필름은 비-일정하게 되는 경향이 있음을 알았다. 하지만, Si의 표면에서 수소 농도가 산화 처리에 의해 감소될 때, 일정한 Si 막은 그것의 전체 표면에 걸쳐 유리 웨이퍼에 부착된다.
주입된 웨이퍼의 표면상에서 수소 농도를 감소시키는데 다양한 접근이 이용될 수 있다. 바람직한 접근은 표면의 온화한 산화 처리, 예를 들어 산소 플라즈마로 웨이퍼 처리, 과산화수소, 과산화수소 및 암모니아, 과산화수소 및 산에 따른 과산화수소 및 암모니아 처리, 또는 이러한 공정들의 조합을 포함한다. 산소 플라즈마 처리는 특히 상업적인 면에서 바람직한 접근이다. 어느 특정한 작동 이론에 의해 한정되지는 않지만, 이러한 처리 동안 수소 제거된 표면 기들은 하이드록실 기로 산화되고, 차례로 실리콘 웨이퍼의 표면을 친수성으로 만드는 것으로 믿어진다. 상기 처리는 산소 플라즈마의 경우 실온에서, 그리고 암모니아 + 과산화물 또는 암모니아 + 과산화물과 산 + 과산화물 처리의 경우 25-100℃ 온도에서 수행되는 것이 바람직하다.
전술한 토론은 웨이퍼에 관한 것이지만, 수소 농도의 감소는 실리콘 이외의 반도체 물질로 구성된 수소-주입된 반도체 웨이퍼에 있어서 장점이 될 것이라고 믿는다.
도 6을 보면, 이 도면은 제1 및 제2 기판(110 및 120)이 이들의 결합 면(11 및 121)에서 접촉되는 본 발명의 공정 중 단계 (B)를 설명한다. 본 발명의 바람직한 구현예에서, 제1 및 제2 기판들은 단계 (B) 이전에 가열되는데, 예를 들어 힘-적용 표면(112 및 122)이 각각 T1 및 T2 되도록 가열된다. 이러한 방식으로, 단계 (C)의 결합 공정 동안 제1 및 제2 기판 사이의 차별화된 팽창을 피할 수 있다. 대안으로는, 제1 및 제2 기판들은 단계 (B) 이전에 미리-가열되지 않으나, 결합 표면(111 및 121)이 접촉된 후, 그리고 단계 (C)의 시작 전 및/또는 실질적인 결합이 발생하기 전에 단계 (C)의 초기(initial) 부분 중에 가열된다. 미리-가열하는 것이 수행되면, 상기 결합 표면들은 제1 및 제2 기판들의 바람직한 온도가 도달되자마자 제거되는 공간들(spacers)에 의해 분리될 수 있다.
도 7의 140에서 개략적으로 나타낸 공정 챔버는 다양한 배열을 가질 수 있다. 실험적인 목적으로, 독일 Munich사의 SUSS MICROTEC에 의해 팔린 유형의 접합제(bonder)가 공정 챔버로서 사용될 수 있다. 일반적으로 복합적인 제1 기판/제2 기판 어셈블리를 동시에 가공할 수 있는 장비가 바람직하지만, 동일한 장비가 상업적인 용도로 사용될 수 있다.
본 발명은 낮거나 알맞은(moderate) 온도, 압력, 전기장 세기, 및 진공 정도를 사용하기 때문에, 가공 챔버가 충족할 필요가 있는 조건들이 요구되지 않는 것이 본 발명의 다른 중요한 장점이다, 즉, 본 발명은 비교적 저렴하고 널리 이용되거나 또는 통상적인 방법으로 용이하게 제조된 장비로 수행될 수 있다.
도 7은 공정의 중심 단계, 즉, 제1 및 제2 기판들을 서로 결합시키는 단계 (C)를 나타낸다. 단계 (C)는 제1 및 제2 기판들이 제1 및 제2 결합 표면에서 서로 결합되기에 충분한 시간 동안 수행된다. 예를 들면, 단계 (C)는 45 내지 90 분의 기간동안 수행될 수 있다. 물론, 더 짧은 기간의 시간이 일반적으로 바람직하며(예를 들면, 30분 미만의 시간), 상업적인 면에 있어서 단계 (C)를 수행하는데 필요한 시간은 기판 물질, 공정 온도, 및 적용된 전압의 최적화를 통해 5-15분 이하의 기간으로 줄여질 수 있다.
단계 (C)는 알맞은 진공 조건 하에서 수행되는 것이 바람직하다, 즉 챔버(40)는 단계 (C)가 수행되는 동안 비워진다. 바람직하게는, 챔버 내의 압력은 1 밀리바(milibar) 이하이고, 가장 바람직하게는 10-3 밀리바 이하이다. 대안적으로, 단계 (C)는 아르곤, 헬륨 등의 비활성 분위기에서 수행될 수 있다.
제1 및 제2 기판의 어떠한 특정 세트(set)에 있어서, 당업계의 당업자들은 본 기재로부터 단계 (C)를 위한 시간, 온도, 및 전기장 세기의 적절한 조합을 결정할 수 있음은 자명한 것이다. 특히, 상기 당업자들은 절연체-상-반도체 구조물이 다른 공정 및/또는 사용 동안 노출될 여러 가지 힘 및 환경적인 조건들을 견디기에 충분히 강한, 반도체와 유리 또는 유리-세라믹 사이의 결합을 생성하는 이러한 변수들의 조합을 선택할 수 있을 것이다.
상기 전압들 V1 및 V2는 바람직하게는 하기 관계를 충족시킨다: 100 V/㎝≤(V1-V2)/D≤40kV/㎝, 여기서 D는 제1 기판 및 제2 기판의 두께의 합이다.
결합에서의 전술한 역할 이외에도, 단계 (C)에 적용된 전기장은 또한 제2 기판의 결합 표면(제2 결합 표면)으로부터 이의 힘-적용 표면(제2 힘-적용 표면)을 향한 방향으로 제2 기판 내에서 양이온(양이온)을 움직인다. 그러한 움직임은, 바람직하게는 제1 및 제2 기판 사이의 간섭면에서 시작하여 제2 기판 안으로 연장하는 양이온 고갈 영역(123)을 형성한다, 즉, 상기 양이온 고갈 영역은 제2 결합 표면에서 시작하여 제2 힘-적용 표면을 향해 제 2 기판 안으로 연장한다.
그러한 양이온 고갈 영역의 형성은, 유리 또는 유리-세라믹이 알칼리 이온, 예를 들어 Li+, Na+, 및/또는 K+ 이온들을 함유할 때 특히 바람직한데, 이는 상기 이온들이 반도체 디바이스의 작동을 방해한다고 알려져 있기 때문이다. 알칼리-토류 이온들, 예를 들어 Mg2+, Ca2+, Sr2+, 및/또는 Ba2+ 또한 반도체 디바이스의 작동을 방해할 수 있고, 따라서 상기 양이온 고갈 영역은 또한 감소된 농도의 상기 이온들을 갖는 것이 바람직하다.
확실하게, 형성된 양이온 고갈 영역은 비록 절연체-상-반도체 구조물이 단계 (C)에서 사용된 것에 비해 증가된 온도로 가열되거나, 또는 어느 정도 더 높게 가열될지라도 시간 동안에 안정하다는 것을 알았다. 증가된 온도에서 형성되면, 상기 양이온 고갈 영역은 절연체-상-반도체 구조물의 정상적인 작동 및 형성 온도에서 특히 안정하다. 이러한 사항들은 사용 또는 다른 디바이스 공정 동안 알칼리 및 알칼리-토류 이온들이 유리 또는 유리-세라믹으로부터 절연체-상-반도체 구조물 안으로 뒤로(back) 분산되지 않을 것을 보장하는데, 이는 단계 (C)의 결합 공정의 부분으로 전기장을 사용하는 것으로부터 기인된 중요한 장점이다.
강한 결합을 달성하기 위해 작동 변수들을 선택함으로써, 관련된 모든 양이온에 있어서 바람직한 너비 및 바람직한 감소된 양이온 농도의 양이온 고갈 영역을 달성하는데 요구되는 상기 작동 변수들은 본 개시로부터 당업자에 의해 용이하게 결정될 수 있다. 존재하면(when present), 본 발명의 방법 면에 따라 생성된 절연체-상-반도체 구조물의 특징적인 특성이다.
상기 양이온 고갈 영역 이외에도, 전기장의 적용은 또한 유리 또는 유리-세라믹에 함유된 하나 이상의 이동성 양이온들을 위한 "축적" 영역을 생성할 수 있다. 존재하면, 상기 영역들은 제1 및 제2 기판 사이의 간섭면으로부터 가장 먼 고갈 영역의 사이드(모서리) 또는 근처에 위치된다. 상기 축적 영역 내에서, 상기 양이온은 이의 벌크 농도를 넘는 농도를 갖는다. 예를 들면, 원자%로 측정할 때, 상기 축적 영역에서 양이온의 피크 농도는, 예를 들어 벌크 농도의 최대 5배가 될 수 있다. 양이온 고갈 영역처럼, 존재하면, 그러한 축적 영역은 본 발명의 방법 면에 따라 생성된 절연체-상-반도체 구조물의 특징적인 특성이다.
단계 (C) 동안 제1 및 제2 기판의 온도, 즉, T1 및 T2의 값은, 상기 제1 기판이 제1 및 제2 부분으로 나뉘고, 상기 제2 부분이 상기 제2 기판에 결합될 수 있도록 분리 영역에서 반도체 기판(제1 기판)을 약화시키는(예를 들어, 파쇄) 중요한 역할을 수행하도록 선택된다.
어느 특정한 작동 이론에 한정되지는 않지만, 상기 분리 영역에서 반도체 기판의 약화는 결합된 제1 및 제2 기판들이 단계 (C) 후에, 예를 들어 실온으로 냉각될 때 주로 일어난다. T1 및 T2의 적절한 선택에 의해(하기 참조), 상기 냉각은 제1 및 제2 기판들이 다르게 수축하는 원인이 된다. 상기 차별화된 수축은 상기 제1 기판에 스트레스를 적용하고 분리 영역에서 상기 제1 기판의 약화/파쇄(fracturing)로서 저절로 나타난다. 전술한 바와 같이, 바람직하게는, 상기 차별화된 수축은 제1 기판이 제2 기판보다 더 수축을 추구하는 것이다.
단계 (C) 동안 사용된 T1 및 T2의 값은 제1 및 제2 기판의 비교 열팽창 계수에 의존하고, 이러한 값들을 선택하는 목적은 냉각 동안 분리 영역에 스트레스를 적용하여 약화시키지 않도록, 기판들 중 하나, 바람직하게는 제1 기판이 다른 기판, 바람직하게는 제2 기판보다 더 큰 정도로 수축을 추구하는 것을 확신하기 위함이다. 본 발명의 어느 특정 적용에 있어서(예를 들면, 어느 특정 반도체 물질 및 어느 특정 유리 또는 유리-세라믹), 당업계의 당업자들은 본 개시에 기초하여 T1 및 T2 값을 용이하게 선택할 수 있을 것이며, 바람직한 SOI 구조물을 생산하기 위해 상기 제1 기판의 제1 및 제2 부분이 서로 분리되도록 분리 영역을 약화시키기에 충분한 정도의 차별화된 수축을 제공할 것이다. 본 발명의 바람직한 구현예에서, T1, T2 및 유리 또는 유리 세라믹의 변형점 Ts는 하기 관계를 충족시킨다:
Ts -350℃≤T1≤Ts+350℃; 및
Ts -350℃≤T2≤Ts+350℃.
바람직하게는, T1 과 T2 둘다 300℃ 내지 1000℃이다. 본 발명의 어느 바람직한 구현예에서, T1 과 T2 둘다 300℃ 내지 800℃이다.
도 8과 관련하여 더 상세히 살펴보면, 분리 영역에서 제1 및 제2 부분의 분리는 상기 분리가 일어난 "박리" 표면을 갖는 각각의 부분을 초래한다. 당업계에 알려진 바와 같이, 초기 형성에 있어서, 즉 어떠한 연속적인 표면 처리 전에, 상기와 같은 박리 표면은 일반적으로 적어도 0.5 ㎚ 정도의 RMS, 예를 들어 1-100 ㎚ 범위인 표면 거칠기에 의해 특징을 가지며, 사용된 공정 조건에 따라 상기 분리 영역을 형성하는데 사용된 주입된 이온, 예를 들어 수소는 일반적으로 제1 및 제2 부분의 바디(body)에 존재하는 것을 넘는 농도를 가질 것이다. 초기에 형성된 박리 표면은 TEM에서 보듯이 뒤틀린(distorted) 결정 구조에 의해 특징을 가질 것이다. 일반적인 적용에서, 박리 표면은 이의 RMS 표면 거칠기가 1 ㎚ 미만, 예를 들어 전기적 응용에서는 0.1 ㎚ 정도의 RMS 표면 거칠기로 감소되도록 사용 전에 연마된다. 여기서 사용된 바와 같이, 어구 "박리 표면"은 초기에 형성된 표면 및 어떠한 연속적인 처리 후 표면을 포함한다.
분리 영역(113)은 당업계에서 당업자들에게 현재 알려져 있거나 앞으로 개발될지도 모르는 유형의 주입/박리 기술을 사용하여 형성된다. 현재, 상기 분리 영역은 관계된 부분이 여기에 참고로 통합된, 전술한 참고문헌들의 수소 이온 주입 기술을 사용하여 형성되는 것이 바람직하다. 수소와 헬륨 이온 또는 수소와 보론 이온의 공-주입(co-implanation) 등의 다른 현재-알려진 기술들도 분리 영역을 형성하는데 또한 사용될 수 있다. 어떤 기술이 선택되든지, 제1 기판은 단계 (D) 동안 분리 영역에서 제1 및 제2 부분으로 구분가능한 것이 필요하다. 따라서, 상기 분리 영역은 열 처리/냉각 공정에 반응하여 더 약해짐으로써 제1 기판을 제1 및 제2 부분으로 나누는 것이 일어날 수 있도록 하는 것이 필요하다.
단계 (C) 동안 제1 및 제2 기판에 적용된 압력은, 상기 단계의 열 및 전기장 처리를 겪는 동안 상기 기판들의 친밀한 접촉을 보증한다. 이런 방식으로, 기판들 사이에 강한 결합이 달성될 수 있다.
일반적으로, 반도체 기판(제1 기판)은 유리 또는 유리-세라믹 기판(제2 기판) 보다 더 높은 정도의 적용 압력을 견딜 수 있을 것이다. 따라서, 압력은 제2 기판을 손상시키지않고 기판들 사이에 친밀한 접촉을 제공하도록 선택된다.
광범위한 압력이 사용될 수 있다. 예를 들면, 제1 및 제2 기판의 제1 및 제2 힘-적용 표면에 각각 적용된 단위 면적당 힘(P)은 바람직하게는 하기 관계:
1 psi≤P≤100 psi;
및 가장 바람직하게는, 하기 관계를 충족시킨다:
1 psi≤P≤50 psi.
또한, 본 발명의 어느 특정한 적용을 위해 사용되는 특정 압력은 본 개시로부터 당업계의 당업자들에 의해 용이하게 결정될 수 있다.
본 발명은 단일(single) 제1 기판 및 단일 제2 기판을 사용하여 수행될 수 있다. 대안으로서, 본 발명의 방법들이 단일 제2 기판상에서 하나 이상의 SOI 구조물을 형성하는데 사용될 수 있다.
예를 들면, 단계 (A) 내지 (D)는 제2 기판의 전체 면적을 덮지않는 제1 SOI 구조물을 형성하는데 사용될 수 있다. 그에따라, 단계 (A) 내지 단계 (D)는 제1 SOI 구조물에 의해 덮히지 않은 면적의 모두 또는 부분을 덮는 제2 SOI 구조물을 형성하는데 반복될 수 있다. 제2 SOI 구조물은 제1 SOI 구조물과 동일하거나 다를 수 있는데, 예를 들면, 제1 SOI 구조물을 생성하는데 사용된 제1 기판의 반도체 물질과 동일하거나 다른, 실질적으로 단-결정 반도체 물질로 구성된 제1 기판을 사용하여 제2 SOI 구조물이 제조될 수 있다.
더욱 바람직하게는, 단계 (A)에서 다수의(즉, 둘 이상의) 제1 기판을 제공하고, 단계 (B)에서 상기 제1 기판 모두를 단일 제2 기판에 접촉시키고, 그다음 얻어진 다수의 제1 기판/단일 제2 기판 어셈블리 상에서 단계(C) 및 단계(D)를 수행함으로써 단일 제2 기판상에서 다수의 SOI 구조물이 형성된다.
어떤 접근법이 사용되든지, 단일 유리 또는 유리-세라믹 기판상에서 얻어진 다수의 SOI 구조물은 본 발명의 특정한 적용에 있어서 적절히 접촉되거나(contiguous) 또는 분리될 수 있다. 원한다면, 약간 또는 모든 인접한 구조물 사이의 공간은 예를 들어, 반도체 물질로 채워져서 어떠한 바람직한 크기의 유리 또는 유리-세라믹 기판상에 하나 이상의 연속적인 반도체 층을 얻을 수 있다.
본 발명은 후술될 비-제한적인 실시예에 의해 보다 구체적으로 기술된다.
실시예 1
산화물 기준으로 계산된 약 1 몰%의 Na2O 도핑제를 함유하는 표 2의 유리 2N의 100 ㎜ 직경, 1 ㎜ 두께의 웨이퍼를 미세하게 갈고 연마했다. 525 ㎛ 두께의 실리콘 웨이퍼에 100 keV에서 수소를 주입하고, 8×1016ions/㎠의 이온 투여량은 표백제 및 증류수로 세척한 후 10% 질산으로 씻어주고, SUSS MICROTEC 결합제에서 유리 웨이퍼와 접촉시켰다. 진공하에서 상기 유리 웨이퍼를 450℃에서, 상기 실리콘 웨이퍼를 400℃에서 가열하고, 10 psi 압력 및 1750 V 전압 차(바닥에서 유리, 1750V에서 실리콘 웨이퍼)를 5분간 적용했다. 동일한 전압 차 및 압력 하에서, 상기 유리 웨이퍼는 575℃에서, 상기 실리콘 웨이퍼는 525℃에서 10분간 가열하고, 그 다음 상기 전압 차 및 압력을 제거하고 결합된 웨이퍼들을 냉각시켰다. 상기 냉각된 웨이퍼들을 얇은 실리콘 층을 갖는 유리-상-실리콘(실리콘-온-유리) 웨이퍼, 및 실리콘 웨이퍼로 구분했다. 유리 상의 실리콘 층은 얇고 손상된 상부 층, 및 손상되지않은 단-결정 실리콘 바닥 층을 가졌다. 상기 얇고 손상된 층은 연마되거나 제거되어 바람직한 실리콘-온-유리 웨이퍼를 얻을 수 있다.
실시예 2
산화물 기준으로 계산된 약 0.9 몰%의 Na2O 도핑제를 함유하는 표 4의 유리-세라믹 4A의 100 ㎜ 직경, 1 ㎜ 두께의 웨이퍼를 미세하게 갈고 연마했다. 525 ㎛ 두께의 실리콘 웨이퍼에 100 keV에서 수소를 주입하고, 8×1016ions/㎠의 이온 투여량은 표백제 및 증류수로 세척한 후 10% 질산으로 씻어주고, SUSS MICROTEC 결합제에서 유리 웨이퍼와 접촉시켰다. 진공하에서 상기 유리 웨이퍼를 450℃에서, 상기 실리콘 웨이퍼를 400℃에서 가열하고, 10 psi 압력 및 1750 V 전압 차(바닥에서 유리, 1750V에서 실리콘 웨이퍼)를 5분간 적용했다. 동일한 전압 차 및 압력 하에서, 상기 유리 웨이퍼는 575℃에서, 상기 실리콘 웨이퍼는 525℃에서 10분간 가열하고, 그 시간 후에 상기 전압 차 및 압력을 제거하고 결합된 웨이퍼들을 냉각시켰다. 상기 냉각된 웨이퍼들을 얇은 실리콘 층을 갖는 실리콘-온-유리 웨이퍼, 및 실리콘 웨이퍼로 구분했다. 실시예 1에서와 같이, 유리 상의 실리콘 층은 얇고 손상된 상부 층, 및 손상되지않은 단-결정 실리콘 바닥 층을 가졌다. 상기 얇고 손상된 층은 연마되거나 제거되어 바람직한 실리콘-온-유리 웨이퍼를 얻을 수 있다.
본 발명의 정신 및 영역을 벗어나지 않는 한, 본 발명에 대해 다양한 변형 및 변경이 될 수 있다는 것은 당업자에게 자명할 것이다. 즉, 본 발명은 첨부된 청구항 및 이의 동등한 것들의 영역 내에서 제공되는 본 발명의 변경 및 변형을 포함하고자 한다.

Claims (22)

  1. 직접 또는 하나 이상의 중간층을 통해 서로 부착된 제1층 및 제2층을 포함하는 절연체-상-반도체 구조물로서, 여기서:
    상기 제1층은 단결정 반도체 물질을 포함하고;
    상기 제2층은 하나 이상의 알칼리 토류 개질제 이온을 포함하는 개질제 양이온을 함유하는 유리 또는 유리-세라믹 물질을 포함하고, 유리 또는 유리-세라믹 물질의 변형점(strain point)은 850℃ 이상이고; 그리고
    상기 제2층은 (i) 단결정 반도체 물질의 제1 층에 인접한 제1 기판층, 및 (ii) 상기 제1 기판층에 인접한 제2 기판층을 포함하며; 그리고 개질제 양이온이 제1 기판층으로부터 제2 기판층으로 이동하여 이로 인하여 상기 제1 기판층이 제2 기판층에 비하여 감소된 개질제 양이온 농도를 가지는 것인, 절연체-상-반도체 구조물.
  2. 제1항에 있어서, 상기 유리 또는 유리-세라믹은 900℃ 이상의 변형점을 갖는 것을 특징으로 하는 절연체-상-반도체 구조물.
  3. 제1항에 있어서, 상기 유리 또는 유리-세라믹은 알루미노실리케이트 유리; 보로실리케이트 유리; 알루미노보로실리케이트 유리; 및 희토류 알루미노실리케이트 유리로 이루어지는 군으로부터 선택된 것을 특징으로 하는 절연체-상-반도체 구조물.
  4. 제3항에 있어서, 상기 유리 또는 유리-세라믹은 몰%로 계산되고 산화물 기준으로 배치로부터 계산된, 55-80 SiO2, 12-30 Al2O3, 2-15 P2O5, 및 0-15 ROx를 포함하는 조성을 갖는 알루미늄 인 실리케이트 유리(aluminum phosphorus silicate glass)이며, 여기서 R은 Mg, Ca, Y, Sr, Zr, Hf, As, Sn, Li, La, Ge, Ga, Sb 또는 그들의 조합에서 구성되는 군으로부터 선택되는 것을 특징으로 하는 절연체-상-반도체 구조물.
  5. 제4항에 있어서, 상기 유리 또는 유리-세라믹은 몰%로 계산되고 산화물 기준으로 배치로부터 계산된, 50-70 SiO2, 15-25 Al2O3, 및 5-10 P2O5, 및 7% 미만의 ROx 함량을 포함하는 조성을 갖는 알루미늄 인 실리케이트 유리인 것을 특징으로 하는 절연체-상-반도체 구조물.
  6. 제3항에 있어서, 상기 유리 또는 유리-세라믹은 몰%로 계산되고 산화물 기준으로 배치로부터 계산된, 60-88 SiO2, 5-25 Al2O3, 및 2-15 RE2O3를 포함하는 조성을 갖는 란탄 알루미늄 실리케이트 유리이며, 여기서 RE는 Sc, Y, La, Ce, Pr, Nd, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, Lu 및 이들의 혼합물로 이루어지는 희토류 원소 군으로부터 선택되는 것을 특징으로 하는 절연체-상-반도체 구조물.
  7. 제6항에 있어서, 상기 유리 또는 유리-세라믹은 몰%로 계산되고 산화물 기준으로 배치로부터 계산된, 60-75 SiO2, 15-20 Al2O3, 및 4-15 RE2O3를 포함하는 조성을 갖는 란탄 알루미늄 실리케이트 유리인 것을 특징으로 하는 절연체-상-반도체 구조물.
  8. 제1항에 있어서, 상기 유리 또는 유리-세라믹은 스피넬(spinel), β-석영, 또는 β-휘석(β-spodumene) 결정상을 갖는 유리-세라믹인 것을 특징으로 하는 절연체-상-반도체 구조물.
  9. 제1항에 있어서, 상기 유리 또는 유리-세라믹은 스피넬 결정상을 가지며, 산화물 기준의 중량%로, 45-70 SiO2, 14-28 Al2O3, 4-13 ZnO, 0-8 MgO, 0-10 TiO2, 0-10 ZrO2, 0-15 Cs2O, 0-5 BaO, 8 이상의 ZnO+MgO 조합, 및 4보다 큰 TiO2+ZrO2 조합을 포함하는 조성을 갖는 투명한 실리케이트계 유리-세라믹인 것을 특징으로 하는 절연체-상-반도체 구조물.
  10. 제1항에 있어서, 상기 구조물의 적어도 일부분은
    반도체 물질;
    증가된 산소 함량을 가진 반도체 물질;
    적어도 한가지 형태의 양이온에 대하여 감소된 양이온 농도를 갖는 유리 또는 유리 세라믹 물질;
    적어도 한가지 형태의 양이온에 대하여 증가된 양이온 농도를 갖는 유리 또는 유리 세라믹 물질; 및
    유리 또는 유리 세라믹 물질:
    을 순서대로 포함하는 것을 특징으로 하는 절연체-상-반도체 구조물.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
KR1020077006151A 2004-08-18 2005-08-17 고 변형 유리/유리-세라믹 함유 반도체-온-절연체 구조물 KR101121798B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US60278104P 2004-08-18 2004-08-18
US60/602,781 2004-08-18
PCT/US2005/029314 WO2006023594A2 (en) 2004-08-18 2005-08-17 High strain glass/glass-ceramic containing semiconductor-on-insulator structures

Publications (2)

Publication Number Publication Date
KR20070044059A KR20070044059A (ko) 2007-04-26
KR101121798B1 true KR101121798B1 (ko) 2012-03-20

Family

ID=35968151

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077006151A KR101121798B1 (ko) 2004-08-18 2005-08-17 고 변형 유리/유리-세라믹 함유 반도체-온-절연체 구조물

Country Status (7)

Country Link
US (1) US7473969B2 (ko)
EP (1) EP1782474B1 (ko)
JP (1) JP2008511137A (ko)
KR (1) KR101121798B1 (ko)
CN (1) CN101091251B (ko)
TW (1) TWI343908B (ko)
WO (1) WO2006023594A2 (ko)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101290866B1 (ko) * 2005-08-17 2013-07-29 코닝 인코포레이티드 고변형점 유리
US7635521B2 (en) 2006-02-10 2009-12-22 Corning Incorporated Glass compositions for protecting glass and methods of making and using thereof
JP5101038B2 (ja) * 2006-05-19 2012-12-19 株式会社フジクラ 電極基板の製造方法、電極基板の評価方法
US7803693B2 (en) * 2007-02-15 2010-09-28 John Trezza Bowed wafer hybridization compensation
WO2008123117A1 (en) * 2007-03-26 2008-10-16 Semiconductor Energy Laboratory Co., Ltd. Soi substrate and method for manufacturing soi substrate
WO2008123116A1 (en) 2007-03-26 2008-10-16 Semiconductor Energy Laboratory Co., Ltd. Soi substrate and method for manufacturing soi substrate
CN101281912B (zh) * 2007-04-03 2013-01-23 株式会社半导体能源研究所 Soi衬底及其制造方法以及半导体装置
WO2008132894A1 (en) 2007-04-13 2008-11-06 Semiconductor Energy Laboratory Co., Ltd. Display device, method for manufacturing display device, and soi substrate
US8513678B2 (en) 2007-05-18 2013-08-20 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
EP2009694A3 (en) * 2007-06-29 2017-06-21 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method thereof
US8217498B2 (en) * 2007-10-18 2012-07-10 Corning Incorporated Gallium nitride semiconductor device on SOI and process for making same
KR101545760B1 (ko) * 2007-10-31 2015-08-21 코닝 인코포레이티드 개선된 기판 조성물 및 반도체-온-절연체 장치를 형성하기 위한 방법
WO2009057669A1 (en) * 2007-11-01 2009-05-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing photoelectric conversion device
JP5503876B2 (ja) * 2008-01-24 2014-05-28 株式会社半導体エネルギー研究所 半導体基板の製造方法
EP2332170B1 (en) * 2008-09-26 2019-06-12 Corning Inc. Glass-ceramic-based semiconductor-on-insulator structures and method for making the same
US8741740B2 (en) * 2008-10-02 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US8445394B2 (en) * 2008-10-06 2013-05-21 Corning Incorporated Intermediate thermal expansion coefficient glass
US8975199B2 (en) 2011-08-12 2015-03-10 Corsam Technologies Llc Fusion formable alkali-free intermediate thermal expansion coefficient glass
US9257328B2 (en) * 2008-11-26 2016-02-09 Corning Incorporated Glass-ceramic-based semiconductor-on-insulator structures and method for making the same
FR2942910B1 (fr) * 2009-03-06 2011-09-30 Soitec Silicon On Insulator Procede de fabrication d'une heterostructure visant a reduire l'etat de contrainte en tension du substrat donneur
US8357974B2 (en) 2010-06-30 2013-01-22 Corning Incorporated Semiconductor on glass substrate with stiffening layer and process of making the same
US8415555B2 (en) * 2010-08-24 2013-04-09 Corning Incorporated Dimensional silica-based porous silicon structures and methods of fabrication
JP2012156495A (ja) 2011-01-07 2012-08-16 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法
US8802534B2 (en) 2011-06-14 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Method for forming SOI substrate and apparatus for forming the same
WO2013089843A2 (en) * 2011-09-02 2013-06-20 The California Institute Of Technology Photovoltaic semiconductive materials
JP5738145B2 (ja) * 2011-10-03 2015-06-17 信越化学工業株式会社 Ｓｏｉウェーハの製造方法
US8518807B1 (en) * 2012-06-22 2013-08-27 International Business Machines Corporation Radiation hardened SOI structure and method of making same
WO2016073549A1 (en) * 2014-11-05 2016-05-12 Corning Incorporated Glass articles with non-planar features and alkali-free glass elements
WO2017165197A1 (en) * 2016-03-23 2017-09-28 IQE, plc Epitaxial metal oxide as buffer for epitaxial iii-v layers
TW202013747A (zh) * 2018-07-31 2020-04-01 日商日本電氣硝子股份有限公司 顯示器用基板及其製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1171134A (ja) 1997-03-31 1999-03-16 Corning Inc ガラスセラミック
KR19990037169A (ko) * 1997-10-17 1999-05-25 순페이 야마자키 반도체 장치 및 그 제조 방법
WO2003097552A1 (en) * 2002-04-30 2003-11-27 Agency For Science Technology And Research A method of wafer/substrate bonding

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2805166A (en) * 1954-01-18 1957-09-03 Loffler Johannes Glasses containing oxides of rare earth metals
NL6808826A (ko) * 1967-07-01 1969-01-03
US3977886A (en) * 1971-07-01 1976-08-31 Jenaer Glaswerk Schott & Gen. Transparent glass ceramic with small thermal expansion
US4301324A (en) * 1978-02-06 1981-11-17 International Business Machines Corporation Glass-ceramic structures and sintered multilayer substrates thereof with circuit patterns of gold, silver or copper
FR2564823B1 (fr) * 1984-05-23 1991-08-23 Schott Glaswerke Materiau vitroceramique ayant un comportement specifique en dilatation thermique
US5374567A (en) 1993-05-20 1994-12-20 The United States Of America As Represented By The Secretary Of The Navy Operational amplifier using bipolar junction transistors in silicon-on-sapphire
JPH09145510A (ja) * 1995-09-19 1997-06-06 Denso Corp 半導体式力学量センサおよびその製造方法
CN1132223C (zh) 1995-10-06 2003-12-24 佳能株式会社 半导体衬底及其制造方法
CA2232796C (en) 1997-03-26 2002-01-22 Canon Kabushiki Kaisha Thin film forming process
US6146979A (en) 1997-05-12 2000-11-14 Silicon Genesis Corporation Pressurized microbubble thin film separation process using a reusable substrate
JPH11163363A (ja) * 1997-11-22 1999-06-18 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4298822B2 (ja) * 1997-12-22 2009-07-22 株式会社オハラ 発光性ガラスセラミックス
US6197429B1 (en) 1998-02-26 2001-03-06 Corning Incorporated Method for making transparent glass-ceramics with high temperature dimensional stability
US6383645B1 (en) * 1998-03-23 2002-05-07 Kabushiki Kaisha Ohara Glass-ceramic substrate for an information storage medium
JPH11307747A (ja) 1998-04-17 1999-11-05 Nec Corp Ｓｏｉ基板およびその製造方法
US6093623A (en) 1998-08-04 2000-07-25 Micron Technology, Inc. Methods for making silicon-on-insulator structures
JP4476390B2 (ja) 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
DE69915428T2 (de) * 1998-10-27 2005-02-17 Corning Inc. Glaskeramiken mit niedriger Ausdehnung
US6323108B1 (en) 1999-07-27 2001-11-27 The United States Of America As Represented By The Secretary Of The Navy Fabrication ultra-thin bonded semiconductor layers
CN1125789C (zh) * 2000-05-16 2003-10-29 湖北新华光信息材料股份有限公司 一种高强度磁盘基板用微晶玻璃及其制造方法
JP2002025762A (ja) * 2000-07-04 2002-01-25 Nippon Electric Glass Co Ltd 無機ｅｌディスプレイガラス基板
US6475326B2 (en) * 2000-12-13 2002-11-05 Applied Materials, Inc. Anodic bonding of a stack of conductive and glass layers
JP4569058B2 (ja) * 2001-08-20 2010-10-27 株式会社デンソー 陽極接合基板の評価方法
US6555232B1 (en) * 2001-11-28 2003-04-29 Corning, Incorporated High strain point glasses
US7119365B2 (en) 2002-03-26 2006-10-10 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate
US7176528B2 (en) 2003-02-18 2007-02-13 Corning Incorporated Glass-based SOI structures
KR101035826B1 (ko) * 2003-12-30 2011-05-20 코닝 인코포레이티드 고 변형점 유리
WO2006023289A2 (en) * 2004-08-18 2006-03-02 Corning Incorporated Strained semiconductor-on-insulator structures and methods for making strained semiconductor-on-insulator structures

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1171134A (ja) 1997-03-31 1999-03-16 Corning Inc ガラスセラミック
KR19990037169A (ko) * 1997-10-17 1999-05-25 순페이 야마자키 반도체 장치 및 그 제조 방법
WO2003097552A1 (en) * 2002-04-30 2003-11-27 Agency For Science Technology And Research A method of wafer/substrate bonding

Also Published As

Publication number Publication date
WO2006023594A3 (en) 2007-05-10
US20060038228A1 (en) 2006-02-23
WO2006023594A2 (en) 2006-03-02
TW200619165A (en) 2006-06-16
CN101091251B (zh) 2011-03-16
EP1782474B1 (en) 2013-11-27
US7473969B2 (en) 2009-01-06
CN101091251A (zh) 2007-12-19
TWI343908B (en) 2011-06-21
KR20070044059A (ko) 2007-04-26
EP1782474A4 (en) 2010-11-24
JP2008511137A (ja) 2008-04-10
EP1782474A2 (en) 2007-05-09

Similar Documents

Publication Publication Date Title
KR101121798B1 (ko) 고 변형 유리/유리-세라믹 함유 반도체-온-절연체 구조물
EP1782472B1 (en) Strained semiconductor-on-insulator structures and methods for making strained semiconductor-on-insulator structures
KR101441702B1 (ko) 고순도 이온 샤워를 이용한 ｓｏｉ 구조의 제조
US7456057B2 (en) Germanium on glass and glass-ceramic structures
TWI388034B (zh) 玻璃陶瓷為主半導體在絕緣體上結構以及其製造方法
US7960736B2 (en) Glass-ceramic-based semiconductor-on-insulator structures and method for making the same
CN101371348B (zh) 玻璃和玻璃-陶瓷上锗结构
KR101545760B1 (ko) 개선된 기판 조성물 및 반도체-온-절연체 장치를 형성하기 위한 방법
KR101568897B1 (ko) 유리 세라믹계 반도체-온-절연체 구조 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150206

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160205

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171228

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181227

Year of fee payment: 8