JP2008511137A - 高歪ガラス/ガラス−セラミックを有する絶縁体上半導体構造 - Google Patents

高歪ガラス/ガラス−セラミックを有する絶縁体上半導体構造 Download PDF

Info

Publication number
JP2008511137A
JP2008511137A JP2007527990A JP2007527990A JP2008511137A JP 2008511137 A JP2008511137 A JP 2008511137A JP 2007527990 A JP2007527990 A JP 2007527990A JP 2007527990 A JP2007527990 A JP 2007527990A JP 2008511137 A JP2008511137 A JP 2008511137A
Authority
JP
Japan
Prior art keywords
glass
semiconductor
ceramic
layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007527990A
Other languages
English (en)
Inventor
ジー エイトケン,ブルース
ジェイ デジネカ,マシュー
ピー ガドカリー,キショー
アール ピンクニー,リンダ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Corning Inc
Original Assignee
Corning Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Corning Inc filed Critical Corning Inc
Publication of JP2008511137A publication Critical patent/JP2008511137A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • CCHEMISTRY; METALLURGY
    • C03GLASS; MINERAL OR SLAG WOOL
    • C03CCHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C10/00Devitrified glass ceramics, i.e. glass ceramics having a crystalline phase dispersed in a glassy phase and constituting at least 50% by weight of the total composition
    • CCHEMISTRY; METALLURGY
    • C03GLASS; MINERAL OR SLAG WOOL
    • C03CCHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C10/00Devitrified glass ceramics, i.e. glass ceramics having a crystalline phase dispersed in a glassy phase and constituting at least 50% by weight of the total composition
    • C03C10/0009Devitrified glass ceramics, i.e. glass ceramics having a crystalline phase dispersed in a glassy phase and constituting at least 50% by weight of the total composition containing silica as main constituent
    • CCHEMISTRY; METALLURGY
    • C03GLASS; MINERAL OR SLAG WOOL
    • C03CCHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C10/00Devitrified glass ceramics, i.e. glass ceramics having a crystalline phase dispersed in a glassy phase and constituting at least 50% by weight of the total composition
    • C03C10/0018Devitrified glass ceramics, i.e. glass ceramics having a crystalline phase dispersed in a glassy phase and constituting at least 50% by weight of the total composition containing SiO2, Al2O3 and monovalent metal oxide as main constituents
    • CCHEMISTRY; METALLURGY
    • C03GLASS; MINERAL OR SLAG WOOL
    • C03CCHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C10/00Devitrified glass ceramics, i.e. glass ceramics having a crystalline phase dispersed in a glassy phase and constituting at least 50% by weight of the total composition
    • C03C10/0018Devitrified glass ceramics, i.e. glass ceramics having a crystalline phase dispersed in a glassy phase and constituting at least 50% by weight of the total composition containing SiO2, Al2O3 and monovalent metal oxide as main constituents
    • C03C10/0027Devitrified glass ceramics, i.e. glass ceramics having a crystalline phase dispersed in a glassy phase and constituting at least 50% by weight of the total composition containing SiO2, Al2O3 and monovalent metal oxide as main constituents containing SiO2, Al2O3, Li2O as main constituents
    • CCHEMISTRY; METALLURGY
    • C03GLASS; MINERAL OR SLAG WOOL
    • C03CCHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C10/00Devitrified glass ceramics, i.e. glass ceramics having a crystalline phase dispersed in a glassy phase and constituting at least 50% by weight of the total composition
    • C03C10/0036Devitrified glass ceramics, i.e. glass ceramics having a crystalline phase dispersed in a glassy phase and constituting at least 50% by weight of the total composition containing SiO2, Al2O3 and a divalent metal oxide as main constituents
    • CCHEMISTRY; METALLURGY
    • C03GLASS; MINERAL OR SLAG WOOL
    • C03CCHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C10/00Devitrified glass ceramics, i.e. glass ceramics having a crystalline phase dispersed in a glassy phase and constituting at least 50% by weight of the total composition
    • C03C10/0036Devitrified glass ceramics, i.e. glass ceramics having a crystalline phase dispersed in a glassy phase and constituting at least 50% by weight of the total composition containing SiO2, Al2O3 and a divalent metal oxide as main constituents
    • C03C10/0045Devitrified glass ceramics, i.e. glass ceramics having a crystalline phase dispersed in a glassy phase and constituting at least 50% by weight of the total composition containing SiO2, Al2O3 and a divalent metal oxide as main constituents containing SiO2, Al2O3 and MgO as main constituents
    • CCHEMISTRY; METALLURGY
    • C03GLASS; MINERAL OR SLAG WOOL
    • C03CCHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00Glass compositions
    • C03C3/04Glass compositions containing silica
    • C03C3/06Glass compositions containing silica with more than 90% silica by weight, e.g. quartz
    • CCHEMISTRY; METALLURGY
    • C03GLASS; MINERAL OR SLAG WOOL
    • C03CCHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00Glass compositions
    • C03C3/04Glass compositions containing silica
    • C03C3/076Glass compositions containing silica with 40% to 90% silica, by weight
    • C03C3/083Glass compositions containing silica with 40% to 90% silica, by weight containing aluminium oxide or an iron compound
    • C03C3/085Glass compositions containing silica with 40% to 90% silica, by weight containing aluminium oxide or an iron compound containing an oxide of a divalent metal
    • CCHEMISTRY; METALLURGY
    • C03GLASS; MINERAL OR SLAG WOOL
    • C03CCHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00Glass compositions
    • C03C3/04Glass compositions containing silica
    • C03C3/076Glass compositions containing silica with 40% to 90% silica, by weight
    • C03C3/095Glass compositions containing silica with 40% to 90% silica, by weight containing rare earths
    • CCHEMISTRY; METALLURGY
    • C03GLASS; MINERAL OR SLAG WOOL
    • C03CCHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00Glass compositions
    • C03C3/04Glass compositions containing silica
    • C03C3/076Glass compositions containing silica with 40% to 90% silica, by weight
    • C03C3/097Glass compositions containing silica with 40% to 90% silica, by weight containing phosphorus, niobium or tantalum
    • CCHEMISTRY; METALLURGY
    • C03GLASS; MINERAL OR SLAG WOOL
    • C03CCHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00Glass compositions
    • C03C3/04Glass compositions containing silica
    • C03C3/076Glass compositions containing silica with 40% to 90% silica, by weight
    • C03C3/11Glass compositions containing silica with 40% to 90% silica, by weight containing halogen or nitrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/1262Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dispersion Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Glass Compositions (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

発明は歪半導体層を有する絶縁体上半導体構造に関する。発明の一実施形態にしたがえば、絶縁体上半導体構造は、ガラスまたはガラス−セラミックを含む第2の層に接合された、半導体材料を含む第1の層を有し、ガラスまたはガラス−セラミックの歪点は約800℃以上である。

Description

本発明は全般的には半導体構造に関し、さらに詳しくは、絶縁体上半導体構造及び絶縁体上半導体構造を作成する方法に関する。
これまで絶縁体上半導体構造に最も普通に用いられてきた半導体材料はシリコンである。文献においてそのような構造は絶縁体上シリコン構造と称され、略語“SOI”がそのような構造に適用されている。本発明は全般的に、絶縁体上シリコン構造を含む、絶縁体上半導体構造に関する。
説明を容易にするため、以下の議論は時に絶縁体上シリコン構造に関してなされるであろう。この特定のタイプの絶縁体上半導体構造への言及は本発明の説明を容易にするためになされ、本発明の範囲をいかなる態様でも限定する目的はなく、またそのように解されるべきではない。
本明細書において略語SOIは全般的に、絶縁体上シリコン構造を含むが、これには限定されない、絶縁体上半導体構造を指すために用いられる。同様に、略語SOGは全般的に、ガラス上シリコン構造を含むが、これには限定されない、ガラス上半導体構造を指すために用いられる。SOGという呼称はガラス−セラミック上シリコン構造を含むが、これには限定されない、ガラス−セラミック上半導体構造も含むとされる。略語SOIはSOGを包含する。
絶縁体上シリコン技術は高性能の、薄膜トランジスタ、太陽電池及び、アクティブマトリックスディスプレイなどの、ディスプレイにとって益々重要になっている。絶縁体上シリコンウエハは絶縁材料上の実質的に単結晶のシリコン薄層(厚さは一般に0.1〜0.3μmであるが、5μmもの場合もある)からなる。
そのようなウエハを得る様々な方法には、格子整合基板上のSiのエピタキシャル成長、その上に酸化物SiOの層を成長させた別のシリコンウエハへの単結晶シリコンウエハの接合に続く、例えば0.1〜0.3μm厚の単結晶シリコン層までの上部ウエハの研磨またはエッチング、あるいは、水素イオンまたは酸素イオンを注入して、酸素イオン注入の場合は表面にSiを残してシリコンウエハ内に埋込酸化物層を形成し、水素イオン注入の場合は薄いSi層を分離(剥離)して酸化物層をもつ別のSiウエハに接合させる、イオン注入法がある。これらの3つの手法の内、イオン注入に基づく手法が工業的にはより実用的であることがわかった。特に、水素イオン注入法には、必要な注入エネルギーが酸素イオン注入に必要なエネルギーの50%未満であり、必要なドーズ量が2桁少ないという、酸素イオン注入プロセスに優る利点がある。
水素イオン注入法による剥離は初め、例えば非特許文献1に教示され、さらにマイケル・ブルーエル(Michel Bruel)によって実際に示された。ブルーエルの特許文献1並びに非特許文献2及び3を参照されたい。上掲の刊行物のそれぞれは本明細書に参照として含まれる。
この方法は一般に以下の工程からなる。単結晶シリコンウエハ上に熱酸化物層を成長させる。次いでこのウエハに水素イオンを注入して表面下きずを発生させる。注入エネルギーはきずが発生する深さを決定し、ドーズ量はきず密度を決定する。次いでこのウエハを別のウエハ(支持基板)と室温で接触させて仮接合を形成する。次いで、Siウエハからのシリコン薄層の分離に用いるために、ウエハを約600℃で熱処理して表面下きずを成長させる。得られた集成体を次いで約1000℃に加熱して、支持基板すなわちイオン注入されていないSiウエハに、SiO層を下層にして、Si膜を完全に接合する。このようにして、このプロセスは、酸化物絶縁体層を間にしてシリコン薄膜が別のシリコンウエハに接合された、絶縁体上シリコン構造を形成する。
SOI構造の工業的応用にとってコストは重要な要件である。これまで、そのような構造のコストの大部分は、Si薄膜で上面が覆われる、酸化物層を支持するシリコンウエハのコストであった。すなわち、コストの大部分は支持基板であった。支持基板を論じる際に、上記文献の内のいくつかは、石英ガラス、ガラス及びガラス−セラミックを挙げている。これらの文献に挙げられているその他の支持基板材料には、ダイアモンド、サファイア、炭化シリコン、窒化シリコン、セラミック、金属及びプラスチックがある。支持基板としての石英の使用が様々な特許文献で述べられてきたが(特許文献2,3,4,5,6及び7を参照されたい)、石英自体が比較的高価な材料である。
本発明が見いだしたように、SOI構造においてシリコンウエハをそれほど高価ではない材料でつくられたウエハで置き換えることは必ずしも簡単なことではない。特に、シリコンウエハを低コストで大量につくることができるタイプのガラスまたはガラス−セラミックで置き換えることは困難である。すなわち、費用効果の高いSOG構造を作成することは困難である。これは、本発明の前には、絶縁体上半導体構造における支持基板としてガラスまたはガラス−セラミックを使用するための実用的手法が技術になかったためである。
この要求を満たすため、本発明の譲受人に共に譲渡された発明の特許文献8は、酸化物ガラスまたは酸化物ガラス−セラミックからなる支持基板に接合された実質的に単結晶の半導体(例えばドープトシリコン)の層からなる1つまたはそれより多くの領域を有する、SOI構造を開示している。酸化物ガラスまたは酸化物ガラス−セラミックは透明であることが好ましく、1000℃より低い歪点及び1016Ω-cm以下の250℃における比抵抗を有し、高温(例えば300〜1000℃)において電場に応答してガラスまたはガラス−セラミック内を移動することができる陽イオン(例えばアルカリ金属イオンまたはアルカリ土類金属イオン)を含有することが好ましい。
これらの酸化物ガラスまたは酸化物ガラス−セラミックをベースにしたSOI構造は上述した従来技術のSOI構造に優る改善ではあったが、酸化物ガラスまたは酸化物ガラス−セラミックをベースにしたこのSOI構造に利用されるガラスは、高性能のディスプレイ用途またはエレクトロニクス用途に用いられる高温プロセス、例えば、シリコン膜上への高性能TFTの作成を可能にするため用いられる高温ゲート熱酸化物の成長に耐えることができず、基板が必ず変形した。
高性能ディスプレイ用途のためのSOI基板として高純度の溶融石英または石英ガラスを用い得ることは技術上既知であるが、先に述べたように、これらの材料は処理に費用がかかり、大きさがある程度制限される。さらに、これらの溶融石英/石英ガラスベースの基板はシリコンの熱膨張よりかなり低い熱膨張を示し、この結果、一般に大きな熱膨張不整合とそれに続くシリコン膜の剥離が生じ、したがってデバイスの大きさがさらに制限される。
米国特許第5374564号明細書 米国特許第6140209号明細書 米国特許第6211041号明細書 米国特許第6309950号明細書 米国特許第6323108号明細書 米国特許第6335231号明細書 米国特許第6391740号明細書 米国特許出願公開第10/779582号明細書 ビスター(Bister)等,「Si及びGe内の0.3〜2MeV H+イオン及び0.7〜2MeV H2+イオンの範囲(Ranges of the 0.3-2 MeV H+ and 0.7-2 MeV H2+ Ions in Si and Ge)」,Radiation Effects,1982年,第59巻,p.199〜202 エム・ブルーエル(M. Bruel),Electronic Lett.,1995年、第31巻,p.1201〜1202 エル・ディチオッチオ(L. Dicioccio),ワイ・レティエク(Y. Letiec),エフ・レタートル(F. Letertre),シー・ジョウサッド(C. Jaussad)及びエム・ブルーエル(M. Bruel),Electronic Lett.,1996年、第33巻,p.1144〜1145
本発明の課題は、高性能のディスプレイ用途及びエレクトロニクス用途に用いることができ、それでも従来技術の溶融石英/石英ガラスベースSOI構造より製造コストがかなり低く、よって高性能のディスプレイまたはエレクトロニクス分野における低コストSOI構造及びこれを用いて作成されるデバイスへの未だ満たされていない要求を満足させる、新規なSOI構造を提供することである。
本発明の一実施形態は、直接にあるいは1つまたはそれより多くの中間層を介して接合された第1及び第2の層を有し、第1の層は実質的に単結晶の半導体材料を含み、第2の層はガラスまたはガラス−セラミックを含み、ガラスまたはガラス−セラミックの歪点が800℃以上である、絶縁体上半導体構造に関する。高歪点ガラスまたはガラス−セラミックは850℃以上の歪点を示し、アルミニウムリンケイ酸ガラス、ランタンアルミニウムケイ酸ガラスまたは優勢結晶相としてスピネルを有する透明なケイ酸塩ベースガラス−セラミックを含むことが好ましい。
本発明の絶縁体上半導体構造及び絶縁体上半導体構造を作成する方法により、多くの、従来技術に優る利点が得られる。本発明は、溶融石英または石英ガラスをベースとするSOI構造に比較して、高性能のディスプレイ用途及びエレクトロニクス用途に使用するための低コスト基板に対する技術上の長年の要求を満たす。さらに詳しくは、高歪点ガラスまたはガラス−セラミックの導入により、従来技術の低歪点ガラスで予期されるであろう変形を生じさせずに、ゲート熱酸化のような高温プロセスをSOIウエハに施すことが可能になる。さらに、SOI構造のための基板材料としてのこれらの高歪点ガラスまたはガラス−セラミックの利用の結果として、TFT作成プロセス中に低歪点基板材料では一般におこるであろう基板圧縮(すなわち寸法変化)が最小限に抑えられる。
本発明のさらなる特徴及び利点は以下の詳細な説明に述べられ、当業者には、ある程度は説明から容易に明らかであろうし、あるいは記述及び本発明の特許請求の範囲に、また添付図面にも、説明されるように本発明を実施することにより認められるであろう。
上述の一般的説明及び以下の詳細な説明はいずれも本発明の例示に過ぎず、特許請求されるような本発明の本質及び特性の理解のための概観または枠組みの提供が目的とされていることは当然である。
添付図面は本発明のさらなる理解を提供するために含められ、本明細書に組み入れられて、本明細書の一部をなす。図面は必ずしも比例尺で描かれてはおらず、様々な要素の大きさは明解さのために変形されていることがある。図面は本発明の1つまたはそれより多くの実施形態を示し、記述とともに本発明の原理及び動作の説明に役立つ。
本発明の一実施形態が、図1に簡略な断面図で示される。絶縁体上半導体構造20は第1の層22及び第2の層24を有する。第1の層22及び第2の層24は、図1に示されるように直接に、あるいは1つまたはそれより多くの中間層を介して、接合される。1つまたはそれより多くの中間層が第1の層22と第2の層24の間に介在していれば、第1の層22と第2の層24の隔離距離は約100nm以下であることが望ましい。第1の層22は実質的に単結晶の半導体材料で形成され、第2の層24は約800℃以上の歪点を示すガラスまたはガラス−セラミックで形成される。
半導体材料はシリコンベース半導体材料とすることができ、あるいは、III-V族半導体、II-VI族半導体、II-IV-V族半導体またはIV族半導体のような、その他のいずれか適するタイプの半導体とすることができる。第1の層の半導体材料としての使用に適するシリコンベース半導体材料の例には、シリコン(例えば、アンドープシリコン、n-ドープシリコン、p-ドープシリコン)、ゲルマニウムドープシリコン(SiGe)及び炭化シリコン(SiC)がある。第1の層に使用できるその他の半導体材料の例には、Geベース、GeAsベース、GaPベース及びInPベースの材料がある。第1の層は実際上適するいかなる厚さもとることができる。例えば、第1の層の厚さは約1μmまでとすることができ、約10nmと約500nmの間であることが望ましく、約10nmから約150nmの範囲の厚さが特に望ましい。第1の層の半導体材料は、材料に応じて広い範囲のCTE(熱膨張係数)を有することができる。例えば、第1の層の半導体材料は約20×10−7/℃と約70×10−7/℃の間のCTE(25℃)を有することができる。
第1の層の半導体材料は実質的に単結晶材料の形態にある。「実質的に」は、半導体材料は通常、格子欠陥またはわずかな結晶粒界などの、固有のまたは意図的に加えられた、少なくともいくらかの内部欠陥または表面欠陥を含むという事実を考慮に入れるために第1の層の説明に用いられる。「実質的に」は、いくつかのドーパントはバルク半導体材料の結晶構造を歪ませるか、そうではなくとも、バルク半導体材料の結晶構造に影響し得るという事実も反映している。
第2の層のガラスまたはガラス−セラミックはシリカベースのガラスまたはガラス−セラミックであることが望ましい。SiOがガラスまたはガラス−セラミック内に少なくとも約30モル%の濃度で存在することが望ましい。SiOが少なくとも約40モル%の濃度で存在することがさらに望ましい。本発明に用いるに適するガラス−セラミックには、ムライト、コージェライト、スピネル、β-石英またはβ-リチアなどの、いかなる結晶相も含めることができる。本発明のいくつかの望ましい実施形態において、第2の層のガラス−セラミックの結晶相は、スピネル、β-石英またはβ-リチアである。ガラス−セラミックのガラス相は、以下に説明する絶縁体上半導体構造を作成する方法の工程(C)中に第1の層と第2の層の間の界面から離れる方向への陽イオンの移動を可能にするに十分であることが望ましい。
無シリカガラス及び無シリカガラス−セラミックを本発明の実施に用いることはできるが、コストが高くなり、及び/または性能特性が劣ることから、一般にそれほど望ましくはない。本発明のいくつかの望ましい実施形態において(例えば、絶縁体上シリコン構造において)、ガラスまたはガラス−セラミックは酸化物ガラスまたは酸化物ガラス−セラミックであることが望ましい。しかし、いくつかの用途、例えばシリコンベースではない半導体材料を用いるSOI構造に対しては、酸化物基準ではない、例えば無酸化物ガラスの、第2の層が望ましいことがあるが、一般にコストが高くなる。
いくつかの用途、例えばディスプレイ用途に対しては、ガラスまたはガラス−セラミックが、可視、近UV(紫外)及び/または近IR(赤外)の波長範囲において実質的に透明であることが望ましい。例えば、ガラスまたはガラス−セラミックは350nmから2μmの波長範囲において実質的に透明であることが望ましい。
第2の層のガラスまたはガラス−セラミックは、当業者には良く知られている様々な手法を用いて、通常の原材料からつくることができ、以下で本明細書に、また、題名を「ガラスベースSOI構造(GLASS-BASED SOI STRUCTURES)」とする特許文献8に説明される、方法を用いて第1の層に接合することができる。上記明細書はその全体が本明細書に参照として含まれる。
本発明のいくつかの実施形態において、ガラスまたはガラス−セラミックは、以下で本明細書に、また特許文献8に、説明される方法の工程(C)中に印加電場方向に、すなわち接合された第1の層と第2の層の間の界面から離れて第2の層の裏面に向かって移動する、少なくともいくらかの陽イオンを含有することが望ましい。アルカリ金属イオン、例えばLiイオン、Naイオン及び/またはKイオンが、これらのイオンはガラス及びガラス−セラミックに一般に導入される他の種類のイオンより高い移動度を一般に有するから、この目的に適する陽イオンである。しかし、アルカリ金属イオンを含有しないガラス及びガラス−セラミックも本発明に用いることができる。例えば、アルカリ土類金属イオン(例えば、Ca2+,Mg2+,Ba2+,Sr2+)あるいは、Ag,Cu,Zn2+及び様々な遷移金属イオンのようなその他の陽イオン、のような別の可動イオンを含有するガラス及びガラス−セラミックを、本発明の絶縁体上半導体構造で第2の層に用いることができるが、後者の群のイオンは、特にUVにおいて、光透過率を低下させ得るので望ましくないことがある。
ガラスまたはガラス−セラミックがアルカリ金属イオンまたはアルカリ土類金属イオンを含有する本発明の実施形態において、アルカリ金属イオン及びアルカリ土類金属イオンの濃度は広い範囲で変わることができ、代表的な濃度は酸化物基準で0.1重量%から40重量%の間である。望ましいアルカリ金属イオン及びアルカリ土類金属イオンの濃度は、アルカリ金属イオンの場合には酸化物基準で0.1〜10重量%であり、アルカリ土類金属イオンの場合には酸化物基準で0〜25重量%である。無アルカリガラスと公称されているガラスの多くは、数10ppmから数100ppmの、本明細書で以下に説明される方法の工程(C)中に移動することができる、アルカリ金属汚染物を含有している。
単一のガラスまたはガラス−セラミックからなる基板が好ましいが、望ましければ、積層構造を用いることができる。積層構造が用いられるときには、第1の層に接する積層形成層は単一のガラス材料またはガラス−セラミック材料からなる第2の層について本明細書で論じられた特性を有するべきである。第1の層に接しないそれぞれの積層形成層もそのような特性を有することが好ましいが、それらの積層形成層は第1の基板と直接に相互作用することはないから、緩められた特性を有することができる。後者の場合、第2の層について指定された特性がもはや満たされなくなったときに、第2の層は終端したとみなされる。
同様に、第1の層と第2の層の間に中間層があり得る。例えば、本明細書で以下に説明される接合形成プロセスにおいて、第1の層及び第2の層のいずれかまたはいずれもそれぞれの外表面を完全にまたは部分的に覆う表面層、例えば半導体上の酸化物層を有することができる。そのような表面層は、存在する場合に、第1の層と第2の層の間の強い接合の形成を妨げるであろう組成及び/または厚さを有するべきではない。特に、半導体基板上の約100nmより厚い酸化物層はガラスまたはガラス−セラミックの基板との接合を弱めるかまたは接合を生じさせないようにすることができる。第1の層と第2の層の間に1つまたはそれより多くの中間層がある場合には、総合中間層厚は約100nmより薄いことが望ましい。いかなる中間層の総合厚も約50nmより薄いことがさらに望ましく、約30nmより薄いことがさらに一層望ましい。
いかなる特定の動作理論にもしたがうつもりはないが、酸化物層が厚くなるほど電流に対する抵抗が高くなり、よって、本明細書で以下に説明される方法において望ましい強い結合を与えると考えられる第1の層と第2の層の間の界面における電解型反応が弱められると考えられる。したがって、第1の層の接合面上に酸化物層が存在する場合、酸化物層は第一義的に、絶縁層ではなく、パッシベーション層として機能するべきである。同様に、第2の層の接合面上に形成されるいかなる酸化物層も電流を妨げるべきではなく、したがってその厚さは約100nmより薄いことが望ましいであろう。第1の層及び第2の層の接合面上に表面層が存在する場合、表面層は絶縁体上半導体構造の第1の層と第2の層の間の中間層となる。
本発明においてガラスとして用いるに望ましいガラス類には、アルミノケイ酸ガラス、ホウケイ酸ガラス、アルミノホウケイ酸ガラス及び希土類アルミノケイ酸ガラスがある。適する高歪点ガラス組成の例が以下の表1にモル%単位で与えられる。当業者であれば標準的な方法を用いて表1の組成並びにその他の適する組成のガラスを作成することができる。例えば、以下に挙げられるガラスを、成分の酸化物、ハロゲン化物(例えばAlCl)、リン酸塩(例えばAl(POまたはAlPO)及び/または炭酸塩(CaCO)の粉末をボールミル内で1時間混合して1kgのバッチを作成することによって、作成することができる。次いで混合バッチをPtるつぼに装填し、グロバー炉内において1650℃で一晩溶融し、その後溶融ガラスを鋼板上に注ぎ、応力を緩和するために850℃〜950℃でアニールすることができる。当業者であれば組成を修正することによってこれらのガラスの特性を調製することができる。例えば、SiO含有量を増やし、RE(RE=希土類で、Sc,Y,La,Ce,Pr,Nd,Sm,Eu,Gd,Tb,Dy,Ho,Er,Tm,Yb,Luを含む)に対するAlの比を高めることによって、さらにREの素性を変えることによっても、歪点を高めることができる。例えば、LaをYで置換すれば、歪点が高められ、またCTEが小さくなるであろう。当業者であれば、本明細書で以下に説明する接合形成方法に用いるに一層適するガラスを得るために、以下に挙げられるアルカリ金属イオン及びアルカリ土類金属イオンを含有しない組成に、少量の(例えば数%までの)アルカリ金属イオンまたはアルカリ土類金属イオンを添加することができる。
Figure 2008511137
本発明の絶縁体上半導体構造における第2の層としての使用に適する別のタイプのガラスはアルミニウムリンケイ酸ガラスである。概括的にいって、アルミニウムリンケイ酸ガラスは、酸化物基準のガラスバッチから計算して、モル%で表すと、
SiO 55〜80%
Al 12〜30%
2〜15%
RO 0〜15%
の範囲内に入る組成を有する。
所望の特性を付与するためにいかなる数のフラックス(改質酸化物)もバッチに添加することができる。これらのフラックスは一般に基のガラスの歪点を下げるが、CTEを大きくする、液相線温度を下げる、圧縮に好ましい歪点を得る、特定の波長における吸収を得る、溶融を容易にする、密度を改変するあるいは耐久性を改変するという目的のいずれかまたは全てに必要なことが多い。ある酸化物がガラスの物理的性質及び化学的性質に有する効果は一般に既知である。フラックスは15%までの量あるいは溶解度に制限される量で添加することができる。改質酸化物は、アルカリ金属酸化物、アルカリ土類金属酸化物、遷移金属酸化物から、またランタノイド系列元素の酸化物からも、選ぶことができる。特定の例には、Y,ZrO,HfO,MgO,CaO,SrO,BaO,As,SnO,LiO,La,GeO,Ga,Sb,NaO,KO,RbO,CsO,BeO,Sc,TiO,Nb,Ta,ZnO,CdO,PbO,Bi,Gd,Lu,及び/またはBがある。したがって、本発明の目的には、RはMg,Ca,Y,Sr,Zr,Hf,As,Sn,Li,La,Ge,Ga,Sbまたは上述の適切な改質剤の定義に合うその他のいずれかの元素となる。
これらのガラスは、
歪点 >800℃
CTE >8×10−7/℃
溶融 <1650℃
密度 >2.2g/cm
の特性を有する。
好ましい実施形態は、ガラスバッチ:
SiO 60〜70%
Al 15〜25%
3〜12%
RO <7%
から計算して、同じく酸化物基準のモル%で、上に挙げられた範囲内の組成を有する。
いくつかの有用なアルミニウムリンケイ酸ガラスの例が、酸化物基準で計算してモル%で表された、下の表2の例2A〜2Rとして示される。当業者であれば本発明に用いるためのアルミニウムリンケイ酸ガラスを得るために通常の溶融/形成プロセスを用いることができ、本明細書で以下に説明される接合形成方法に用いるに一層適するガラスを得るために、以下に挙げられるアルカリ金属イオン及びアルカリ土類金属イオンを含有しない組成に少量の(例えば数%までの)アルカリ金属イオンまたはアルカリ土類金属イオンを添加することができる。例えば、アルミニウムリンケイ酸ガラスは、シリカ、アルミナ、メタリン酸アルミニウム(またはオルトリン酸アルミニウム)及び適する酸化物または炭酸塩としてのいずれかの改質剤の混合物を原材料として用いて、PTるつぼ内において1650℃で溶融することができる。ガラスは一般に急冷前に約900℃でアニールされる。アルミニウムリンケイ酸ガラスは、その全体が本明細書に参照として含まれる、題名を「高歪点ガラス(High Strain Point Glasses)」とする、米国仮特許出願公開第60/533765号明細書にさらに詳細に説明されている。
Figure 2008511137
本発明の絶縁体上半導体構造において第2の層として用いるに適する別のアルミニウム−ケイ酸ガラスは、ある希土類元素、好ましくはランタンを含み、アルミニウム−ケイ酸ガラスは、酸化物基準でガラスバッチから計算してモル%で表すと:
SiO 60〜88%
Al 5〜25%
2〜15%
RO 0〜15%
の範囲内に入る組成を示す。ここで希土類酸化物REは、Sc,Y,La,Ce,Pr,Nd,Sm,Eu,Gd,Tb,Dy,Ho,Er,Tm,Yb,Luの酸化物から選ばれる。
前述したアルミニウムリンケイ酸ガラスに関しては、所望の特性を付与するためにバッチに、前述したような量で、いかなる数のフラックス(改質酸化物)も添加することができる。前と同様に、改質酸化物は、アルカリ金属酸化物、アルカリ土類金属酸化物及び遷移金属酸化物から選ぶことができ、重量で15%までのROを含めることができる。特定の例には、ZrO,HfO,MgO,CaO,SrO,BaO,As,SnO,LiO,NaO,GeO,Ga及び/またはBがある。したがって、本発明の目的には、Rは、Mg,Ca,Sr,Zr,Hf,As,Sn,Li,Na,Ge,Ga,Sbまたは、上述の適切な改質剤の定義に合うその他のいずれかの元素となる。
これらのガラスは一般に、
歪点 >800℃
CTE >25〜50×10−7/℃
溶融 <1650℃
弾性率 >12×10psi(8.3×1010Pa)
液相粘度 >10000ポアズ(1000Pa・秒)
の特性を有する。
好ましい実施形態は、ガラスバッチ:
SiO 60〜75%
Al 15〜20%
4〜15%
RO <10%
から計算して、同じく酸化物基準のモル%で、上に定められた範囲内の組成を有する。
いくつかの有用なランタンアルミニウムケイ酸ガラスの例が、酸化物基準で計算してモル%で表された、下の表3の例3A〜3Sとして示される。当業者であれば本発明に用いるための希土類アルミニウムケイ酸ガラス、好ましくはランタンアルミニウムケイ酸ガラスを得るために通常の溶融/形成プロセスを用いることができ、本明細書で以下に説明される接合形成方法に用いるに一層適するガラスを得るために、以下に挙げられるアルカリ金属イオン及びアルカリ土類金属イオンを含有しない組成に少量の(例えば数%までの)、組成3Rにおけるように、アルカリ金属イオンを添加することができ、あるいはアルカリ土類金属イオンを添加することができる。例えば、上述したアルミニウムリンケイ酸ガラスと同様に、希土類/ランタンアルミニウムケイ酸ガラスは、シリカ、アルミナ、メタリン酸アルミニウム(またはオルトリン酸アルミニウム)及び適する酸化物または炭酸塩としてのいずれかの改質剤の混合物を原材料として用いて、PTるつぼ内において1650℃で溶融することができる。ガラスは一般に室温までの冷却前に約900℃でアニールされる。希土類/ランタンアルミニウムケイ酸ガラスは、その全体が本明細書に参照として含まれる、題名を「高歪点ガラス(High Strain Point Glasses)」とする、米国特許出願公開第XX/XXXXX号明細書にさらに詳細に説明されている。
Figure 2008511137
本発明に用いるに適するガラス−セラミック材料は、スピネル、β-石英及びβ-リチアの結晶をベースとする組成を含む、数多くの組成類に見いだすことができる。本発明に用いるに適するガラス−セラミックは、ムライト、コージェライト及びβ-ユークリプタイトなどの別の結晶相をベースとすることができる。そのような組成の例が表4に示され、米国特許第5968857号明細書及び米国特許第6248678号明細書に説明されている。これらの特許明細書のそれぞれはそれぞれの全体が本明細書に参照として含まれる。800℃をこえる適切な歪点を有するその他の(例えば、β-ユークリプタイトまたはリチウムアルミノケイ酸β-石英ガラス−セラミックのようなβ-石英をベースとする)ガラス−セラミック材料も本発明に用いることができる。必要な高歪点を有するガラス−セラミック材料は、当業者に良く知られている方法を用いて作成することができる。ほとんどのガラス−セラミックは若干のアルカリ金属イオンまたはアルカリ土類金属イオンを含有するが、アルカリ金属またはアルカリ土類金属を含有しない、いかなる既知の低膨張ガラス−セラミックも、本明細書で以下に説明する接合形成方法に用いるに一層適するガラス−セラミック材料を得るために、少量のアルカリ金属イオンまたはアルカリ土類金属イオンで改質することができる。
Figure 2008511137
本発明のSOI構造に用いるに好ましいガラス−セラミックには組成が、酸化物基準の重量%で計算して、45〜75%SiO,10〜28%Al,3〜13%ZnO,0〜8%MgO,0〜10%TiO,0〜10%ZrO,0〜15%CsO,0〜5%BaOであって、ZnO+MgOは合せて約6%以上であり、TiO+ZrOは合せて約4%以上の、範囲内の透明ガラス−セラミック類がある。
好ましいガラス−セラミック材料は優勢結晶相としてスピネルを含有する。優勢結晶相とは、この結晶相が、存在する総結晶相の少なくとも約75体積%,さらに好ましくは少なくとも85体積%,最も好ましくは少なくとも95体積%を占めることを意味する。本発明のガラス−セラミックではガラスマトリックス内に少なくとも約20重量%の結晶相が分散している。
これらのガラス−セラミックは25〜300℃の温度範囲にわたり、シリコンとの密な熱膨張整合を与える、約22〜42×10−7/℃の範囲の熱膨張係数を示すことが好ましく、熱膨張係数は約30〜42×10−7/℃であることがさらに好ましく、約35〜45×10−7/℃であることが最も好ましい。透明とは、本発明のガラス−セラミックの1.1mm厚シートがスペクトルの可視領域(400nm〜700nm)にわたって85%より高い透過率を示すことを意味する。好ましくは、いくつかの用途に対しては近紫外においてもある程度の透過率、例えば350〜400nmの波長領域にわたって50%より高い透過率を示すことも望ましい。
優勢結晶相としてスピネルを含有する透明ガラス−セラミック材料は、題名を「高温寸法安定性を有する透明ガラス−セラミックを作成する方法(Method for Making Transparent Glass-Ceramics with High Temperature Dimensional Stability)」とする、米国特許第6197429号明細書にさらに詳細に説明されている。この明細書はその全体が本明細書に参照として含まれる。
Figure 2008511137
当業者には理解されるであろうように、ガラスまたはガラス−セラミックとそれに接合された半導体層の間の接合の強度は絶縁体上半導体構造の肝要な特性である。高い接合強度及び耐久性は、絶縁体上半導体構造が絶縁体上半導体構造内または絶縁体上半導体構造上での薄膜トランジスタ及びその他のデバイスの作成にともなう処理に耐え得ることを保証するために、極めて重要である。第1の層と第2の層の間の接合強度は少なくとも8J/mであることが望ましい。第1の層と第2の層の間の接合強度は少なくとも10J/mであることがさらに望ましい。本発明のいくつかの特に望ましい実施形態において第1の層と第2の層の間の接合強度は少なくとも15J/mである。接合エネルギーは、バーコビッチ(Berkovich)ダイアモンド圧子を装着した(米国ミネソタ州イーデンプレイリー(Eden Prairie),エムティーエス・システムズ社(MTS Systems Corporation)の)ナノインデンターII(Nano Indenter II)を用いて行うことができる、押込測定を用いて決定することができる。当業者であれば理解するであろうように、別の装置を用いて押込測定を行うことができる。押込はある負荷範囲にわたってなされなければならず、押込部の直近周辺領域は離層の形跡の有無について検証されなければならない。接合エネルギーの計算は、該当部分が本明細書に参照として含まれる、ディー・ビー・マーシャル(D. B. Marshall)及びエイ・ジー・エバンス(A. G. Evans),「有残留応力膜の押込による密着性の測定I:界面離層機構(Measurement of Adherence of Residually Stressed Films by Indentation. I. Mechanics of Interface Delamination)」,J. Appl. Phys,1984年,第56巻,第10号,p.2632〜2638にしたがって行った。接合エネルギー決定のさらなる詳細は特許文献8に見ることができる。
本発明の別の実施形態が図2に簡略な断面図で示される。絶縁体上半導体構造40は、実質的に図1の実施形態について上述したような、第1の層42及び第2の層44を有する。第2の層44は第1の面46及び距離Dだけ隔てられた第2の面48を有し、第1の面46は第2の面に実質的に平行であり、第2の面48よりも第1の層42に近い。これらの面は、面間に若干の(例えば数度までの)角度があるかもしれないという事実を考慮に入れるために、「実質的に平行」であると説明される。「実質的に平行」とは、面の内の1つまたはそれより多くが完全に平坦でないかもしれないという可能性も含む。第2の層44は、第2の層44内にあり、第1の面46に実質的に平行であって、距離D/2だけ第1の面46から隔てられた、基準面50も有する。第2の層44は1つまたはそれより多くの種類の陽イオンを含有し、それぞれの種類の陽イオンは基準面50において基準濃度Ci/基準を有する。第2の層は、少なくとも1つの種類の陽イオンの濃度が基準濃度Ci/基準に対して低下している、第1の面に始まり、基準面に向けて広がる、陽イオン空乏領域52も有する。空乏イオンは可動陽イオン、例えばアルカリ金属イオンまたはアルカリ土類金属イオンとすることができる。陽イオン空乏領域は以下で本明細書に、また特許文献8に、説明される方法における工程(C)中の陽イオンの移動によって形成することができる。
図3に簡略な断面図で示される、本発明の別の実施形態にしたがえば、(実質的に図2に関して上述したような)絶縁体上半導体構造60の陽イオン空乏領域52は遠端62を有する。第2の層44はさらに遠端62の近傍にパイルアップ領域54を有する。パイルアップ領域54内では、少なくとも1つの種類の陽イオンの濃度がそのイオンについてのCi/基準に対して高められている。高められるイオンは、例えば、アルカリ金属イオンまたはアルカリ土類イオンのような可動イオンとすることができ、陽イオン空乏領域52の空乏イオンと同じであることが望ましい。パイルアップ領域は以下で本明細書に、また特許文献8に、説明される方法における工程(C)中の陽イオンの移動によって形成することができる。
本発明の別の実施形態が図4に簡略な断面図で示される。絶縁体上半導体構造80は、実質的に上述したような、第1の層82及び第2の層84を有する。絶縁体上半導体構造80は順に、半導体材料層90,酸素含有量が高められた半導体材料層92,少なくとも1つの種類の陽イオンについて陽イオン濃度が低められたガラスまたはガラス−セラミックの層94,少なくとも1つの種類の陽イオンについて陽イオン濃度が高められたガラスまたはガラス−セラミック材料の層96,及びガラスまたはガラス−セラミックの層98を有する。そのような構造は、以下で本明細書に、また特許文献8に、説明される方法を用いて形成することができる。
本発明のいくつかの望ましい実施形態において、第2の層のガラスまたはガラス−セラミックは比較的濃度が低いアルカリ金属イオンを含有する。ガラスまたはガラス−セラミック内のリチウム、ナトリウム及びカリウムのイオンの濃度の和は酸化物基準で約2重量%より小さいことが望ましい。ガラスまたはガラス−セラミック内のリチウム、ナトリウム及びカリウムのイオンの濃度の和は酸化物基準で約1重量%より小さいことがさらに望ましい。本発明のいくつかの特に望ましい実施形態において、ガラスまたはガラス−セラミック内のリチウム、ナトリウム及びカリウムのイオンの濃度の和は酸化物基準で約0.1重量%より小さい。
以下で本明細書に、また特許文献8に、説明される方法により、当業者による大寸絶縁体上歪半導体構造の作成が可能になる。例えば、本発明の一実施形態にしたがえば、本明細書に説明されるような絶縁体上半導体構造の最大寸法は10cm以上である。
本発明の絶縁体上半導体構造は事実上いかなる所望の層厚ででも作成することができる。例えば、第1の層の厚さは約10μm未満であることが望ましい。第1の層の厚さは約1μm未満であることがさらに望ましい。本発明のいくつかの望ましい実施形態において、第1の層の厚さは約10nmと500nmの間である。第2の層の厚さは約0.1mmと約10mmの間であることが望ましい。第2の層の厚さは約0.5mmと約1mmの間であることがさらに望ましい。絶縁体上半導体構造のいくつかの用途について、例えば、シリコン/SiO/シリコン構成を有する標準的な絶縁体上半導体構造を高周波で動作させる場合に生じる寄生容量効果を避けるためには、1μm以上の厚さを有する絶縁層が望ましい。以前は、そのような厚さを達成することは困難であった。本発明の一実施形態にしたがえば、単に厚さが1μm以上の第2の層を用いることによって、1μmより厚い絶縁層を有する絶縁体上半導体構造が容易に達成される。すなわち、第2の層の厚さに関する好ましい下限は1μmである。
一般的に言って、第2の層には、本発明のプロセス工程を通し、さらにSOI構造に施される以降の処理も通して、第1の層を支持するに十分な厚さが必要である。第2の層の厚さに関する理論的上限はないが、支持機能に必要であるかまたは最終のSOI構造に望ましい厚さをこえる厚さは一般に、第2の層が厚くなるほど、本発明の方法の工程(C)中の基板内の、同じ印加電圧差に対する、電場強度が低くなるので好ましくない。
図5〜8に簡略な断面図で示される本発明の別の実施形態は、絶縁体上半導体構造、特にSOG構造を作成する方法に関する。図5に示される、本方法の工程(A)において第1の基板110及び第2の基板120が提供され、
(1)第1の基板110は第2の基板と接合するための第1の外表面111(第1の接合面)、第1の基板に力を印加するための第2の外表面112(第1の力印加面)及び第1の基板を第1の部分114と第2の部分115に分離するための内部域113(内部域113は以降「分離域」と称され、例えば水素イオン注入域とすることができる)を有し、
(a)第1の接合面111,第1の力印加面112及び分離域113は互いに実質的に平行であり、
(b)第2の部分115は分離域113と第1の接合面111の間にあり、
(c)第1の基板110は実質的に単結晶の半導体材料からなり、
(2)第2の基板120は、一方は第1の基板との接合のための外表面121(第2の接合面)であり、他方は第2の基板に力を印加するための外表面122(第2の力印加面)である、2つの外表面121,122を有し、
(a)第2の接合面121と第2の力印加面122は互いに実質的に平行であって、距離Dだけ相互に隔てられており、
(b)第2の基板120はガラスまたはガラス−セラミックからなる。
図6に示される本方法の工程(B)において、第1の接合面111と第2の接合面112が接触させられる(接触すると、第1の接合面と第2の接合面は第1の基板と第2の基板の間に本明細書で「界面」と称される領域を形成する)。
図7に示される本方法の工程(C)において、第1の基板と第2の基板を第1の接合面と第2の接合面で(すなわち界面で)接合するに十分な時間をかけて、
(1)第1の力印加面112及び第2の力印加面122に力を印加して第1の接合面111と第2の接合面121を互いに押し付ける工程、
(2)第1の力印加面112及び第2の力印加面122のそれぞれにおける第1の電圧V及び第2の電圧Vで表される電場を第1の基板110及び第2の基板120にかける工程であって、第1の電圧V及び第2の電圧Vはそれぞれ第1の力印加面112及び第2の力印加面122において一様であり、電場が第1の基板110から第2の基板120に向けられるように第1の電圧Vが第2の電圧Vより大きい、工程、及び
(3)第1の基板110及び第2の基板120を加熱する工程であって、加熱は第1の力印加面112及び第2の力印加面122のそれぞれにおける第1の温度T及び第2の温度Tで表され、第1の温度T及び第2の温度Tは、それぞれ第1の力印加面112及び第2の力印加面122において一様であり、共通温度への冷却時に第1の基板110及び第2の基板120が相異なる収縮を受け、よって分離域113において第1の基板110を弱化させるように、選ばれる、工程、
が実質的に同時に施される。
図8に示される工程(D)において、接合された第1の基板110と第2の基板120は共通温度まで(例えば、室温のような共通温度まで)冷却され、第1の部分114と第2の部分115が分離域113a-bにおいて分離され、よって(第1の基板110から生じる)第1の層142及び(第2の基板120から生じる)第2の層144を有する絶縁体上半導体構造が形成される。
本発明の一実施形態にしたがえば、ガラスまたはガラス−セラミックは以下の特徴:
(i)ガラスまたはガラス−セラミックは1000℃より低い歪点を有し、工程(C)中に、第2の基板120内で第2の接合面121から離れて第2の力印加面122に向かう方向に移動する、陽イオン(例えば、アルカリ金属イオンまたはアルカリ土類金属イオン)を含有する;及び/または
(ii)ガラスまたはガラス−セラミックは、(a)非架橋酸素及び(b)工程(C)中に、第2の基板120内で第2の接合面121から離れて第2の力印加面122に向かう方向に移動する、陽イオン(例えば、アルカリ金属イオンまたはアルカリ土類金属イオン)を含有する;
のいずれかまたはいずれをも示すことが望ましい。
技術上知られているように、ガラス内またはガラス−セラミックのガラス相内の非架橋酸素は、ガラスの非網目形成成分によってガラスに与えられる酸素である。例えば、多くのガラスにおいて、非架橋酸素は、ガラス組成におけるアルカリ土類金属酸化物(例えば、MgO,CaO,SrO及び/またはBaO)の導入によってガラスの一部となる酸素を含む。
いかなる特定の動作理論にもしたがうつもりはないが、電解型反応が工程(C)中におこると考えられる。詳しくは、半導体基板(第1の基板)が電解型反応の陽電極としてはたらき、反応性酸素が第1の基板と第2の基板の間の界面の領域でつくられると考えられる。この酸素が半導体材料(例えばシリコン)と反応して、その場で、酸化半導体混在領域116(例えばシリコンベース半導体についてはシリコン酸化物領域)を形成すると考えられる。この混在領域は界面に始まり、第1の基板内に広がる。第2の基板のガラスまたはガラス−セラミック内の非架橋酸素の存在が第1の基板の半導体材料と反応する酸素の発生の役を果たすと考えられる。
反応性酸素のそのような発生及び半導体材料との化合が、本発明により第1の基板の半導体材料と第2の基板のガラスまたはガラス−セラミックの間に達成される強い結合の源である、すなわち第1の基板と第2の基板の間の結合の少なくとも一部(おそらくは全て)は第2の基板から発する反応性酸素との半導体材料の反応による、と考えられる。重要なことは、従来の手法とは異なり、この強い結合が高温処理、すなわち1000℃をこえる温度での処理を必要とせずに達成されることである。
この高温プロセスを回避できる能力により、第2の基板を低コストで大量生産できる材料とすることが可能になる。すなわち、高温プロセスを排することによって、本発明では、シリコン、石英、ダイアモンド、サファイア等などの、高価な耐熱材料からなる支持基板が必要とされない。
接合形成を容易にするため、ガラスまたはガラス−セラミックは少なくともある程度は電気を伝導できるべきである。ガラス及びガラス−セラミックの導電度はそれぞれの温度に依存し、したがって半導体材料とガラスまたはガラス−セラミックとの間の強い結合の達成において、1)ガラスまたはガラス−セラミックの導電度、2)工程(C)で用いられる温度(T及びT)、3)工程(C)中に第1の基板と第2の基板に印加される電場の強度及び4)工程(C)が実施される時間の長さの間には適切な関係がある。
一般的ガイドラインとして、ガラスまたはガラス−セラミックは、250℃で1016Ω-cm以下の比抵抗ρ(すなわち、250℃で10−16シーメンス/cm以上の導電度)を有することが好ましい。250℃でのρは1013Ω-cm以下であることがさらに好ましく、1011.5Ω-cm以下であることが最も好ましい。石英は、必要条件である250℃で1011.8Ω-cmの比抵抗を有するが、工程(C)中に移動できる陽イオンが欠けており、したがって、石英は上記手順にしたがう絶縁体上半導体構造の作成において第2の基板として使用するには不適であることになる。
いくつかの第1の基板/第2の基板の組合せに対しては、第1の基板110の第2の部分115の第2の基板120への接合の達成に、第1の基板110の接合面111の水素濃度を低減するための前処理が有益であることが見いだされた。詳しくは、水素イオンが注入されたシリコンウエハからアルカリ土類金属イオンを含有するガラス基板にシリコン膜を移載する場合に、そのような水素イオン濃度の低減が特に重要であることが見いだされた。水素濃度の低減は、無線用途またはその他のエレクトロニクス用途におけるRF用途に必要であると考えられる、高い、例えば850℃〜900℃の範囲の、歪点を有するガラス及びガラス−セラミックに対しても有益であろうと考えられる。
特に、水素イオン注入後、イオン注入されたシリコンウエハの表面は高い水素濃度、例えば高い水素イオン濃度を有することが見いだされた。Si表面における水素終端は結合形成プロセスを抑制し、したがって、上述したタイプのガラスウエハへのSi層の有効な移載を得るためには、イオン注入されたSiウエハの表面上の水素濃度を緩やかな酸化処理を用いて低減することが望ましいことが見いだされた。水素濃度の低減により、イオン注入されたシリコンウエハはさらに親水性になり、電圧及び熱の印加中に接合形成がおこることが可能になる。本プロセス中に形成される強い結合により、母材ウエハからのSi膜の均一な分離が可能になる。
定量的には、水素低減処理を欠くと、ガラスウエハの約10%しかSi膜で覆われず、覆われた領域であっても、Si膜は一様にならない傾向がある。しかし、Siの表面における水素濃度が酸化処理によって低減されると、一様なSi膜がガラスウエハの全面にわたって接合されるようになる。
イオン注入されたウエハの表面上の水素濃度を低減するためには様々な手法を用いることができる。好ましい手法には、酸素プラズマによるウエハの処理、過酸化水素処理、過酸化水素/アンモニア処理、過酸化水素/アンモニア処理及びこれに続く過酸化水素/酸処理、及びこれらの処理の組合せのような、緩やかな表面酸化処理がある。酸素プラズマ処理が、特に工業環境において、好ましい手法である。いかなる特定の動作理論にもしたがうつもりはないが、これらの処理中に、水素表面終端基が酸化されて水酸基になり、この水酸基が続いてシリコンウエハの表面を親水性にすると考えられる。処理は、酸素プラズマについては室温で、アンモニア+過酸化水素処理またはアンモニア+過酸化水素処理及びこれに続く酸+過酸化水素処理については25〜100℃の範囲の温度で、行われることが好ましい。
上述の議論はシリコンウエハに関してなされているが、水素濃度の低減はシリコン以外の半導体材料からなる水素イオンが注入された半導体ウエハに対しても有益であろうと考えられる。
図6に戻れば、本図は、第1の基板110と第2の基板120がそれぞれの接合面111及び121において接触させられる、本発明のプロセスの工程(B)を示す。本発明の好ましい実施形態においては、第1の基板及び第2の基板が工程(B)に先だって加熱される。例えば、第1の基板及び第2の基板は力印加面112及び122の温度がそれぞれT及びTになるように加熱される。このようにすれば、工程(C)の接合形成プロセス中における第1の基板と第2の基板の間の膨張差の発生が回避される。あるいは、第1の基板及び第2の基板は工程(B)に先だって予備加熱されず、接合面111と接合面121が接触させられた後の、工程(C)の開始前及び/または実質的な接合形成がおこる前の工程(C)の初期期間中に、加熱される。予備加熱が行われる場合には、スペーサーで接合面を隔てておくことができ、スペーサーは第1の基板と第2の基板が所望の温度に達すると取り除かれる。
図7の参照数字140で簡略に示されるプロセスチャンバは、様々な構成をとることができる。実験目的のためには、独国ミュヘン(Munich)のシュス・マイクロテック(SUSS MICROTEC)社から販売されているタイプのボンダーをプロセスチャンバとして用いることができる。同じ装置を工業用途に用いることはできるが、多数の第1の基板/第2の基板集成体を同時に処理できる装置が一般に好ましいであろう。
本発明は低から中程度の、温度、圧力、電場強度及び真空レベルを用いるからプロセスチャンバが満たすべき要件は過重ではなく、これは本発明の別の重要な利点である。すなわち、本発明は、比較的安価であり、広範に入手できるかまたは特注用途のために容易に製作できる、装置で実施することができる。
図7は、第1の基板と第2の基板が接合される、本プロセスの中枢工程、すなわち工程(C)を示す。工程(C)は第1の基板と第2の基板を第1の接合面及び第2の接合面において接合するに十分な時間をかけて行われる。例えば、工程(C)は45分と90分の間の時間で実施することができる。当然、時間は短い(例えば、30分より短い)ほど一般には好ましく、工業環境においては、基板材料、プロセス温度及び印加電圧の最適化により、工程(C)の実施に必要な時間は5〜15分に、またはさらに、短くできることが期待される。
工程(C)は中程度の真空状態の下で行われることが好ましい。すなわち、工程(C)が行われている間、チャンバ140は排気される。チャンバ内の圧力は1ミリバール(1hPa)以下であることが好ましく、10−3ミリバール(0.1Pa)以下であることが最も好ましい。あるいは、工程(C)は、アルゴン、ヘリウム等の雰囲気などの、不活性雰囲気内で行うことができる。
第1の基板と第2の基板のいかなる特定の組合せに対しても、当業者であれば本開示から工程(C)に適する時間、温度及び電場強度の組合せを容易に決定できるであろう。特に、当業者であれば、絶縁体上半導体構造がさらなる処理及び/または使用中にさらされるであろう様々な力及び環境条件に耐えるに十分に強い、半導体とガラスまたはガラス−セラミック間の接合を形成する上記パラメータの組合せを選択することができるであろう。
電圧V及びVは、関係式:
100V/cm≦(V−V)/D≦40kV/cm
を満たすことが望ましく、ここでDは第1の基板の厚さと第2の基板の厚さの和である。
接合形成における上述の役割に加えて、工程(C)で印加される電場は、第2の基板内で第2の基板の接合面(第2の接合面)から第2の基板の力印加面(第2の力印加面)に向かう方向への陽イオン(カチオン)の移動もおこさせる。そのような移動は、第1の基板と第2の基板の間の界面に始まり、第2の基板内に広がる陽イオン空乏領域123を形成する、すなわち、陽イオン空乏領域が第2の接合面に始まり、第2の力印加面に向かって第2の基板内に広がることが好ましい。
そのような陽イオン空乏領域の形成は、ガラスまたはガラス−セラミックがアルカリ金属イオン、例えば、Li,Na及び/またはKを含有している場合に、そのようなイオンは半導体デバイスの動作を妨げることが知られているから特に望ましい。アルカリ土類金属イオン、例えば、Mg2+,Ca2+,Sr2+及び/またはBa2+も半導体デバイスの動作を妨げることができ、したがって、陽イオン空乏領域ではこれらのイオンの濃度も低下していることが好ましい。
重要なことには、いったん形成された陽イオン空乏領域は、絶縁体上半導体構造が工程(C)で用いられた高温と同等の温度に加熱されるか、あるいはそれよりある程度高い温度に加熱されても、時間の経過に対して安定であることが見いだされた。高温で形成されていれば、陽イオン空乏領域は絶縁体上半導体構造の通常の動作温度及び形成温度において特に安定である。これらの要件により、使用中または以降のデバイスプロセス中にアルカリ金属イオン及びアルカリ土類金属イオンが絶縁体上半導体構造のガラスまたはガラスセラミックから半導体に拡散して戻りはしないであろうことが保証され、これは、工程(C)の接合形成プロセスの一環として電場を用いることから得られる重要な恩恵である。
強い接合を達成するための作業パラメータの選択に関しては、重要な陽イオンの全てに対して所望の幅及び所望の低減陽イオン濃度の陽イオン空乏領域を達成するに必要な作業パラメータを、当業者であれば、本開示から容易に決定することができる。存在する場合、陽イオン空乏領域は本発明の方法態様にしたがって作成された絶縁体上半導体構造に特有の特徴である。
陽イオン空乏領域に加えて、電場の印加はガラスまたはガラス−セラミックに含有されている1つまたはそれより多くの可動陽イオンについて「パイルアップ」領域もつくることができる。存在する場合、そのような領域は第1の基板と第2の基板の間の界面から最遠の空乏領域縁(端)に、またはその近傍にある。パイルアップ領域内では、陽イオン濃度がバルク濃度より高い。例えば、原子%で測定すると、パイルアップ領域内の陽イオンのピーク濃度は、例えば、バルク濃度の5倍にもなり得る。陽イオン空乏領域のように、そのようなパイルアップ領域は、存在すれば、本発明の方法態様にしたがって作成された絶縁体上半導体構造に特有の特徴である。
工程(C)中の第1及び第2の基板の温度、すなわちT及びTの値は、第1の基板が第1の部分と第2の部分に分割されて、第2の部分が第2の基板に接合され得るように、分離域において半導体基板(第1の基板)を弱化させる(例えば破断する)という重要な機能を果たすように選ばれる。
いかなる特定の動作理論にもしたがうつもりはないが、分離域における半導体基板の弱化は第一義的に、接合された第1の基板と第2の基板が工程(C)後に、例えば室温まで、冷却されるときにおこると考えられる。T及びTを適切に選ぶ(以下を見よ)ことによって、この冷却は第1の基板と第2の基板に相異なる収縮をおこさせる。この収縮の差異が分離域における第1の基板の弱化/破断として現れる応力を第1の基板に加える。上で論じたように、収縮の差異は、第1の基板が第2の基板より大きく収縮しようとするような差異である。
工程(C)中に用いられるT及びTの値は第1の基板と第2の基板の相対熱膨張係数に依存するであろう。これらの値の選択の最終目標は、冷却中に分離域に応力を与え、よって分離域を弱化させるために、一方の基板、好ましくは第1の基板が他方の基板、好ましくは第2の基板より大きく収縮しようとすることを保証することである。本発明のいかなる特定の適用(例えば、いかなる特定の半導体材料及びいかなる特定のガラスまたはガラス−セラミック)に対しても、当業者であれば、所望のSOI構造を作成するために第1の基板の第1の部分と第2の部分を互いに分離できるように分離域を弱化させるに十分なレベルの収縮差異を与えるT及びTの値を本開示に基づいて容易に選ぶことができるであろう。本発明の望ましい実施形態において、T,T及びガラスまたはガラス−セラミックの歪点Tは関係式:
−350℃≦T≦T+350℃,及び
−350℃≦T≦T+350℃
を満たす。T及びTはいずれも300℃と1000℃の間であることが望ましい。本発明のいくつかの望ましい実施形態において、T及びTはいずれも300℃と800℃の間である。
図8に関連して以下でさらに詳細に論じるように、分離域における第1の部分と第2の部分の分離により、それぞれの部分は分離が生じた「剥離」表面を有することになる。技術上知られているように、初期形成時において、すなわち以降のいかなる表面処理よりも前では、そのような剥離表面は特徴的に、一般に少なくとも0.5nmRMS程度の、例えば1〜100nmの範囲の表面粗さを有し、用いられるプロセス条件に依存して、第1の部分または第2の部分の本体内に存在するより高い、ある濃度の、分離域を形成するために用いられた注入イオン、例えば水素を有するであろう。初めに形成された状態での剥離表面は特徴的に、TEMで観察されるように、歪んだ結晶構造も有するであろう。一般的な用途において、剥離表面は使用に先だち、そのRMS表面粗さが1nm以下まで小さくなるように、例えばエレクトロニクス用途については0.1nm程度のRMS表面粗さまで、研磨される。本明細書で用いられるように、「剥離表面」は初めに形成されたままの表面を含み、以降のいかなる処理後の表面も含む。
分離域113は当業者に現在知られているかあるいは将来開発され得るタイプの注入/剥離手法を用いて形成される。現在、分離域は上に論じた文献の水素イオン注入法を用いて形成されることが好ましく、これらの文献の該当部分は本明細書に参照として含まれる。水素イオンとヘリウムイオンまたは水素イオンとホウ素イオンの共注入などの、別の現在既知の手法も分離域を形成するために用いることができる。どの手法が選ばれようとも、第1の基板は工程(D)中に分離域において第1の部分と第2の部分に分離可能でなければならない。したがって、分離域は、第1の基板の第1の部分と第2の部分への分割がおこり得るように弱化することによって、熱処理/冷却プロセスに反応する必要がある。
工程(C)中に第1の基板及び第2の基板に印加される圧力によって、これらの基板が、この工程の熱処理及び電場処理を受けながら、密に接触することが保証される。このようにすれば、基板間の強い接合形成を達成することができる。
一般に半導体基板(第1の基板)はガラスまたはガラス−セラミック基板(第2の基板)より高いレベルの印加圧力に耐えることができるであろう。したがって、圧力は第2の基板を損傷させずに基板間の密な接触を与えるように選ばれる。
広い範囲の圧力を用いることができる。例えば、第1及び第2の基板の第1及び第2の力印加面のそれぞれに印加される単位面積あたりの力Pは、関係式:
1psi(6.89×10Pa)≦P≦100psi(6.89×10Pa),
を満たすことが好ましく、関係式:
1psi(6.89×10Pa)≦P≦50psi(3.45×10Pa),
を満たすことがさらに好ましい。
ここでも、当業者であれば、本発明のいかなる特定の適用に対しても、用いられるべき特定の圧力値を本開示から容易に決定することができる。
本発明は単一の第1の基板及び単一の第2の基板を用いて実施することができる。あるいは、本発明の方法は単一の第2の基板上に1つより多くのSOI構造を形成するために用いることができる。
例えば、工程(A)から(D)を用いて第2の基板の全面積は覆わない第1のSOI構造を形成することができる。その後、工程(A)から(D)を反復して第1のSOI構造で覆われていない面積の全てまたは一部を覆う第2のSOI構造を形成することができる。第2のSOI構造は第1のSOI構造と同じ構造とするかまたは異なる構造とすることができる。例えば、第2のSOI構造は第1のSOI構造の作成に用いられた第1の基板の半導体材料と同じかまたは異なる実質的に単結晶の半導体材料からなる第1の基板を用いて作成することができる。
さらに好ましくは、工程(A)において複数の(すなわち2つまたはそれより多くの)第1の基板を提供し、工程(B)においてこれらの第1の基板の全てを単一の第2の基板に接触させ、次いで、得られた複数の第1の基板/単一の第2の基板集成体に工程(C)及び(D)を施すことによって、複数のSOI構造が同時に形成される。工程(A)において提供される複数の第1の基板は、全てを同じとするか、全てを異ならせるか、またはいくつかを同じとしていくつかを異ならせることができる。
どの手法が用いられようとも、得られる単一のガラスまたはガラス−セラミック基板上の複数のSOI構造は本発明の特定の用途に適切なように一体のままにしておくかあるいは分割することができる。所望であれば、隣接する構造のいくつかまたは全ての間の間隙を、例えば、いかなる所望の寸法のガラスまたはガラス−セラミック基板上にも1つまたはそれより多くの連続半導体層を得るために、半導体材料で埋めることができる。
以下の、限定が目的ではない実施例によって、本発明をさらに説明する。
実施例1:
酸化物基準で計算して約1モル%のNaOドーパントを含有する、表2のガラス2Nの100mm径/1mm厚のウエハを精細研削及び研磨した。525μm厚のシリコンウエハに100keV及び8×1016イオン/cmのイオンドーズ量で水素イオンを注入し、洗剤及び蒸留水で洗浄し、続いて10%硝酸洗浄を行って、SUSS MICROTECボンダー内でガラスウエハと接触させた。真空中でガラスウエハを450℃で加熱し、シリコンウエハを400℃で加熱して、10psi(6.89×10Pa)の圧力及び1750Vの電位差(ガラスを接地し、シリコンウエハに1750V)を5分間印加した。同じ電位差及び圧力の下で、ガラスウエハを575℃で、またシリコンウエハを525℃で、10分間加熱し、その後、電位差及び圧力を取り除いて、接合されたウエハを冷却させた。冷却されたウエハは、薄いシリコン層をもつガラス上シリコンウエハとシリコンウエハに分離した。ガラス上シリコン層は、薄い、損傷を受けた上層及び損傷していない単結晶シリコンの下層を有していた。薄い損傷層を研磨またはエッチングで取り除いて所望のガラス上シリコンウエハを得ることができた。
実施例2:
酸化物基準で計算して約0.9モル%のNaOドーパントを含有する、表4のガラス−セラミック4Aの100mm径/1mm厚のウエハを精細研削及び研磨した。525μm厚のシリコンウエハに100keV及び8×1016イオン/cmのイオンドーズ量で水素イオンを注入し、洗剤及び蒸留水で洗浄し、続いて10%硝酸洗浄を行って、SUSS MICROTECボンダー内でガラス−セラミックウエハと接触させた。真空中でガラス−セラミックウエハを450℃で加熱し、シリコンウエハを400℃で加熱して、10psi(6.89×10Pa)の圧力及び1750Vの電位差(ガラス−セラミックを接地し、シリコンウエハに1750V)を5分間印加した。同じ電位差及び圧力の下で、ガラス−セラミックウエハを575℃で、またシリコンウエハを525℃で、10分間加熱し、その後、電位差及び圧力を取り除いて、接合されたウエハを冷却させた。冷却されたウエハは、薄いシリコン層をもつガラス−セラミック上シリコンウエハとシリコンウエハに分離した。実施例1と同様に、ガラス−セラミック上シリコン層は、薄い、損傷を受けた上層及び損傷していない単結晶シリコンの下層を有していた。薄い損傷層を研磨またはエッチングで取り除いて所望のガラス−セラミック上シリコンウエハを得ることができた。
本発明の精神及び範囲を逸脱せずに本発明に様々な改変及び変形がなされ得ることが当業者には明らかであろう。したがって、本発明の改変及び変形が添付される特許請求項及びそれらの等価物の範囲内に入れば、本発明はそのような改変及び変形を包含するとされる。
本発明の一実施形態にしたがう絶縁体上半導体構造の簡略な断面図である 本発明の別の実施形態にしたがう陽イオン空乏領域を有する絶縁体上半導体構造の簡略な断面図である 本発明の別の実施形態にしたがうパイルアップ領域を有する絶縁体上半導体構造の簡略な断面図である 本発明の別の実施形態にしたがう絶縁体上半導体構造の簡略な断面図である 本発明の一実施形態にしたがう絶縁体上半導体構造を作成するための工程(A)を示す簡略な断面図である 本発明の一実施形態にしたがう絶縁体上半導体構造を作成するための工程(B)を示す簡略な断面図である 本発明の一実施形態にしたがう絶縁体上半導体構造を作成するための工程(C)を示す簡略な断面図である 本発明の一実施形態にしたがう絶縁体上半導体構造を作成するための工程(D)を示す簡略な断面図である
符号の説明
20,40,60,80 絶縁体上半導体構造
110 第1の基板(半導体基板)
111 第1の接合面
112 第1の力印加面
113 分離域
114 第1の部分
115 第2の部分
120 第2の基板(ガラスまたはガラス−セラミック基板)
121 第2の接合面
122 第2の力印加面

Claims (10)

  1. 直接にあるいは1つまたはそれより多くの中間層を介して接合された第1の層及び第2の層を有する絶縁体上半導体構造において、
    前記第1の層が実質的に単結晶の半導体材料を含み、
    前記第2の層がガラスまたはガラス−セラミックを含み、
    前記ガラスまたはガラス−セラミックの歪点が800℃以上である、
    ことを特徴とする絶縁体上半導体構造。
  2. 前記ガラスまたはガラス−セラミックが900℃以上の歪点を有することを特徴とする請求項1に記載の絶縁体上半導体構造。
  3. 前記ガラスまたはガラス−セラミックが、アルミノケイ酸ガラス、ホウケイ酸ガラス、アルミノホウケイ酸ガラス及び希土類アルミノケイ酸ガラスからなる群から選ばれることを特徴とする請求項1に記載の絶縁体上半導体構造。
  4. 前記ガラスまたはガラス−セラミックが、モル%で計算し、酸化物基準でバッチから計算して、55〜80%SiO,12〜30%Al,2〜15%P及び0〜15%ROを含む組成を有し、RがMg,Ca,Y,Sr,Zr,Hf,As,Sn,Li,La,Ge,Ga,Sb及びこれらの組合せからなる群から選ばれる、アルミニウムリンケイ酸ガラスであることを特徴とする請求項3に記載の絶縁体上半導体構造。
  5. 前記ガラスまたはガラス−セラミックが、モル%で計算し、酸化物基準でバッチから計算して、50〜70%SiO,15〜25%Al,5〜10%P及び7%未満の量のROを含む組成を有する、アルミニウムリンケイ酸ガラスであることを特徴とする請求項4に記載の絶縁体上半導体構造。
  6. 前記ガラスまたはガラス−セラミックが、モル%で計算し、酸化物基準でバッチから計算して、60〜85%SiO,12〜30%Al,4〜15%La及び0〜15ROを含む組成を有し、Rが、Mg,Ca,Y,Sr,Zr,Hf,As,Sn,Li,Ge,Ga,Sb及びこれらの組合せからなる群から選ばれる、ランタンアルミニウムケイ酸ガラスであることを特徴とする請求項3に記載の絶縁体上半導体構造。
  7. 前記ガラスまたはガラス−セラミックが、モル%で計算し、酸化物基準でバッチから計算して、60〜75%SiO,15〜20%Al,8〜15%La及び10%未満の量のROを含む組成を有する、ランタンアルミニウムケイ酸ガラスであることを特徴とする請求項6に記載の絶縁体上半導体構造。
  8. 前記ガラスまたはガラス−セラミックが、スピネル、β-石英またはβ-リチアの結晶相を有するガラス−セラミックであることを特徴とする請求項1に記載の絶縁体上半導体構造。
  9. 前記ガラスまたはガラス−セラミックが、スピネル結晶相を有し、酸化物基準の重量%で、45〜70%SiO,14〜28%Al,4〜13%ZnO,0〜8%MgO,0〜10%TiO,0〜10%ZrO,0〜15%CsO及び0〜5%BaOを含み、ZnO+MgOが合せて約8%以上であり、TiO+ZrOが合せて約4%以上である、組成を有する、透明なケイ酸塩ベースガラス−セラミックであることを特徴とする請求項1に記載の絶縁体上半導体構造。
  10. 前記構造の少なくとも一部が、順に、
    前記半導体材料、
    酸素濃度が高められた前記半導体材料、
    少なくとも1つの種類の陽イオンについて陽イオン濃度が低められた前記ガラスまたはガラス−セラミック、
    少なくとも1つの種類の陽イオンについて陽イオン濃度が高められた前記ガラスまたはガラス−セラミック、及び
    前記ガラスまたはガラス−セラミック、
    を有することを特徴とする請求項1に記載の絶縁体上半導体構造。
JP2007527990A 2004-08-18 2005-08-17 高歪ガラス/ガラス−セラミックを有する絶縁体上半導体構造 Pending JP2008511137A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US60278104P 2004-08-18 2004-08-18
PCT/US2005/029314 WO2006023594A2 (en) 2004-08-18 2005-08-17 High strain glass/glass-ceramic containing semiconductor-on-insulator structures

Publications (1)

Publication Number Publication Date
JP2008511137A true JP2008511137A (ja) 2008-04-10

Family

ID=35968151

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007527990A Pending JP2008511137A (ja) 2004-08-18 2005-08-17 高歪ガラス/ガラス−セラミックを有する絶縁体上半導体構造

Country Status (7)

Country Link
US (1) US7473969B2 (ja)
EP (1) EP1782474B1 (ja)
JP (1) JP2008511137A (ja)
KR (1) KR101121798B1 (ja)
CN (1) CN101091251B (ja)
TW (1) TWI343908B (ja)
WO (1) WO2006023594A2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012503879A (ja) * 2008-09-26 2012-02-09 コーニング インコーポレイテッド ガラス−セラミックベース絶縁体上半導体構造及びその作成方法
JP2012519372A (ja) * 2009-03-06 2012-08-23 ソイテック ドナー基板の引張り応力状態を低減させることを目的としたヘテロ構造を製造する方法
JP2013080772A (ja) * 2011-10-03 2013-05-02 Shin Etsu Chem Co Ltd Soiウェーハの製造方法

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007021503A1 (en) * 2005-08-17 2007-02-22 Corning Incorporated High strain point glasses
US7635521B2 (en) * 2006-02-10 2009-12-22 Corning Incorporated Glass compositions for protecting glass and methods of making and using thereof
JP5101038B2 (ja) * 2006-05-19 2012-12-19 株式会社フジクラ 電極基板の製造方法、電極基板の評価方法
US7803693B2 (en) * 2007-02-15 2010-09-28 John Trezza Bowed wafer hybridization compensation
WO2008123116A1 (en) * 2007-03-26 2008-10-16 Semiconductor Energy Laboratory Co., Ltd. Soi substrate and method for manufacturing soi substrate
WO2008123117A1 (en) * 2007-03-26 2008-10-16 Semiconductor Energy Laboratory Co., Ltd. Soi substrate and method for manufacturing soi substrate
CN101281912B (zh) 2007-04-03 2013-01-23 株式会社半导体能源研究所 Soi衬底及其制造方法以及半导体装置
CN102623400B (zh) 2007-04-13 2015-05-20 株式会社半导体能源研究所 显示器件、用于制造显示器件的方法、以及soi衬底
US8513678B2 (en) * 2007-05-18 2013-08-20 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
EP2009694A3 (en) * 2007-06-29 2017-06-21 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method thereof
US8217498B2 (en) * 2007-10-18 2012-07-10 Corning Incorporated Gallium nitride semiconductor device on SOI and process for making same
KR101545760B1 (ko) * 2007-10-31 2015-08-21 코닝 인코포레이티드 개선된 기판 조성물 및 반도체-온-절연체 장치를 형성하기 위한 방법
CN101842910B (zh) * 2007-11-01 2013-03-27 株式会社半导体能源研究所 用于制造光电转换器件的方法
JP5503876B2 (ja) * 2008-01-24 2014-05-28 株式会社半導体エネルギー研究所 半導体基板の製造方法
US8741740B2 (en) * 2008-10-02 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US8445394B2 (en) * 2008-10-06 2013-05-21 Corning Incorporated Intermediate thermal expansion coefficient glass
US8975199B2 (en) 2011-08-12 2015-03-10 Corsam Technologies Llc Fusion formable alkali-free intermediate thermal expansion coefficient glass
US9257328B2 (en) * 2008-11-26 2016-02-09 Corning Incorporated Glass-ceramic-based semiconductor-on-insulator structures and method for making the same
US8357974B2 (en) * 2010-06-30 2013-01-22 Corning Incorporated Semiconductor on glass substrate with stiffening layer and process of making the same
US8415555B2 (en) * 2010-08-24 2013-04-09 Corning Incorporated Dimensional silica-based porous silicon structures and methods of fabrication
JP2012156495A (ja) 2011-01-07 2012-08-16 Semiconductor Energy Lab Co Ltd Soi基板の作製方法
US8802534B2 (en) 2011-06-14 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Method for forming SOI substrate and apparatus for forming the same
WO2013089843A2 (en) * 2011-09-02 2013-06-20 The California Institute Of Technology Photovoltaic semiconductive materials
US8518807B1 (en) * 2012-06-22 2013-08-27 International Business Machines Corporation Radiation hardened SOI structure and method of making same
CN107108343B (zh) * 2014-11-05 2020-10-02 康宁股份有限公司 具有非平面特征和不含碱金属的玻璃元件的玻璃制品
US10923345B2 (en) * 2016-03-23 2021-02-16 Iqe Plc Epitaxial metal oxide as buffer for epitaxial III-V layers
US20210313354A1 (en) * 2018-07-31 2021-10-07 Nippon Electric Glass Co., Ltd. Display substrate and method of manufacturing same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54111517A (en) * 1978-02-06 1979-08-31 Ibm Nonporous glasssceramic body
JPH09145510A (ja) * 1995-09-19 1997-06-06 Denso Corp 半導体式力学量センサおよびその製造方法
JPH1171134A (ja) * 1997-03-31 1999-03-16 Corning Inc ガラスセラミック
JPH11163363A (ja) * 1997-11-22 1999-06-18 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2000143289A (ja) * 1998-10-27 2000-05-23 Corning Inc 低膨張ガラスセラミックス
JP2003059995A (ja) * 2001-08-20 2003-02-28 Denso Corp 陽極接合基板の評価方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2805166A (en) * 1954-01-18 1957-09-03 Loffler Johannes Glasses containing oxides of rare earth metals
NL6808826A (ja) * 1967-07-01 1969-01-03
US3977886A (en) * 1971-07-01 1976-08-31 Jenaer Glaswerk Schott & Gen. Transparent glass ceramic with small thermal expansion
FR2564823B1 (fr) * 1984-05-23 1991-08-23 Schott Glaswerke Materiau vitroceramique ayant un comportement specifique en dilatation thermique
US5374567A (en) 1993-05-20 1994-12-20 The United States Of America As Represented By The Secretary Of The Navy Operational amplifier using bipolar junction transistors in silicon-on-sapphire
CN1132223C (zh) 1995-10-06 2003-12-24 佳能株式会社 半导体衬底及其制造方法
CA2232796C (en) 1997-03-26 2002-01-22 Canon Kabushiki Kaisha Thin film forming process
US6159824A (en) 1997-05-12 2000-12-12 Silicon Genesis Corporation Silicon-on-silicon wafer bonding process using a thin film blister-separation method
TW408351B (en) * 1997-10-17 2000-10-11 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JP4298822B2 (ja) * 1997-12-22 2009-07-22 株式会社オハラ 発光性ガラスセラミックス
US6197429B1 (en) 1998-02-26 2001-03-06 Corning Incorporated Method for making transparent glass-ceramics with high temperature dimensional stability
US6383645B1 (en) * 1998-03-23 2002-05-07 Kabushiki Kaisha Ohara Glass-ceramic substrate for an information storage medium
JPH11307747A (ja) 1998-04-17 1999-11-05 Nec Corp Soi基板およびその製造方法
US6093623A (en) 1998-08-04 2000-07-25 Micron Technology, Inc. Methods for making silicon-on-insulator structures
JP4476390B2 (ja) 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6323108B1 (en) 1999-07-27 2001-11-27 The United States Of America As Represented By The Secretary Of The Navy Fabrication ultra-thin bonded semiconductor layers
CN1125789C (zh) * 2000-05-16 2003-10-29 湖北新华光信息材料股份有限公司 一种高强度磁盘基板用微晶玻璃及其制造方法
JP2002025762A (ja) * 2000-07-04 2002-01-25 Nippon Electric Glass Co Ltd 無機elディスプレイガラス基板
US6475326B2 (en) * 2000-12-13 2002-11-05 Applied Materials, Inc. Anodic bonding of a stack of conductive and glass layers
US6555232B1 (en) * 2001-11-28 2003-04-29 Corning, Incorporated High strain point glasses
US7119365B2 (en) * 2002-03-26 2006-10-10 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate
AU2002307578A1 (en) * 2002-04-30 2003-12-02 Agency For Science Technology And Research A method of wafer/substrate bonding
US7176528B2 (en) * 2003-02-18 2007-02-13 Corning Incorporated Glass-based SOI structures
KR101035826B1 (ko) * 2003-12-30 2011-05-20 코닝 인코포레이티드 고 변형점 유리
CN100527416C (zh) * 2004-08-18 2009-08-12 康宁股份有限公司 应变绝缘体上半导体结构以及应变绝缘体上半导体结构的制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54111517A (en) * 1978-02-06 1979-08-31 Ibm Nonporous glasssceramic body
JPH09145510A (ja) * 1995-09-19 1997-06-06 Denso Corp 半導体式力学量センサおよびその製造方法
JPH1171134A (ja) * 1997-03-31 1999-03-16 Corning Inc ガラスセラミック
JPH11163363A (ja) * 1997-11-22 1999-06-18 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2000143289A (ja) * 1998-10-27 2000-05-23 Corning Inc 低膨張ガラスセラミックス
JP2003059995A (ja) * 2001-08-20 2003-02-28 Denso Corp 陽極接合基板の評価方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012503879A (ja) * 2008-09-26 2012-02-09 コーニング インコーポレイテッド ガラス−セラミックベース絶縁体上半導体構造及びその作成方法
KR101568897B1 (ko) 2008-09-26 2015-11-12 코닝 인코포레이티드 유리 세라믹계 반도체-온-절연체 구조 및 그 제조방법
JP2012519372A (ja) * 2009-03-06 2012-08-23 ソイテック ドナー基板の引張り応力状態を低減させることを目的としたヘテロ構造を製造する方法
JP2013080772A (ja) * 2011-10-03 2013-05-02 Shin Etsu Chem Co Ltd Soiウェーハの製造方法

Also Published As

Publication number Publication date
CN101091251A (zh) 2007-12-19
EP1782474A4 (en) 2010-11-24
KR20070044059A (ko) 2007-04-26
WO2006023594A3 (en) 2007-05-10
CN101091251B (zh) 2011-03-16
EP1782474B1 (en) 2013-11-27
US7473969B2 (en) 2009-01-06
KR101121798B1 (ko) 2012-03-20
US20060038228A1 (en) 2006-02-23
WO2006023594A2 (en) 2006-03-02
TW200619165A (en) 2006-06-16
EP1782474A2 (en) 2007-05-09
TWI343908B (en) 2011-06-21

Similar Documents

Publication Publication Date Title
JP2008511137A (ja) 高歪ガラス/ガラス−セラミックを有する絶縁体上半導体構造
US7262466B2 (en) Strained semiconductor-on-insulator structures and methods for making strained semiconductor-on-insulator structures
US7927970B2 (en) Producing SOI structure using high-purity ion shower
US20070281440A1 (en) Producing SOI structure using ion shower
US7456057B2 (en) Germanium on glass and glass-ceramic structures
TWI388034B (zh) 玻璃陶瓷為主半導體在絕緣體上結構以及其製造方法
TWI470743B (zh) 玻璃陶瓷為主半導體在絕緣體上結構及其製造方法
EP1974375A2 (en) Germanium on glass and glass-ceramic structures
KR101545760B1 (ko) 개선된 기판 조성물 및 반도체-온-절연체 장치를 형성하기 위한 방법
JP5649579B2 (ja) ガラス−セラミックベース絶縁体上半導体構造及びその作成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080818

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111004

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111006

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120104

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120206

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120321