CN100527416C - 应变绝缘体上半导体结构以及应变绝缘体上半导体结构的制造方法 - Google Patents

应变绝缘体上半导体结构以及应变绝缘体上半导体结构的制造方法 Download PDF

Info

Publication number
CN100527416C
CN100527416C CNB2005800280463A CN200580028046A CN100527416C CN 100527416 C CN100527416 C CN 100527416C CN B2005800280463 A CNB2005800280463 A CN B2005800280463A CN 200580028046 A CN200580028046 A CN 200580028046A CN 100527416 C CN100527416 C CN 100527416C
Authority
CN
China
Prior art keywords
substrate
glass
semiconductor
semi
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005800280463A
Other languages
English (en)
Other versions
CN101044620A (zh
Inventor
K·P·加德卡尔
M·J·德杰纳卡
L·R·平克尼
B·G·艾特肯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Corning Inc
Original Assignee
Corning Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Corning Inc filed Critical Corning Inc
Publication of CN101044620A publication Critical patent/CN101044620A/zh
Application granted granted Critical
Publication of CN100527416C publication Critical patent/CN100527416C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Glass Compositions (AREA)
  • Thin Film Transistor (AREA)
  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明涉及具有应变半导体层的绝缘体上半导体结构。根据本发明的一个实施例，一种绝缘体上半导体结构具有包括半导体材料、附连到包括玻璃或玻璃陶瓷的第二层的第一层，且将半导体和玻璃或玻璃陶瓷的CTE选择成使第一层受到拉伸应变的作用。本发明还涉及该应变绝缘体上半导体层的制造方法。

Description

应变绝缘体上半导体结构以及应变绝缘体上半导体结构的制造方法
技术领域
本发明一般涉及半导体结构，尤其涉及绝缘体上半导体(semiconductor-on-insulator)结构以及绝缘体上半导体结构的制造方法。
至今，绝缘体上半导体结构中最常用的半导体材料是硅。这种结构在本文中称为绝缘体上硅(silicon-on-insulator)结构，并且将缩写“SOI”应用于这种结构。本发明一般涉及绝缘体上半导体结构，包括绝缘体上硅结构。
为了便于说明起见，以下讨论有时按照绝缘体上硅结构来进行。对该特定类型的绝缘体上硅结构进行了参考以便于解释本发明，但不旨在并且不应被解释为以任何方式限制本发明的范围。
缩写SOI此处一般用于指绝缘体上半导体结构，包括但不限于绝缘体上硅结构。类似地，缩写SOG一般用于指玻璃上半导体(semiconductor-on-glass)结构，包括但不限于玻璃上硅(silicon-on-glass)结构。术语SOG也旨在包括玻璃陶瓷上半导体(semiconductor-on-glass-ceramic)结构，包括但不限于玻璃陶瓷上硅(silicon-on-glass-ceramic)结构。缩写SOI包括SOG。
背景技术
绝缘体上硅技术对于高性能薄膜晶体管、太阳能电池和诸如有源矩阵显示器之类的显示器正变得日益重要。绝缘体上硅晶片由绝缘材料上的一薄层基本是单晶的硅(一般厚度是0.1-0.3微米，但在某些情况下有5微米厚)构成。
获得这一晶片的各种方法包括：在晶格匹配的衬底上Si的外延生长；将单晶硅片接合到其上已生长了氧化物层SiO2的另一硅晶片上，然后将顶部晶片抛光或蚀刻成例如0.1至0.3微米的单晶硅层；或离子注入法，其中将氢离子或氧离子注入，以便在氧离子注入的情况下在由Si覆盖的硅晶片中形成隐埋氧化物层或者在氢离子注入的情况下分离(剥离)Si薄层以接合到另一个具有氧化物层的Si晶片上。在这三种方法中，发现基于离子注入的方法在商业上更加实用。具体地，氢离子注入法优于氧离子注入法，在于所需的注入能量小于氧离子注入所需能量的50％且所需剂量比氧离子注入低两个数量级。
通过氢离子注入法的剥离最初在例如Bister等人的“Ranges of the 0.3-2MeVH+ and 0.7-2MeV H2 +Ions in Si and Ge”Radiation Effects，1982，59：199-202中有所讲解，并由Michel Bruel，See Bruel的美国专利第5,374,564号；M Bruel，Electronic Lett.31，1995，第1201-1202页；以及L Dicioccio，Y Letiec，F Letertre，C Jaussad和M Bruel的Electronic Lett 32，1996，第1144-1145页讲一步阐明。以上引用的出版物中的每一篇都通过引用结合于此。该方法一般包括以下步骤。在单晶硅晶片上生长热氧化物层。然后将氢离子注入到该晶片中以生成表面下的裂纹。注入能量决定生成裂纹的深度，而剂量决定裂纹密度。然后将该晶片在室温下与另一个硅晶片(支撑衬底)接触以形成临时接合。然后将晶片热处理到约600℃以使用于将一薄层硅从Si晶片分离的表面下裂纹生长。然后将所得组件加热到高于1000℃的温度以用下层的SiO2将Si膜完全接合到支撑衬底，即，未注入的Si晶片。该过程由此形成了绝缘体上硅结构，其中硅薄膜接合到另一硅晶片，且它们之间有一氧化物绝缘体层。
对于SOI结构的商业应用而言，成本是一个重要的考虑因素。至今，这种结构的成本的主要部分是支撑由Si薄膜覆盖的氧化物层的硅晶片的成本，即，成本的主要部分是支撑衬底。尽管在各个专利中提到了将石英用作支撑衬底(参见美国专利第6,140,209号；6,211,041号；6,309,950号；6,323,108号；6,335,231号；和6,391,740号)，但石英本身就是相对昂贵的材料。在讨论支撑衬底时，以上参考文献中的一些提及了石英玻璃、玻璃和玻璃陶瓷。在这些参考文献中列出的其它支撑衬底材料包括金刚石、蓝宝石、碳化硅、氮化硅、陶瓷、金属和塑料。
正如本发明的发明人所发现的，在SOI结构中用由不昂贵的材料形成的晶片来代替硅晶片决不是一件易事。具体地，难以用可低成本大量制造的类型的玻璃或玻璃陶瓷来代替硅晶片，即，难以制造节省成本的SOG结构。这是因为在本发明前，本技术领域中没有将玻璃或玻璃陶瓷用作绝缘体上半导体结构中的支撑结构的实用技术。
“应变硅效应”用于在基于硅的半导体材料中获得较高的电子迁移率和空穴迁移率。如美国专利第6,107,653号和6,539,641号中所述的，应变硅膜是通过将Ge浓度逐渐增加的SiGe层沉积到硅片上的，然后在最上面的SiGe层上形成硅层。SiGe层和硅层之间热膨胀失配使硅层受到拉伸应力。在应变硅层中，电子受到较小的阻力并且比未应变硅中的流动快70％，从而获得比在未应变硅中制造的同等尺寸的器件快35％的微电子器件。然而，应变硅衬底的成本可能很高，因为在本发明之前，本技术领域中没有用于制造将应变半导体层和玻璃或玻璃陶瓷作为支撑衬底的绝缘体上半导体结构的实用技术。
发明内容
本发明的一个实施例涉及一种绝缘体上半导体结构，该结构包括直接地或通过一个或多个中间层彼此附连的第一层和第二层，其中第一层包括基本上是单晶的半导体材料；第二层包括玻璃或玻璃陶瓷；玻璃或玻璃陶瓷的CTE(25℃-300℃)正向小于(less positive)半导体材料的CTE(25℃)。
本发明的另一个实施例涉及一种绝缘体上半导体结构，该结构包括直接地或通过一个或多个中间层彼此附连的第一层和第二层，其中第一层包括基本上是单晶的半导体材料；第二层包括玻璃或玻璃陶瓷；其中该绝缘体上半导体结构具有使用温度Tuse；并且其中
Figure C200580028046D00071
大于0。
本发明的另一个实施例涉及一种绝缘体上半导体结构的制造方法，包括：
(A)提供第一和第二衬底，其中
(1)第一衬底包括用于接合到第二衬底的第一外表面(第一接合面)、用于将力施加到第一衬底的第二外表面(第一施力面)、以及用于将第一衬底分隔成第一部分和第二部分的内区(分隔区)，其中：
(a)第一接合面，第一施力面和分隔区基本上互相平行；
(b)第二部分在分隔区和第一接合面之间；以及
(c)第一衬底包括基本上是单晶的半导体材料；以及
(2)第二衬底包括两个外表面，一个外表面用于接合到第一衬底(第二接合面)，而另一个外表面用于向第二衬底施加力(第二施力面)，其中：
(a)第二接合面和第二施力面基本上互相平行，并彼此隔开距离D2；以及
(b)第二衬底包括玻璃或玻璃陶瓷；
(B)使第一和第二接合面接触；
(C)持续足以使第一和第二衬底在第一和第二接合面处互相接合的一段时间，同时：
(1)将力施加到第一和第二施力面以将第一和第二接合面压在一起；
(2)使第一和第二衬底受到分别由第一和第二施力面上的第一电压V1和第二电压V2表征的电场的作用，所述电压在这些面上是均匀的，且V1高于V2，使得电场从第一衬底指向第二衬底；以及
(3)加热第一衬底和第二衬底，所述加热分别由第一和第二施力面上的第一T1和第二温度T2来表征，所述温度在这些面上是均匀的且被选择为使得在冷却到常温后，第一和第二衬底经历不同的收缩由此削弱分隔区处的第一衬底；以及
(D)冷却接合的第一和第二衬底并在分隔区分隔第一和第二部分，
其中T1、T2、半导体材料的CTE和玻璃或玻璃陶瓷材料的CTE被选为使得半导体材料在25℃时受到拉伸应变。
本发明的绝缘体上半导体结构以及绝缘体上半导体结构的制造方法得到了优于现有技术的众多优点，本发明满足本领域中对于用于应变SOI结构的较低成本的衬底的长时间的需求。此外，本发明提供了用于这种结构的新颖形式。在本发明的众多应用之中，有在如光电子、RF电子和混合信号(模拟/数字)电子等领域中的应用，以及例如LCD和OLED之类的显示器应用，其中与基于非晶硅、多晶硅和未应变硅的器件相比可获得显著增强的性能。此外，还实现了高效的光电池和太阳能电池。本发明的新颖的处理技术及其新颖的应变SOI结构显著地降低了应变SOI结构的成本，并由此满足了半导体领域中对低成本应变半导体器件的持续的需求。
本发明的其它特征和优点将在后面的详细描述中陈述，并且本领域的技术人员从该描述中可以清楚，或通过实施如说明书和其权利要求书以及附图中所描述的本发明来认识到本发明的其它特征和优点。
应该理解，以上概括描述和后面的详细描述仅仅是本发明的示例，并旨在提供用于理解如其所要求保护的本发明的本质和特性的概述或框架。
包括了附图以提供对本发明的进一步的理解，且附图结合在本说明书中并构成其一部分。附图未必是按比例的，且为了清楚起见各个元件的尺寸可以变形。附图示出了本发明的一个或多个实施例，它连同说明书一起用于解释本发明的原理和操作。
附图说明
图1是根据本发明的一个实施例的绝缘体上半导体结构的横截面示意图；
图2是根据本发明的另一个实施例的具有阳离子耗尽区的绝缘体上半导体结构的横截面示意图；
图3是根据本发明的另一个实施例的具有堆叠区的绝缘体上半导体结构的横截面示意图；
图4是根据本发明的另一个实施例的绝缘体上半导体结构的横截面示意图；
图5-8是根据本发明的一个实施例的绝缘体上半导体结构的制造方法的步骤的横截面示意图。
具体实施方式
在图1的横截示意面中示出了本发明的一个实施例。绝缘体上半导体结构20包括第一层22和第二层24。第一层22和第二层24或者如图1所示的直接地互相附连，或者通过一个或多个中间层互相附连。如果有一个或多个中间层插入在第一层22和第二层24之间，则第一层22和第二层24理想地间隔不大于约100nm的距离。第一层22由基本上是单晶的半导体材料形成，而第二层24由玻璃或玻璃陶瓷形成。玻璃或玻璃陶瓷在25℃-300℃温度范围上的热膨胀系数(CTE)(在下文中CTE(25℃-300℃))正向小于半导体材料在25℃下的CTE(下文中CTE(25℃))。玻璃或玻璃陶瓷的CTE(25℃-300℃)可以是正的，或甚至可以是负的(例如，对于基于β-锂霞石的玻璃陶瓷)。CTE(25℃-300℃)的值被记录为该温度范围内的平均CTE值。
理想的是，玻璃或玻璃陶瓷的CTE(25℃-300℃)至少比半导体材料的CTE(25℃)正向小3×10-7/℃。更理想的是，玻璃或玻璃陶瓷的CTE(25℃-300℃)至少比半导体材料的CTE(25℃)正向小5×10-7/℃。在本发明的某些理想的实施例中，玻璃或玻璃陶瓷的CTE(25℃-300℃)至少比半导体材料的CTE(25℃)正向小7×10-7/℃，甚至10×10-7/℃。为了防止第一层的失效或分层，理想的是半导体材料的CTE(25℃)和玻璃或玻璃陶瓷的CTE(25℃-300℃)之间的差别不大于约30×10-7/℃。
这里描述的材料的CTE被记录为均质材料本身的CTE，而不是在本发明的实际绝缘体上半导体结构中的材料层的实际膨胀行为。因为第一层和第二层互相附连，且它们一般是刚性材料，因此它们的膨胀和收缩行为将受其所附连的其它的一层(或多层)影响。如果第一层和第二层材料的CTE之间有差别，且这两层在升高的温度Tbond下彼此附连，则在冷却到室温后这两层中的一层将经受拉伸而另一层经受压缩。短语“试图收缩”、“冷却到室温后的差别收缩”以及类似的短语在这里用于反映当从Tbond冷却时衬底的收缩一般不同于其未接合收缩的这一事实，例如，作为冷却的结果，具有所讨论的较大的正CTE的层试图收缩到某种程度，但作为接合到具有较小的正CTE的层的结果，不可以(且一般不会)实际收缩到该程度。
在本发明的某些实施例中(例如，当半导体材料是基于硅的半导体材料时)，玻璃或玻璃陶瓷的CTE(25℃-300℃)不正向大于约22×10-7/℃。在本发明的这些特定实施例中，玻璃或玻璃陶瓷理想地具有不正向大于约20×10-7/℃、不正向大于18×10-7/℃、甚至不正向大于15×10-7/℃的CTE(25℃-300℃)。在本发明的某些理想实施例中，玻璃或玻璃陶瓷具有小于1050℃的应变点。
在本发明的理想实施例中，半导体材料受到拉伸应变的作用。例如，在图1所示的实施例中，第一层理想地在绝缘体上半导体结构的使用温度(例如25℃、100℃或者在25℃-100℃的温度范围中)下受到拉伸应变的作用。拉伸应变可提高半导体材料的电子和空穴迁移率性能，由此允许构造具有提高的性能的器件。例如，第一层理想地具有至少是半导体材料在基本上未应变的状态中的体迁移率的约105％的体迁移率。更理想的是，第一层具有至少是半导体材料在基本上未应变的状态中的体迁移率的120％的体迁移率。在美国专利第5,442,205号、6,107,653号、6,573,126号和6,593,641号中更详细讨论了应变半导体，每一专利的内容通过整体引用结合于此。
半导体材料可以是基于硅的半导体材料，或者可以是任何其它适当类型的半导体材料，如III-V半导体、II-IV半导体、II-IV-V半导体或IV半导体。适合用作第一层的半导体材料的基于硅的半导体材料的例子包括硅(例如，未掺杂的硅、n-掺杂硅、p-掺杂硅)、锗掺杂的硅(SiGe)和碳化硅(SiC)。可用于第一层的其它半导体材料的例子包括基于Ge、GeAs、GaP和InP的材料。第一层实际上可具有任何适当的厚度。例如，第一层的厚度可达约1μm，且理想的是介于约10nm至约500nm之间，且约10nm至约150nm的厚度范围尤其理想。第一层的半导体材料可具有取决于材料的宽范围的CTE。例如，第一层的半导体材料可具有介于约20×10-7/℃和约70×10-7/℃之间的CTE(25℃)。
第一层的半导体材料是基本上是单晶的半导体材料的形式。词“基本上”用于描述第一层以考虑到半导体材料一般至少含有诸如晶格缺陷或少数晶界之类的某些固有的或故意增加的内部缺陷或表面缺陷的这一事实。词“基本上”也反映了某些掺杂剂可能使体半导体材料的晶体结构变形或影响其晶体结构的这一事实。
第二层的玻璃或玻璃陶瓷理想的是基于二氧化硅的玻璃或玻璃陶瓷。理想的是，SiO2在玻璃或玻璃陶瓷中以至少约30mol％的浓度存在。更理想的是，SiO2以至少约40mol％的浓度存在。适合用于本发明的玻璃陶瓷可包括诸如莫来石、堇青石、尖晶石、β-石英或β-锂辉石等任何结晶相。在本发明的某些理想实施例中，第二层的玻璃陶瓷的结晶相是尖晶石、β-石英或β-锂辉石。玻璃陶瓷的玻璃相理想的是足以允许阳离子在以下描述的绝缘体上半导体结构的制造方法的步骤(C)期间从第一层和第二层之间的界面离开。
非基于二氧化硅的玻璃或玻璃陶瓷可用于实施本发明，但由于其较高的成本和/或较差的性能特性，它们一般不太理想。在本发明的某些理想实施例中(例如，在绝缘体上硅结构中)，玻璃或玻璃陶瓷理想低地是氧化物玻璃或氧化物玻璃陶瓷。然而，对于某些应用，例如，对于采用不是基于硅的半导体材料的SOI结构，不是基于氧化物的第二层，—非氧化物玻璃可能是理想的，但一般成本较高。
对于某些应用，例如，显示器应用，玻璃或玻璃陶瓷理想地在可见光、近UV和/或近IR波长范围中基本上为透明。例如，玻璃或玻璃陶瓷理想地在350nm到2μm波长范围中基本上为透明。
第二层的玻璃或玻璃陶瓷可利用本领域的技术人员熟悉的各种技术由常规的原材料来制造，并利用下文中以及名为“GLASS-BASED SOI STRUCTURES”的美国专利申请第10/779,582号中描述的方法来附连到第一层，该专利申请的内容通过整体引用结合于此。
在本发明的某些实施例中，玻璃或玻璃陶瓷理想地至少包括某些阳离子，这些阳离子在下文中以及美国专利申请第10/779,582号中描述的方法的步骤(C)期间沿所施加的电场的方向移动，即，远离接合的第一层和第二层之间的界面并朝向第二层的背面移动。例如Li+、Na+和/或K+离子等碱离子是对该目的合适的阳离子，因为它们一般具有比通常结合到玻璃或玻璃陶瓷中的其它类型的阳离子更高的迁移率。然而，没有碱离子的玻璃或玻璃陶瓷也可用于本发明。例如，具有诸如碱土离子(例如，Ca2+、Mg2+、Ba2+、Sr2+)之类的其它可移动离子，或诸如Ag+、Cu+、Zn2+和过渡金属离子等其它阳离子的玻璃或玻璃陶瓷可用于本发明的绝缘体上半导体结构中的第二层，尽管后一组离子可能不合需要地减小光传播，尤其是在UV中。
在其中玻璃或玻璃陶瓷含有碱离子或碱土离子的本发明的实施例中，碱离子或碱土离子可在宽的范围上变化，典型的浓度介于以氧化物为基准计算的0.1wt％-40wt％。理想的碱离子和碱土离子的浓度是：在碱离子的情况下以氧化物为基准计算的0.1wt％-10wt％，在碱土离子的情况下以氧化物为基准计算的0wt％-25wt％。很多名义上的无碱玻璃具有几十到几百ppm的碱杂质，它可在下文中描述的方法的步骤(C)期间移动。
虽然由单一玻璃或玻璃陶瓷形成的衬底较佳，但如果需要的话可采用叠层的结构。当采用叠层的结构时，最接近第一层的叠层的层应具有本文所讨论的对于由单一玻璃或玻璃陶瓷材料形成的第二层的特性。远离第一层的层较佳地也具有这些特性，但可具有不严格的特性，因为它们不直接地与第一衬底相互作用。在后一情况下，当不再满足为第二层指定的特性时认为第二层结束。
沿这些相同的路线，在第一层和第二层之间可以有中间层。例如，在下文中描述的接合过程中，第一衬底和第二衬底中的任一个或两者可包括其外表面的全部或部分上的表面层，例如，半导体上的氧化物层。当存在时，这种表面层不应具有阻止在第一层和第二层之间形成强接合的成分和/或厚度。具体地，具有大于约100nm的厚度的半导体衬底上的氧化物层可导致与玻璃或玻璃陶瓷衬底的弱接合或不接合。如果在第一层和第二层之间有一个或多个中间层，则它们理想地具有小于约100nm的组合厚度。任何中间层的组合厚度较理想地小于约50nm，更理想地小于约30nm。
虽然不要求通过任何具体的操作理论来接合，但应该相信具有较大厚度的氧化物层对电流具有较高的电阻，因此减小第一衬底和第二衬底之间的界面处的电解型反应，这种电解型反应被认为在下文描述的方法中提供了期望的强接合。因此，当氧化物层存在于第一衬底的接合面上时，与绝缘层相反，它主要起钝化层的作用。同样，形成于第二衬底的接合面上的氧化物层不应妨碍电流流动，由此理想地具有小于约100nm的厚度。当表面层存在于第一和第二衬底的接合面上时，它们变成绝缘体上半导体结构的第一层和第二层之间的中间层。
用作本发明中的玻璃的理想的玻璃系列包括铝硅酸盐玻璃、硼硅酸盐玻璃、铝硼硅酸盐玻璃和稀土铝硅酸盐玻璃。适当的低膨胀玻璃成分的例子在以下的表1和2中以mol％给出。本领域的技术人员可利用标准的方法制造这些和其它合适的玻璃成分。例如，以下列出的玻璃可通过将组成氧化物、卤化物(例如，AlCl3)、磷酸盐(例如，Ai(PO3)3或AlPO4)和/或碳酸盐(例如CaCO3)粉末在球磨机中混合1小时以形成1Kg批量来制造。然后将该混和的批量放入Pt坩埚中并在1650℃的碳硅棒加热炉中熔化一整夜，这段时间之后将熔化的玻璃倒在钢板上并在850℃和950℃之间退火以减小应力。这些玻璃的特性可由本领域的技术人员通过改变成分来改变。例如，可通过减少SiO2含量或增加稀土氧化物含量来增加CTE。可通过增加SiO2含量和Al2O3至RE2O3(RE＝稀土)的量以及通过改变RE2O3的同一性(identity)来提高应变点。例如，用Y2O3来代替La2O3将提高应变点并减小CTE。本领域的技术人员可将少量的(例如百分之几的)碱离子或碱土离子添加以下列出的无碱离子或碱土离子的成分中以获得更适合用于下文中描述的接合方法的玻璃。
表1
 
示例 SiO<sub>2</sub> Al<sub>2</sub>O<sub>3</sub> Al<sub>2</sub>Cl<sub>6</sub> CaO La<sub>2</sub>O<sub>3</sub> Y<sub>2</sub>O<sub>3</sub> TiO<sub>2</sub> P<sub>2</sub>O<sub>5</sub> 应变点(℃) 退火温度(℃) CTE(25-300℃)(×10<sup>-7</sup>/℃)
1A 78 15.4 0 0 2.6 0 0 4 837 894 18
1B 79.62 747 0.12 12.80 0 0 0 0 783 835 33
1C 81.23 8.34 0.12 9.82 0.20 0.29 0 0 808 863 30
1D 82.92 9.26 0.12 6.71 0.41 0.58 0 0 826 883 27
1E 84.70 10.22 0.13 3.44 0.62 0.90 0 0 840 900 19
1F 86.57 11.22 0.13 0 0.85 1.23 0 0 908 982 15
1G 86.24 11.18 0.13 0 0 2.45 0 0 914 994 16
1H 86.89 11.27 0.13 0 1.71 0 0 0 896 966 15
1I 89.98 7.44 0.12 0 0.81 0 1.65 0 887 964 11
1J 89.70 7.41 0.12 0 0.71 0 2.06 0 890 965 9
1K 76 12.1 0.5 11.4 0 0 0 0 812 867 32
1L 75.75 13.2 0.5 8.55 1 1 0 0 804 858 32
1M 75.5 14.3 0.5 5.7 2 2 0 0 808 859 31
1N 75.25 15.4 0.5 2.85 3 3 0 0 819 867 30
1O 75 16.5 0.5 0 4 4 0 0 831 876 32
1P 75 16.5 0.5 0 8 0 0 0 812 860 36
 
1Q 82 11.5 0.5 0 4 0 2 0 867 929 22
1R 82 11.5 0.5 0 3.5 0 2.5 0 876 943 22
1S 80 10.5 0.5 9 0 0 0 0 818 875 26
1T 80 12.5 0.5 4.5 1.25 1.25 0 0 820 870 28
1U 80 13.5 0.5 2.25 1.875 1.875 0 0 830 881 25
1V 80 14.5 0.5 0 2.5 2.5 0 0 854 905 26
1W 81 10.75 0.5 6.75 0.5 0.5 0 0 814 869 26
1X 82 11 0.5 4.5 1 1 0 0 820 876 24
1Y 83 11.25 0.5 2.25 1.5 1.5 0 0 843 901 22
1X 84 11.5 0.5 0 2 2 0 0 893 959 22
表2
 
示例 SiO<sub>2</sub> Al<sub>2</sub>O<sub>3</sub> La<sub>2</sub>O<sub>3</sub> Y<sub>2</sub>O<sub>3</sub> SrO Na<sub>2</sub>O SnO<sub>2</sub> 液体温度(℃) CTE(25-300℃)(×10<sup>-7</sup>/℃)  
2A 82 12.6 4.9 0.5 0 0.5 0 1450 -
2B 80 14 3 3 0 0.5 0 1450 -
2C 80 14 2.75 2.75 1 0 0 1480 -
2D 80 14 3 3 0 0 0 1470 29
2E 84 11.2 4.3 0 0.5 0 0.5 1490 -
适合用作本发明的绝缘体上半导体结构中的第二层的另一种类型的玻璃是铝磷硅酸盐玻璃。简单的三元成分(诸如以下表3中的示例3A-3C的成分)往往具有最低的热膨胀系数和高应变点。然而，如果简单的三元成分和半导体材料之间的膨胀失配太大(例如，太大以致于使得它们导致应变半导体层失效或分层)，则可通过向简单的三元玻璃添加一种或多种改良成分来提供更高CTE的玻璃。典型的改良成分包括碱或碱土氧化物(例如，Na2O、Li2O、BaO、CaO)以及ZnO、Y2O3、La2O3、Ga2O3、TiO2、ZrO2、HfO2、GeO2、SnO2、Nb2O5和Ta2O5。诸如BaO、Y2O3和La2O3之类的成分是特别理想的改良剂，因为它们能得到CTE的增加而不大量地减小玻璃的应变点。改良玻璃的示例示为以下表3的示例3D-3N。本领域的技术人员可利用常规的熔融和成形工艺来提供用于本发明的铝磷硅酸盐玻璃，并可将少量(例如，等于百分之几)的碱离子或碱土离子添加到以下列出的无碱离子和碱土离子的成分中，以便获得更适合用于下文中描述的接合方法的玻璃。例如，铝磷硅酸盐玻璃可利用二氧化硅、氧化铝、偏磷酸铝(或正磷酸铝)和作为适当的氧化物或碳酸盐的任何的修饰剂作为原料在Pt坩埚中在1650℃下熔融。一般将玻璃在约900℃下退火。在名为“High Strain Point Glasses”的美国临时专利申请第60/533,765号中详细描述了铝磷硅酸盐玻璃，其内容通过整体引用结合于此。
表3
 
示例 Al<sub>2</sub>O<sub>3</sub> P<sub>2</sub>O<sub>5</sub> SiO<sub>2</sub> BaO Y<sub>2</sub>O<sub>3</sub> La<sub>2</sub>O<sub>3</sub> ZrO<sub>2</sub> Na<sub>2</sub>O 应变点(℃)   CTE(25-300℃)(×10<sup>-7</sup>/℃)  
3A 23 7 70 0 0 0 0 0 864 10.1
3B 22 9 69 0 0 0 0 0 875 8.6
3C 23 8 69 0 0 0 0 0 860 10.1
3D 21.9 7.6 65.5 5 0 0 0 0 824 20.6
3E 21.3 7.4 63.8 7.5 0 0 0 0 812 27.9
3F 22.4 7.8 67.3 0 2.5 0 0 0 856 16.7
3G 21.9 7.6 65.5 0 5 0 0 0 841 22.3
3H 21.3 7.4 63.8 0 7.5 0 0 0 834 27.9
3I 21.9 7.6 65.5 0 2.5 0 2.5 0 846 18.2
3J 21.9 7.6 65.5 0 3.7 0 1.3 0 836 18.8
3K 22.4 7.8 67.3 0 0 2.5 0 0 840 17.0
3L 21.9 7.6 65.6 0 0 5 0 0 824 23.5
3M 21.9 7.6 65.6 0 0 2.5 2.5 0 829 19.6
3N 21.8 7.92 64.4 0 0 0 0 0.99 819 18.9
适合用于本发明的玻璃陶瓷材料可在众多的成分系列中得到，包括基于尖晶石、β-石英和β-锂辉石的晶体的材料。适合用于本发明的玻璃陶瓷可基于诸如莫来石、堇青石和β-锂霞石之类的其它结晶相。这些成分的示例示于表4中，并且在美国专利第5,968,857和6,248,678号中有描述，其内容通过引用整体结合于此。具有低CTE或甚至负CTE(例如，基于β-锂霞石或β-石英，诸如锂铝硅酸盐β-石英玻璃陶瓷)和适当的应变点的其它玻璃陶瓷也可用于本发明。具有低膨胀的玻璃陶瓷可利用本领域的技术人员熟悉的方法来制造。虽然大部分玻璃陶瓷含有一些碱离子或碱土离子，但任何已知的低膨胀的无碱离子或碱土离子的玻璃陶瓷可用少量的碱离子或碱土离子来修饰，以便提供更适合用于下文描述的接合方法的玻璃陶瓷材料。
表4
 
成分(wt％) 示例4A 示例4B 示例4C 示例4D 示例4E
SiO<sub>2</sub> 71.6 68.8 68.8 68.8 70.7
Al<sub>2</sub>O<sub>3</sub> 12.7 19.2 19.2 19.2 22.1
ZnO 4.4 1.0 1.0 1.0 0
MgO 2.1 1.8 1.8 1.8 0
BaO 1.2 0.8 0.8 0.8 0
Li<sub>2</sub>O 0 2.7 2.7 2.7 4.0
Na<sub>2</sub>O 0 0 0 0 2.0
K<sub>2</sub>O 0 0 0 0 1.2
TiO<sub>2</sub> 5.0 2.7 2.7 2.7 2.8
ZrO<sub>2</sub> 3.0 1.8 1.8 1.8 1.6
热处理 1000℃，2小时 920℃，0.5小时           1050℃，0.5小时            1100℃，0.5小时            850℃，2小时
晶相 尖晶石 β-石英 β-石英+β-锂辉石              β-锂辉石 β-石英
CTE(25-300℃)(×10<sup>-7</sup>/℃)   25 4.7 7.8 7.9 24
应变点(℃) 938 870 1001 1018 未测量
在给定的使用温度下第一层的拉伸应变将主要取决于接合温度和使用温度之间的温度差，以及作为第一层和第二层的材料的温度的函数的相对CTE。如本文所使用的，接合温度是第一层和第二层彼此附连的界面处的温度。接合温度将介于T1和T2之间，且可以约是T1和T2的平均值，或者可如本领域的技术人员所清楚的通过热建模或测量来确定。为了使第一层在使用温度下承受应变，作为从接合温度Tbond冷却到使用温度的结果，第一层必须设法收缩得更多。如此，根据本发明的一个实施例，第一层的材料的CTE和第二层的材料的CTE是这样的：使得
Figure C200580028046D00171
大于0。理想地，大于约1×10-4。更理想地，
Figure C200580028046D00173
大于约2×10-4。在本发明的某些特别理想的实施例中，
Figure C200580028046D00174
大于约5×10-4。理想地，绝缘体上半导体结构在25℃-100℃的使用温度范围上具有上述
Figure C200580028046D00175
的值。例如，根据本发明的一个实施例，绝缘体上半导体结构在25℃的使用温度Tuse。处具有上述
Figure C200580028046D00176
的值。根据本发明的另一个实施例，绝缘体上半导体结构在100℃的使用温度处具有上述
Figure C200580028046D00177
的值。
正如本领域的技术人员意识到的，玻璃或玻璃陶瓷和附连到其上的半导体层之间的接合强度是绝缘体上半导体结构的关键特性。高接合强度和耐久性对于保证绝缘体上半导体结构可承受得住与该结构内或之上的薄膜晶体管和其它器件的制造相关联的处理十分重要。第一层和第二层之间的接合强度理想的是至少8J/m2。更理想地，第一层和第二层之间的接合强度至少是10J/m2。在本发明的某些特别理想的实施例中，第一层和第二层之间的接合强度至少是15J/m2。接合能可利用压痕测量来确定，这可利用配备了Berkovich金刚石压头的纳米刻压头II(明尼苏达州Eden Prairie市的MTS Systems公司)来进行。正如本领域的技术人员将意识到的，其它设备可用于进行压痕测量。使压痕覆盖一定范围的载荷，并检查直接围绕压痕的区域以找出分层的证据。根据D B Marshall和A G Evans的“Measurementof Adherence of Residually Stressed Films by Indentation.I.Mechanics of InterfaceDelamination”J.Appl.Phys，56[10]2632-2638(1984)来进行接合能的计算，该文献的相关部分的内容通过引用结合于此。可在美国专利申请第10/779,582号中得到关于接合能确定的进一步细节。
在图2的横截面示意图中示出了本发明的另一个实施例。绝缘体上半导体结构40包括第一层42和第二层44，它们基本如以上关于图1的实施例所述的。第二层44具有相隔距离D2的第一表面46和第二表面48，第一表面46基本平行于第二表面，且比第二表面48更靠近第一层42。将这些面描述为“基本平行”，以便考虑到它们之间可能有少许微小的角度(例如，等于几度)的这一事实。短语“基本平行”还包括这些面中的一个或多个不完全平坦的可能性。第二层44还包括基准面50，它在第二层44内、与第一表面46基本平行并与第一表面46相隔距离D2/2。第二层44包括一种或多种类型的阳离子，每一种类型的阳离子在基准面50上具有基准浓度Ci/Ref。第二层还具有阳离子耗尽区52，它在第一表面开始并延伸到基准面，其中至少一种类型的阳离子的浓度相对于基准浓度Ci/Ref是耗尽的。耗尽的离子可以是可移动的阳离子，例如，碱离子或碱土离子。阳离子耗尽区可在下文中和美国专利申请第10/779,582号中描述的方法中通过在步骤(C)期间阳离子的运动来形成。
根据图3的横截面示意图中示出的本发明的另一个实施例，绝缘体上半导体结构60的阳离子耗尽区52(基本如以上关于图2所描述的)具有远边62。第二层44还包括在远边62附近的堆叠区54。在堆叠区54中，至少一种类型的阳离子的浓度相对于该离子的Ci/Ref是增加的。增加的离子例如可以是诸如碱离子或碱土离子之类的可移动离子，且理想的是与阳离子耗尽区52的耗尽离子相同。堆叠区可在下文中和美国专利申请第10/779,582号中描述的方法中通过在步骤(C)期间阳离子的运动来形成。
在图4的横截面示意图中示出了本发明的另一个实施例。绝缘体上半导体结构80基本如上所述地包括第一层82和第二层84。绝缘体上半导体结构80依次包括半导体材料(90)；具有增加的氧含量的半导体材料(92)；具有对于至少一种类型的阳离子的减少的阳离子浓度的玻璃或玻璃陶瓷(94)；具有对于至少一种类型的阳离子的增加的阳离子浓度的玻璃或玻璃陶瓷材料(96)；以及玻璃或玻璃陶瓷(98)。这种结构可利用下文中和美国专利申请第10/779,582号中描述的方法来制造。
在本发明的某些理想的实施例中，第二层的玻璃或玻璃陶瓷具有相对较低的碱离子浓度。理想地，在玻璃或玻璃陶瓷中以氧化物为基准计的锂、钠和钾离子的浓度之和小于2wt％。更理想地，在玻璃或玻璃陶瓷中以氧化物为基准计的锂、钠和钾离子的浓度之和小于1wt％。在本发明的某些特别理想的实施例中，在玻璃或玻璃陶瓷中以氧化物为基准计的锂、钠和钾离子的浓度之和小于0.1wt％。
下文中和美国专利申请第10/779,582号中描述的方法使本领域的技术人员能够制造大尺寸的应变绝缘体上半导体结构。例如，根据本发明的一个实施例，如本文中所述的绝缘体上半导体结构具有不小于10cm的最大尺寸。
本发明的绝缘体上半导体结构实际上可制造成任何理想的层厚。例如，第一层理想地具有小于约10μm的厚度。更理想地，第一层理想地具有小于约1μm的层厚。在本发明的某些理想实施例中，第一层具有介于约10nm至50nm之间的厚度。第二层理想地具有介于约0.1mm至约10mm之间的厚度。更理想地，第二层具有介于约0.5mm至1mm之间的厚度。对于绝缘体上半导体结构的某些应用，具有大于或等于1μm的厚度的绝缘层是理想的，例如，以便避免在具有硅/SiO2/硅构造的标准绝缘体上半导体结构在高频下工作时发生的寄生电容效应。在过去，这种厚度难以实现。根据本发明的一个实施例，具有厚于1μm的绝缘层的绝缘体上半导体结构通过简单地利用其厚度不小于1μm的第二层容易地实现。因此第二衬底的厚度的较佳下限是1μm。
概括而言，第二层需要足够厚以在本发明的整个加工步骤以及后面在SOI结构上进行的处理中支撑第一层。虽然第二衬底的厚度没有理论上的上限，但超过了支撑功能或最后的SOI结构需要的厚度一般不是优选的，因为第二衬底的厚度越大，在本发明的方法的步骤(C)期间对于所施加的同一电压差衬底中的电场强度越低。
本发明的绝缘体上半导体结构可用于多种类型的基于半导体的器件和成品。例如，根据本发明的一个实施例，薄膜晶体管包括含有如上所述的绝缘体上半导体结构的图案化元件。根据本发明的另一个实施例，液晶显示器包括液晶材料和含有如上所述的绝缘体上半导体结构的图案化元件，它理想地具有基本透明的第二层。根据本发明的另一个实施例，OLED器件包括发光有机材料和含有如上所述的绝缘体上半导体结构的图案化元件，它理想地具有基本透明的第二层。如美国专利申请第10/779,582号中所述，本领域的技术人员可利用常规的方法来制造这些器件。
示于图5-8的横截面示意图中的本发明的另一个实施例涉及制造绝缘体上半导体结构，尤其是SOG结构的方法。在示于图5中的该方法的步骤(A)中，设置第一和第二衬底(110，120)，其中：
(1)第一衬底(110)包括用于接合到第二衬底的第一外表面(111)(第一接合面)、用于将力施加到第一衬底的第二外表面(112)(第一施力面)、以及用于将衬底分隔成第一部分(114)和第二部分(115)的内部区(113)(内部区(113)在下文中称为“分隔区”，它可以是例如氢离子注入区)，其中：
(a)第一接合面(111)、第一施力面(112)和分隔区(113)基本互相平行；
(b)第二部分(115)位于分隔区(113)和第一接合面(111)之间；以及
(c)第一衬底(110)包括基本上是单晶的半导体材料；以及
(2)第二衬底(120)包括两个外表面(121，122)，一个用于接合到第一衬底(第二接合面)，而另一个用于将力施加到第二衬底(第二施力面)，其中，
(a)第二接合面(121)和第二施力面(122)基本互相平行并彼此相隔距离D2；以及
(b)第二衬底(120)包括玻璃或玻璃陶瓷。
在示于图6中的该方法的步骤(B)中，使第一和第二接合面(111，121)接触(一旦接触，第一和第二接合面形成第一衬底和第二衬底之间本文中称为“界面”的物体)。
在示于图7中的该方法的步骤(C)中，对于足以使第一衬底和第二衬底在第一和第二接合面处(即界面处)互相接合的一段时间，基本同时地进行以下步骤：
(1)将力施加到第一和第二施力面(112，122)上，以将第一和第二接合面(111，121)压在一起；
(2)使第一和第二衬底(110，120)受到分别由第一和第二施力面(112，122)上的第一电压V1和第二电压V2表征的电场的作用，所述电压在这些面上是均匀的，且V1高于V2，使得电场从第一衬底(110)指向第二衬底(120)；以及
(3)加热第一和第二衬底(110，120)，所述加热分别由第一和第二施加力的面(112，122)上的第一和第二温度T1和T2表征，所述温度在这些面上是均匀的，并且被选择为使得在冷却到常温后，第一和第二衬底(110，120)经受不同的收缩，以由此在分隔区(113)处削弱第一衬底(110)。
在示于图8中的该方法的步骤(D)中，将接合的第一和第二衬底(110，120)冷却到常温(例如，诸如室温之类的常温)；然后第一和第二部分(114，115)在分隔区(113a-b)处分隔，由此形成具有第一层142(来自于第一衬底110)和第二层144(来自于第二衬底120)的绝缘体上半导体结构140。
理想地选择玻璃或玻璃陶瓷的CTE和半导体材料的CTE，使得半导体材料在使用温度下承受拉伸应变。例如，半导体材料理想地在25℃、100℃或在25℃-100℃的温度范围上承受拉伸应变。第一和第二衬底的材料的特性(CTE或其它)理想地基本如上文对于本发明的绝缘体上半导体结构所描述的。例如，在本发明的理想实施例中，玻璃或玻璃陶瓷的CTE(25℃-300℃)正向小于半导体材料的CTE(25℃)。在本发明的其它理想实施例中，第一层和第二层的材料的CTE是使得对于例如25℃、100℃或25℃-100℃的温度范围大于0
根据本发明的一个实施例，玻璃或玻璃陶瓷理想地具有以下两组特性中的一组或两组：
(i)玻璃或玻璃陶瓷具有小于1000℃的应变点，并包括在步骤(C)期间沿远离第二接合面(121)并朝向第二施力面(122)的方向移动的阳离子(例如，碱离子或碱土离子)；和/或
(ii)玻璃或玻璃陶瓷包括(a)非桥连氧和(b)在步骤(C)期间在第二衬底(120)中沿远离第二接合表面(121)并朝向第二施力面(122)的方向移动的阳离子(例如，碱离子或碱土离子)。
如本领域中已知的，玻璃或玻璃陶瓷的玻璃相中的非桥连氧是通过玻璃中非成网状成分而对玻璃起作用的氧。例如，在很多种玻璃中，非桥连氧包括通过将碱土氧化物(例如，MgO、CaO、SrO和/或BaO)结合到玻璃成分中来成为玻璃的一部分的氧。
虽然不要求由任何特定的操作理论来接合，但相信电解型反应在步骤(C)期间发生。具体地，相信半导体衬底(第一衬底)用作用于电解型反应的阳极，且活性氧在第一衬底和第二衬底之间的界面的区域中产生。相信这种氧与半导体材料(例如硅)发生反应，从而在原地形成氧化半导体的混和区(116)(例如，对于基于硅的半导体的氧化硅区)。这种混和区在界面处开始，并延伸进入第一衬底。相信在第二衬底的玻璃或玻璃陶瓷中的非桥连氧的存在在与第一衬底的半导体材料的发生反应的氧的生成中起作用。
相信这种活性氧的生成及其与半导体材料的结合是本发明在第一衬底的半导体材料和第二衬底的玻璃或玻璃陶瓷之间实现的强接合的来源，即第一衬底和第二衬底之间的至少一部分(可能是全部)接合是通过半导体材料与从第二衬底生成的活性氧的反应形成的。值得注意的是，不同于现有技术，这种强接合在无需高温处理，即高于1000℃的温度下处理的情况下实现。
这种避免高温处理的能力允许第二衬底成为可大批量低成本制造的材料。即，通过消除高温处理，本发明消除了对于由诸如硅、石英、金刚石、蓝宝石等昂贵的高温材料形成的支撑衬底的需求。
具体地，在不需要高温处理的情况下实现强接合的能力允许第二衬底可由玻璃或玻璃陶瓷形成；在一个实施例中，玻璃或玻璃陶瓷表现出小于1000℃的应变点。更具体地，对于显示器应用，玻璃或玻璃陶瓷一般具有小于800℃的应变点，并且在另一个实施例中小于700℃。对于电子和其它应用，应变点较佳地小于1000℃。正如玻璃制造领域中已知的，具有较低应变点的玻璃或玻璃陶瓷比具有较高应变点玻璃或玻璃陶瓷更易于制造。
为了促进接合，玻璃或玻璃陶瓷至少应在某种程度上能够导电。玻璃或玻璃陶瓷的导电率取决于其温度，并因此在实现半导体材料和玻璃或玻璃陶瓷之间的强接合时，在以下的几个方面中有一个平衡：1)玻璃或玻璃陶瓷的导电率，2)步骤(C)中采用的温度(T1和T2)，3)在步骤(C)期间施加到第一和第二衬底上的电场的强度，以及4)进行步骤(C)的时间长度。
作为一般方针，玻璃或玻璃陶瓷较佳地在250℃处具有小于或等于1016Ω-cm的电阻率ρ(即，在250℃处大于或等于10-16西门子/cm的导电率)。更佳地是，在250℃处的ρ小于或等于1013Ω-cm，且最佳地是，它小于或等于1011.5Ω-cm。应该注意，虽然石英在250℃处具有需要的电阻率1011.8Ω-cm，但它缺少可在步骤(C)期间移动的阳离子，因此可得出石英不适合于用作根据以上过程制造绝缘体上半导体结构时的第二衬底。
对于某些第一衬底/第二衬底组合，发现对第一衬底110的接合面111进行预处理以减小其氢浓度在实现第一衬底的第二部分115到第二衬底120的接合时是有利的。具体地，已经发现氢浓度的这种减小在将硅膜从注入有氢离子的硅晶片转移到含有碱土离子的玻璃衬底时特别重要。相信氢浓度的减小对于具有高应变点(例如850℃到900℃的范围)的玻璃或玻璃陶瓷也是有利的，而高应变点预期是无线和其它电子应用中的RF应用所需要的。
具体地，发现在氢离子注入后，注入的硅晶片的表面具有高的氢浓度，例如，高的氢离子浓度。在Si表面上的氢端接抑制了接合过程，因此发现理想的是通过利用温和的氧化处理来减小注入的Si晶片上的氢浓度以获得有效的Si层向上述类型的玻璃晶片的转移。氢浓度的减小导致使注入的硅晶片更加亲水，并允许在电压和热的施加期间发生接合。在该过程期间形成的强接合允许Si膜与主晶片均匀地分离。
定量地，发现在缺少减少氢的处理时，玻璃晶片的仅约10％用Si膜来覆盖，且即使在覆盖区，Si膜往往是不均匀的。然而，当Si的表面上的氢浓度通过氧化处理减小时，均匀的Si膜变得在其整个表面上附连到玻璃晶片。
可使用各种方法来减小注入晶片的表面上的氢浓度。较佳的方法涉及表面的温和氧化处理，如用氧等离子体的晶片处理、用过氧化氢、过氧化氢和氨水、过氧化氢和氨水然后是过氧化氢和酸的处理或者这些处理的组合。用氧等离子体的处理是较佳的方法，尤其是在商业环境中。虽然不要求通过任何特定的操作理论来接合，但相信在这些处理期间，氢端接的表面基氧化成氢氧基，这进而使硅晶片的表面亲水。较佳地在室温下对氧等离子体进行处理，并在25℃-100℃之间的温度下对氨水+过氧化物或氨水+过氧化物进行处理，然后进行酸+过氧化物的处理。
虽然上述讨论是按照硅晶片进行的，但应该相信氢浓度的减小对于由除硅以外的半导体材料形成的氢注入半导体晶片是有利的。
转到图6，该图示出本发明的工艺的步骤(B)，其中使第一衬底110和第二衬底120在其接合面111和121处接触。在本发明的较佳实施例中，在步骤(B)之前加热第一衬底和第二衬底，例如，加热第一衬底和第二衬底加热使得施力面112和122分别出于T1和T2。由此，可在步骤(C)的接合过程期间避免第一衬底和第二衬底之间的不同的膨胀。或者，在步骤(B)之前不预先加热第一衬底和第二衬底，而是在接合面111和121接触后、且在步骤(C)的开始之前和/或实质的接合发生前的步骤(C)的起始部分期间加热第一衬底和第二衬底。当进行预先加热时，接合面可由隔片来分离，一旦达到第一衬底和第二衬底的期望温度，即去除该隔片。
在图7的140处示意性地示出的处理室可具有各种构造。为了实验的目的，德国慕尼黑市的SUSS MICROTEC出售的类型的接合器可用作处理室。该同一设备可用于商业应用，尽管能够同时处理多个第一衬底/第二衬底组件的设备一般是较佳的。
因为本发明采用低到中等温度、压力、电场强度和真空级，所以处理室需要满足的要求是不需要的，这是本发明的另一个重要优点，即，本发明可用既相对便宜又可普遍地获得或对于自定义应用易于制造的设备来实施。
图7示出本工艺的中心步骤，即步骤(C)，其中第一衬底和第二衬底互相接合。步骤(C)进行了足以使第一衬底和第二衬底在第一和第二接合面上互相接合的一段时间。例如，步骤(C)可进行45至90分钟之间的一段时间。当然，更短的时间段(例如，小于30分钟的时间)一般较佳，且在商业环境中，预期进行步骤(C)所需的时间可通过衬底材料、处理温度和施加的电压的优化来减小到5-15分钟的时间段或更少。
步骤(C)较佳地在中等真空条件下进行，即在进行步骤(C)的同时将室40抽真空。较佳的是，室中的压力小于或等于1毫巴，且最佳的是小于或等于10-3毫巴。或者，步骤(C)可在诸如氩、氦等气氛之类的惰性气氛中进行。
对于任何特定的一组第一和第二衬底，本领域的技术人员将能够从本公开内容中确定时间、温度和场强的适当组合。具体地，这些技术人员将能够选择这些在半导体和玻璃或玻璃陶瓷之间形成接合的参数的组合，该接合强到足以使绝缘体上半导体结构能承受其在进一步的处理和/或使用期间所经受的各种力和环境条件。
电压V1和V2理想地满足关系：100V/cm≤(v1-V2)/D≤40kV/cm，其中D是第一衬底和第二衬底的厚度之和。
除接合中的以上作用外，在步骤(C)中施加的电场还使第二衬底中的阳离子沿从第二衬底的接合面(第二接合面)向其施力面(第二施力面)的方向移动。这种移动较佳地形成在第一和第二衬底之间的界面处开始并延伸到第二衬底的阳离子耗尽区(123)，即，阳离子耗尽区在第二接合面处开始并朝向第二施力面延伸进第二衬底。
当玻璃或玻璃陶瓷含有碱离子，例如，Li+、Na+和/或K+离子时，这种阳离子耗尽区的形成是特别理想的，因为已知这种离子会干扰半导体器件的工作。碱土离子，例如Mg2+、Ca2+、Sr2+和/或Ba2+也可干扰半导体器件的工作，因此阳离子耗尽区也较佳地具有减小浓度的这些离子。
值得注意的是，发现阳离子耗尽区一旦形成，则即使将绝缘体上半导体结构加热到与步骤(C)中使用的温度可比的升高的温度甚至在某种程度上高于步骤(C)中使用的温度，该耗尽区随时间的推移也是稳定的。由于阳离子耗尽区在升高的温度上形成，所以它在绝缘体上半导体结构的正常工作和形成温度下尤其稳定。这些考虑事项确保碱离子和碱土离子不会在使用或进一步的器件处理期间从玻璃或玻璃陶瓷扩散回到绝缘体上半导体结构的半导体上，这是从将电场用作步骤(C)的接合过程的一部分得到的重要优点。
如同选择操作参数以实现强接合一样，实现理想宽度的阳离子耗尽区和对于所有有关的阳离子的理想的减小的阳离子浓度所需的工作参数可由本领域的技术人员从本发明公开内容中容易地确定。当阳离子耗尽区存在时，它是根据本发明的方法方面形成的绝缘体上半导体结构的特有特征。
除阳离子耗尽区外，电场的施加还可形成用于包含于玻璃或玻璃陶瓷中的可移动阳离子中的一个或多个的“堆叠”区。当这种区域存在时，它们位于离第一和第二衬底之间的界面最远的耗尽区的侧面(边缘)处或其附近。在堆叠区内，阳离子具有高于其体浓度的浓度。例如，当以原子百分比测量时，堆叠区中的阳离子的峰值浓度可以例如等于体浓度的5倍。类似于阳离子耗尽区，当这种堆叠区存在时，它是根据本发明的方法方面形成的绝缘体上半导体结构的特有特征。
选择第一和第二衬底在步骤(C)期间的温度，即，T1和T2的值，以在分隔区处进行削弱(例如压裂)半导体衬底(第一衬底)的重要功能，使得可将第一衬底分为第一和第二部分，第二部分接合到第二衬底。
虽然不要求通过任何具体的操作理论来接合，但相信半导体衬底在分隔区的削弱主要是在接合的第一和第二衬底在步骤(C)之后冷却到例如室温时发生的。通过对T1和T2的适当选择(参见以下)，这种冷却导致第一和第二有差别地收缩。该有差别的收缩将应力施加到第一衬底，这使其自身表示为第一衬底在分隔区处的削弱/压裂。如以上所讨论的，较佳的是有差别的收缩使得第一衬底试图比第二衬底收缩得更多。
在步骤(C)期间所使用的T1和T2的值将取决于第一和第二衬底的相对热膨胀系数，选择这些值的目标是确保衬底中的一个(较佳的是第一衬底)试图比另一衬底(较佳的是第二衬底)收缩的程度更大，以在冷却期间将应力施加到分隔区并因此削弱分离区。对于本发明的任何特定的应用(例如，任何特定的半导体材料和任何特定的玻璃或玻璃陶瓷)，本领域的技术人员将能够基于本发明公开内容容易地为T1和T2选择值，这将提供足以削弱分隔区以使第一衬底的第一和第二部分可互相分离以形成理想的SOI结构的有差别的收缩程度。在本发明的理想实施例中，T1、T2以及玻璃或玻璃陶瓷的应变点Ts满足以下关系：
Ts-350℃≤T1≤Ts+350℃；以及
Ts-350℃≤T2≤Ts+350℃。
理想的是，T1和T2都介于300℃和1000℃之间。在本发明的某些理想实施例中，T1和T2都介于300℃和800℃之间。
正如以下结合图8进一步详细讨论的，第一和第二部分在分隔区处的分隔导致每一部分都具有发生分隔的“剥落”表面。正如本领域中已知的，在最初成型后，即，在任何后续的表面处理之前，这一剥落表面由至少是0.5纳米RMS数量级(例如，在1-100纳米的范围中)的表面粗糙度来表征，且取决于所采用的处理条件，剥落表面一般具有用于形成分隔区的注入离子(例如，氢)的浓度，该浓度高于第一和第二部分的体中存在的浓度。如最初形成的剥落表面还由如通过TEM所看到的变形的晶体结构来表征。在典型的应用中，在使用前将剥落表面抛光以使其RMS表面粗糙度减小到1纳米或更小，例如，减小到用于电子应用的0.1纳米数量级的RMS表面粗糙度。正如本文中所使用的，短语“剥落表面”包括如最初形成的表面和任何后续处理后的表面。
分隔区113可利用当前对于本领域的技术人员已知的或未来开发的类型的注入/剥落技术来形成。目前，分隔区较佳地利用以上讨论的参考文献的氢离子注入技术来形成，其相关部分通过引用结合于此。也可使用其它当前已知的技术来形成分隔区，诸如氢离子和氦离子或氢离子和硼离子的联合注入。无论选择哪一种技术，需要在步骤(D)期间在分隔区处将第一衬底分隔成第一部分和第二部分。因此，分隔区需要通过变弱来响应热处理/冷却过程，以使第一衬底划分成第一和第二部分能够发生。
在步骤(C)期间施加到第一和第二衬底的压力确保这些衬底紧密接触同时经受该步骤的热和电场处理。由此，可实现衬底之间的强接合。
一般而言，半导体衬底(第一衬底)将能够承受比玻璃或玻璃陶瓷(第二衬底)更高级别的所施加的压力。因此，将压力选择成在不损坏第二衬底的情况下提供衬底之间的紧密接触。
可采用宽范围的压力。例如，分别施加到第一和第二衬底的第一和第二施力面的单位面积的力P较佳地满足以下关系：
1psi≤P≤100psi；
最佳的是满足以下关系：
1psi≤P≤50psi。
此外，用于本发明的任何特定应用的具体压力值可由本领域的技术人员从本发明公开内容中容易地确定。
本发明可利用单个第一衬底和单个第二衬底来实施。或者，本发明的方法可用于在单个第二衬底上形成一个以上SOI结构。
例如，步骤(A)到(D)可用于形成不覆盖第二衬底的整个区域的第一SOI结构。其后，可重复步骤(A)到(D)以形成覆盖未由第一SOI结构覆盖的所有或部分区域的第二SOI结构。第二SOI结构可与第一SOI结构相同或不同，例如，第二SOI结构可利用由与用于形成第一SOI结构的第一衬底的半导体材料相同或不同的基本上是单晶的半导体材料形成的第一衬底来制造。
更佳地，通过在步骤(A)中提供多个(即两个或更多)第一衬底、在步骤(B)中使所有这些第一衬底与单个第二衬底接触、然后在所得到的多个第一衬底/单个第二衬底组件上进行步骤(C)和(D)，以在单个第二衬底上同时形成多个SOI结构。在步骤(A)中提供的多个第一衬底可以全部相同、全不相同或有些相同有些不同。
无论采用那种方法，所得到的单个玻璃或玻璃陶瓷衬底上的多个SOI结构在对本发明的特定应用合适时可以是接触的或分离的。如果需要的话，相邻结构中的一些或全部之间的间隙可用例如半导体材料来填充以获得任何期望尺寸的玻璃或玻璃陶瓷上的一个或多个连续的半导体层。
示例
通过以下非限制性示例进一步描述本发明。
示例
将表3中100mm直径、1mm厚的玻璃晶片3N抛光成平滑。将525μm厚的硅晶片在100keV和8×1016离子/cm2的离子剂量下注入氢、用清洁剂和去离子水清洗然后用10％的硝酸清洗、然后使其在SUSS MICROTEC接合器中与玻璃晶片接触。将玻璃晶片在真空中加热到450℃并将硅晶片加热到400℃，施加10psi的压力和1750V的电位差(玻璃接地，硅晶片为1750V)5分钟。在相同的电位差和压力作用的同时，在575℃下加热玻璃晶片并在525℃下加热硅晶片10分钟，然后去除电位差和压力，使接合的晶片冷却。将冷却的晶片分离成具有薄硅层的玻璃上硅晶片和硅晶片。玻璃上的硅层具有薄的、损坏的顶层和未损坏的单晶硅底层。可将薄的损坏层抛光或蚀刻掉以获得期望的玻璃上硅晶片。
本领域的技术人员将理解，可在不背离本发明的精神和范围的情况下对本发明进行各种修改和改变。因此，本发明旨在覆盖本发明的这些修改和变体，只要它们落入所附权利要求及其等价技术方案的范围内即可。

Claims (14)

1.一种绝缘体上半导体结构，包括直接地或通过一个或多个中间层互相附连的第一层和第二层，其中
所述第一层包括基本上是单晶的半导体材料；
所述第二层包括玻璃或玻璃陶瓷；以及
所述玻璃或玻璃陶瓷的CTE(25℃-300℃)正向小于所述半导体材料的CTE(25℃)，
其中，所述第二层
(i)具有相隔距离D2的第一和第二基本上平行的面，所述第一面比所述第二面更靠近所述第一层；
(ii)具有1)在所述第二层内、2)基本上平行于所述第一面以及3)与该面相隔距离D2/2的基准面；
(iii)包括一种或多种类型的阳离子，每一种类型的阳离子具有所述基准面处的基准浓度Ci/Ref；
(iv)具有在所述第一面处开始并向所述基准面延伸的阳离子耗尽区，其中至少一种类型的阳离子的浓度相对于所述离子的基准浓度Ci/Ref是耗尽的。
2.如权利要求1所述的绝缘体上半导体结构，其特征在于，所述第一层在25℃下受到拉伸应变的作用。
3.如权利要求1所述的绝缘体上半导体结构，其特征在于，所述第一层具有至少是所述半导体材料在未拉伸的状态下的体迁移率的105％的体迁移率。
4.如权利要求1所述的绝缘体上半导体结构，其特征在于，所述玻璃或玻璃陶瓷具有小于1050℃的应变点。
5.如权利要求1所述的绝缘体上半导体结构，其特征在于，所述半导体材料是基于硅的半导体材料。
6.如权利要求1所述的绝缘体上半导体结构，其特征在于，所述玻璃或玻璃陶瓷具有不正向大于22×10-7/℃的CTE(25℃-300℃)。
7.如权利要求1所述的绝缘体上半导体结构，其特征在于，所述半导体材料的CTE(25℃)和所述玻璃或玻璃陶瓷的CTE(25℃-300℃)之差不大于30×10-7/℃。
8.如权利要求1所述的绝缘体上半导体结构，其特征在于，所述第一层在温度Tbond下接合到所述第二层，且其中所述绝缘体上半导体结构具有使用温度Tuse，且其中
Figure C200580028046C00031
9.如权利要求1所述的绝缘体上半导体结构，其特征在于，所述第一层和第二层之间的接合强度至少是8J/m2。
10.如权利要求1所述的绝缘体上半导体结构，其特征在于，所述第一层具有不大于10μm的厚度。
11.一种绝缘体上半导体结构，包括直接地或通过一个或多个中间层互相附连的第一层和第二层，其中
所述第一层包括单晶的半导体材料；
所述第二层包括玻璃或玻璃陶瓷；
其中所述绝缘体上半导体材料具有使用温度Tuse，且其中
Figure C200580028046C00032
12.一种绝缘体上半导体结构的制造方法，包括：
(A)提供第一衬底和第二衬底，其中：
(1)所述第一衬底包括用于接合到所述第二衬底的第一外表面、用于将力施加到所述第一衬底的第二外表面以及用于将所述第一衬底分隔成第一部分和第二部分的内区，所述第一外表面为第一接合面，所述第二外表面为第一施力面，所述内区为分隔区，其中：
(a)所述第一接合面，所述第一施力面和所述分隔区基本上互相平行；
(b)所述第二部分在所述分隔区和所述第一接合面之间；以及
(c)所述第一衬底包括基本上是单晶的半导体材料；
(2)所述第二衬底包括两个外表面，一个外表面用于接合到所述第一衬底，而另一个外表面用于向所述第二衬底施加力，所述用于接合到所述第一衬底的外表面为第二接合面，用于向所述第二衬底施加力的所述另一个外表面为第二施力面，其中：
(a)所述第二接合面和所述第二施力面基本上互相平行，并彼此相隔距离D2；
(b)所述第二衬底包括玻璃或玻璃陶瓷；
(B)使所述第一接合面和所述第二接合面接触；
(C)对于足以使所述第一衬底和所述第二衬底在所述第一接合面和所述第二接合面处互相接合的一段时间，同时：
(1)将力施加到所述第一施力面和所述第二施力面以将所述第一接合面和所述第二接合面压在一起；
(2)使所述第一衬底和所述第二衬底受到分别由所述第一施力面和所述第二施力面上的第一电压V1和第二电压V2表征的电场的作用，所述电压在这些面上是均匀的，且V1高于V2，使得电场从所述第一衬底指向所述第二衬底；
(3)加热所述第一衬底和所述第二衬底，所述加热分别由所述第一施力面和所述第二施力面上的第一和第二温度T1和T2表征，所述温度在这些面上是均匀的，且被选择成使得在冷却到常温下后，所述第一衬底和所述第二衬底经历不同的收缩，由此在所述分隔区处削弱所述第一衬底；
(D)冷却所述接合的第一衬底和第二衬底，并在所述分隔区处分隔所述第一部分和所述第二部分，
其中T1、T2、所述半导体材料的CTE和所述玻璃或玻璃陶瓷材料的CTE被选择成使得所述半导体材料在25℃时受到拉伸应变。
13.如权利要求12所述的方法，其特征在于，所述玻璃或玻璃陶瓷的CTE(25℃-300℃)正向小于所述半导体材料的CTE(25℃)。
14.如权利要求12所述的方法，其特征在于，所述绝缘体上半导体结构具有使用温度Tuse，且其中
Figure C200580028046C00041
CNB2005800280463A 2004-08-18 2005-08-03 应变绝缘体上半导体结构以及应变绝缘体上半导体结构的制造方法 Expired - Fee Related CN100527416C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US60278204P 2004-08-18 2004-08-18
US60/602,782 2004-08-18

Publications (2)

Publication Number Publication Date
CN101044620A CN101044620A (zh) 2007-09-26
CN100527416C true CN100527416C (zh) 2009-08-12

Family

ID=35968055

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005800280463A Expired - Fee Related CN100527416C (zh) 2004-08-18 2005-08-03 应变绝缘体上半导体结构以及应变绝缘体上半导体结构的制造方法

Country Status (7)

Country Link
US (1) US7262466B2 (zh)
EP (1) EP1782472B1 (zh)
JP (1) JP2008510315A (zh)
KR (1) KR101140450B1 (zh)
CN (1) CN100527416C (zh)
TW (1) TWI289904B (zh)
WO (1) WO2006023289A2 (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10350034A1 (de) * 2003-10-27 2005-05-25 Robert Bosch Gmbh Antennenanordnung insbesondere für Radaranwendungen bei Kraftfahrzeugen
US7473969B2 (en) * 2004-08-18 2009-01-06 Corning Incorporated High strain glass/glass-ceramic containing semiconductor-on-insulator structures
JP5638755B2 (ja) * 2005-08-17 2014-12-10 コーニング インコーポレイテッド 高歪点ガラス
JP5041714B2 (ja) * 2006-03-13 2012-10-03 信越化学工業株式会社 マイクロチップ及びマイクロチップ製造用ｓｏｉ基板
US20070281440A1 (en) * 2006-05-31 2007-12-06 Jeffrey Scott Cites Producing SOI structure using ion shower
US7608521B2 (en) * 2006-05-31 2009-10-27 Corning Incorporated Producing SOI structure using high-purity ion shower
KR100851551B1 (ko) * 2007-03-12 2008-08-11 삼성전자주식회사 반도체 장치 및 그 형성 방법
WO2008121262A2 (en) * 2007-03-30 2008-10-09 Corning Incorporated Glass-ceramic-based semiconductor-on-insulator structures and method for making the same
US20090032873A1 (en) * 2007-07-30 2009-02-05 Jeffrey Scott Cites Ultra thin single crystalline semiconductor TFT and process for making same
JP5064508B2 (ja) * 2007-09-13 2012-10-31 旭硝子株式会社 ＴｉＯ２含有石英ガラス基板
WO2010036356A1 (en) * 2008-09-26 2010-04-01 Corning Incorporated Glass-ceramic-based semiconductor-on-insulator structures and method for making the same
FR2942910B1 (fr) * 2009-03-06 2011-09-30 Soitec Silicon On Insulator Procede de fabrication d'une heterostructure visant a reduire l'etat de contrainte en tension du substrat donneur
FR2949606B1 (fr) * 2009-08-26 2011-10-28 Commissariat Energie Atomique Procede de detachement par fracture d'un film mince de silicium mettant en oeuvre une triple implantation
US8062956B2 (en) 2009-08-26 2011-11-22 Corning Incorporated Semiconductor on insulator and methods of forming same using temperature gradient in an anodic bonding process
US20110207306A1 (en) * 2010-02-22 2011-08-25 Sarko Cherekdjian Semiconductor structure made using improved ion implantation process
US8008175B1 (en) 2010-11-19 2011-08-30 Coring Incorporated Semiconductor structure made using improved simultaneous multiple ion implantation process
US8196546B1 (en) 2010-11-19 2012-06-12 Corning Incorporated Semiconductor structure made using improved multiple ion implantation process
US8558195B2 (en) 2010-11-19 2013-10-15 Corning Incorporated Semiconductor structure made using improved pseudo-simultaneous multiple ion implantation process
US9142412B2 (en) 2011-02-03 2015-09-22 Soitec Semiconductor devices including substrate layers and overlying semiconductor layers having closely matching coefficients of thermal expansion, and related methods
US9082948B2 (en) 2011-02-03 2015-07-14 Soitec Methods of fabricating semiconductor structures using thermal spray processes, and semiconductor structures fabricated using such methods
US8436363B2 (en) 2011-02-03 2013-05-07 Soitec Metallic carrier for layer transfer and methods for forming the same
JP6149428B2 (ja) * 2012-12-28 2017-06-21 住友電気工業株式会社 複合基板、複合基板を用いた半導体ウエハの製造方法、および複合基板用の支持基板
US11193836B2 (en) * 2018-02-01 2021-12-07 Electric Power Research Institute, Inc. Apparatus having a semiconductor strain gage encased within ceramic material for measuring strain and methods for making and using same
CN115867107B (zh) * 2023-02-27 2023-12-08 青禾晶元(天津)半导体材料有限公司 一种利用键合技术同步制备两片复合压电衬底的方法

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5395788A (en) * 1991-03-15 1995-03-07 Shin Etsu Handotai Co., Ltd. Method of producing semiconductor substrate
JP2812405B2 (ja) * 1991-03-15 1998-10-22 信越半導体株式会社 半導体基板の製造方法
US5442205A (en) 1991-04-24 1995-08-15 At&T Corp. Semiconductor heterostructure devices with strained semiconductor layers
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
US5273827A (en) * 1992-01-21 1993-12-28 Corning Incorporated Composite article and method
JPH06163943A (ja) * 1992-11-19 1994-06-10 Fujikura Ltd 電子デバイスの製造方法
US5258323A (en) * 1992-12-29 1993-11-02 Honeywell Inc. Single crystal silicon on quartz
JPH0888154A (ja) * 1994-09-20 1996-04-02 Toyota Central Res & Dev Lab Inc 陽極接合装置
CN1132223C (zh) 1995-10-06 2003-12-24 佳能株式会社 半导体衬底及其制造方法
CA2232796C (en) 1997-03-26 2002-01-22 Canon Kabushiki Kaisha Thin film forming process
US5968857A (en) 1997-03-31 1999-10-19 Corning Incorporated Glass-ceramics
US5985742A (en) 1997-05-12 1999-11-16 Silicon Genesis Corporation Controlled cleavage process and device for patterned films
ATE283549T1 (de) 1997-06-24 2004-12-15 Massachusetts Inst Technology Kontrolle der verspannungsdichte durch verwendung von gradientenschichten und durch planarisierung
JPH11163363A (ja) * 1997-11-22 1999-06-18 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JPH11307747A (ja) 1998-04-17 1999-11-05 Nec Corp Ｓｏｉ基板およびその製造方法
US6093623A (en) 1998-08-04 2000-07-25 Micron Technology, Inc. Methods for making silicon-on-insulator structures
JP4476390B2 (ja) 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
DE69915428T2 (de) 1998-10-27 2005-02-17 Corning Inc. Glaskeramiken mit niedriger Ausdehnung
JP2000182512A (ja) * 1998-12-14 2000-06-30 Yamaha Corp 電界放射型素子及びその製造方法
US6275277B1 (en) * 1999-05-17 2001-08-14 Colorado Microdisplay, Inc. Micro liquid crystal displays having a circular cover glass and a viewing area free of spacers
US6323108B1 (en) 1999-07-27 2001-11-27 The United States Of America As Represented By The Secretary Of The Navy Fabrication ultra-thin bonded semiconductor layers
JP3762157B2 (ja) * 1999-09-02 2006-04-05 旭テクノグラス株式会社 陽極接合用ガラス
US6573126B2 (en) 2000-08-16 2003-06-03 Massachusetts Institute Of Technology Process for producing semiconductor article using graded epitaxial growth
US6539641B2 (en) 2000-12-07 2003-04-01 J. Leo Belliveau Tool for spacing separable objects
JP2002246310A (ja) * 2001-02-14 2002-08-30 Sony Corp 半導体薄膜の形成方法及び半導体装置の製造方法、これらの方法の実施に使用する装置、並びに電気光学装置
JP4569058B2 (ja) * 2001-08-20 2010-10-27 株式会社デンソー 陽極接合基板の評価方法
US6635909B2 (en) * 2002-03-19 2003-10-21 International Business Machines Corporation Strained fin FETs structure and method
JP4772258B2 (ja) * 2002-08-23 2011-09-14 シャープ株式会社 Ｓｏｉ基板の製造方法
US7119365B2 (en) * 2002-03-26 2006-10-10 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate
JP3664704B2 (ja) * 2002-10-03 2005-06-29 沖電気工業株式会社 半導体装置
US6707106B1 (en) * 2002-10-18 2004-03-16 Advanced Micro Devices, Inc. Semiconductor device with tensile strain silicon introduced by compressive material in a buried oxide layer
FR2847076B1 (fr) * 2002-11-07 2005-02-18 Soitec Silicon On Insulator Procede de detachement d'une couche mince a temperature moderee apres co-implantation
FR2848337B1 (fr) * 2002-12-09 2005-09-09 Commissariat Energie Atomique Procede de realisation d'une structure complexe par assemblage de structures contraintes
US7176528B2 (en) * 2003-02-18 2007-02-13 Corning Incorporated Glass-based SOI structures
JP2004333342A (ja) * 2003-05-09 2004-11-25 Harmonic Drive Syst Ind Co Ltd 投影型エンコーダ
US6987028B2 (en) * 2003-07-24 2006-01-17 Intel Corporation Method of fabricating a microelectronic die
FR2863771B1 (fr) * 2003-12-10 2007-03-02 Soitec Silicon On Insulator Procede de traitement d'une tranche multicouche presentant un differentiel de caracteristiques thermiques

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Low-temperature anodic bonding using lithium aluminosilicate-β-quartz glass ceramic. sensors and actuators. *

Also Published As

Publication number Publication date
JP2008510315A (ja) 2008-04-03
WO2006023289A3 (en) 2007-03-01
TW200625531A (en) 2006-07-16
KR101140450B1 (ko) 2012-04-30
EP1782472B1 (en) 2011-10-05
EP1782472A2 (en) 2007-05-09
CN101044620A (zh) 2007-09-26
TWI289904B (en) 2007-11-11
KR20070044060A (ko) 2007-04-26
EP1782472A4 (en) 2009-08-12
US7262466B2 (en) 2007-08-28
WO2006023289A2 (en) 2006-03-02
US20060038227A1 (en) 2006-02-23

Similar Documents

Publication Publication Date Title
CN100527416C (zh) 应变绝缘体上半导体结构以及应变绝缘体上半导体结构的制造方法
TWI343908B (en) High strain glass/glass-ceramic containing semiconductor-on-insulator structures
JP5152819B2 (ja) ガラスベースｓｏｉ構造
KR101441702B1 (ko) 고순도 이온 샤워를 이용한 ｓｏｉ 구조의 제조
US20090023271A1 (en) Glass-based SOI structures
TWI388034B (zh) 玻璃陶瓷為主半導體在絕緣體上結構以及其製造方法
TWI470743B (zh) 玻璃陶瓷為主半導體在絕緣體上結構及其製造方法
EP2332170B1 (en) Glass-ceramic-based semiconductor-on-insulator structures and method for making the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090812

Termination date: 20160803

CF01 Termination of patent right due to non-payment of annual fee